JP2001358144A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001358144A JP2001358144A JP2000178905A JP2000178905A JP2001358144A JP 2001358144 A JP2001358144 A JP 2001358144A JP 2000178905 A JP2000178905 A JP 2000178905A JP 2000178905 A JP2000178905 A JP 2000178905A JP 2001358144 A JP2001358144 A JP 2001358144A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- wafer
- semiconductor device
- region
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置において、ウェハ５に対するペレッ
ト領域６がどの位置にあるかを示す位置認識パタ−ン１
をラインのスル−プットを落とさずにウェハの各ペレッ
ト領域特性選別時に作り込む。 【解決手段】ウェハ５の機能素子および配線形成の段階
で各ペレット領域６のそれぞれに短冊状の複数の導電体
膜２を形成し、ウェハにおけるペレット領域の特性選別
の段階でウェハマップに応じていずれかの導電体膜２を
切断し、位置の識別を導電体膜２の導通の有無による２
進数によって行う。
ト領域６がどの位置にあるかを示す位置認識パタ−ン１
をラインのスル−プットを落とさずにウェハの各ペレッ
ト領域特性選別時に作り込む。 【解決手段】ウェハ５の機能素子および配線形成の段階
で各ペレット領域６のそれぞれに短冊状の複数の導電体
膜２を形成し、ウェハにおけるペレット領域の特性選別
の段階でウェハマップに応じていずれかの導電体膜２を
切断し、位置の識別を導電体膜２の導通の有無による２
進数によって行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、半導体基板である一枚のウ
ェハ面内の同一の電気特性を有する複数のペレット領域
のそれぞれにウェハ面のどの位置に該ペレット領域があ
ったかを示す位置認識パタ−ンを有する半導体装置およ
びその製造方法に関する。
その製造方法に関し、特に、半導体基板である一枚のウ
ェハ面内の同一の電気特性を有する複数のペレット領域
のそれぞれにウェハ面のどの位置に該ペレット領域があ
ったかを示す位置認識パタ−ンを有する半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】通常、半導体装置の製造に際しては、一
枚のウェハの区画された複数の領域すなわちペレット領
域のそれぞれに同一の集積回路と入出力端子である電極
パッドを形成していた。そして、ウェハの状態で各ペレ
ット領域の電気特性を測定し、良否を判定してから、各
ペレット領域を区画線に沿って切断し複数のペレットに
分割していた。
枚のウェハの区画された複数の領域すなわちペレット領
域のそれぞれに同一の集積回路と入出力端子である電極
パッドを形成していた。そして、ウェハの状態で各ペレ
ット領域の電気特性を測定し、良否を判定してから、各
ペレット領域を区画線に沿って切断し複数のペレットに
分割していた。
【０００３】そして、その後の工程すなわち組立工程で
は、分割されたペレットをリ−ドフレ−ムに搭載し、電
極パッドと電極パッドに対応するリ−ドフレ−ムの外部
リ−ドに対応する部分を細線で接続し、外部リ−ドを外
部に露出させ樹脂封止し半導体装置を完成していた。
は、分割されたペレットをリ−ドフレ−ムに搭載し、電
極パッドと電極パッドに対応するリ−ドフレ−ムの外部
リ−ドに対応する部分を細線で接続し、外部リ−ドを外
部に露出させ樹脂封止し半導体装置を完成していた。
【０００４】しかしながら、完成された半導体装置を最
終的に検査した時点で特性不良が起きることがしばしば
あった。この原因を追求するにも、使用されたペレット
がウェハのどの位置にあったか不明になり、組立前での
成膜工程や配線形成工程の各工程における不良原因を追
求することができなかった。
終的に検査した時点で特性不良が起きることがしばしば
あった。この原因を追求するにも、使用されたペレット
がウェハのどの位置にあったか不明になり、組立前での
成膜工程や配線形成工程の各工程における不良原因を追
求することができなかった。
【０００５】このことから、従来からウェハの段階でウ
ェハに対する各ペレット領域の位置を認識するマ−クあ
るいは印をペレット領域に設けたら良いのではないかと
いう着想があった。このような着想を実現する提案が、
特開昭５９−２３１８３０号公報に開示されている。
ェハに対する各ペレット領域の位置を認識するマ−クあ
るいは印をペレット領域に設けたら良いのではないかと
いう着想があった。このような着想を実現する提案が、
特開昭５９−２３１８３０号公報に開示されている。
【０００６】この開示された方法は、個々のペレット領
域の電極パッドにプロ−ブを接触させ個々のペレット領
域の電気特性を測定し、判定結果をペレット領域内にマ
−カによって表示する。この検査と平行してレ−ザマ−
カによりペレット領域内にウェハに対するどの位置にあ
るか番地を焼き付け表示していた。
域の電極パッドにプロ−ブを接触させ個々のペレット領
域の電気特性を測定し、判定結果をペレット領域内にマ
−カによって表示する。この検査と平行してレ−ザマ−
カによりペレット領域内にウェハに対するどの位置にあ
るか番地を焼き付け表示していた。
【０００７】
【発明が解決しようとする課題】上述したペレット領域
に番地を焼き付ける方法では、番地の読み取りおよびレ
−ザ光の位置決めに時間がかかるという欠点がある。ま
た、焼き付け刻印であると、表面に形成される保護膜で
刻印の凹みが埋まり、光学顕微鏡でも番地の識別が困難
となる。さらに、識別にするにしても、個人差を生じさ
せ番地を読み違えるいう問題がある。
に番地を焼き付ける方法では、番地の読み取りおよびレ
−ザ光の位置決めに時間がかかるという欠点がある。ま
た、焼き付け刻印であると、表面に形成される保護膜で
刻印の凹みが埋まり、光学顕微鏡でも番地の識別が困難
となる。さらに、識別にするにしても、個人差を生じさ
せ番地を読み違えるいう問題がある。
【０００８】従って、本発明の目的は、ウェハに対する
ペレット領域がどの位置にあるかを示す位置認識パタ−
ンをラインのスル−プットを落とさずにウェハの各ペレ
ット領域特性選別時に作り込み、また、この位置認識パ
タ−ンは、樹脂封止後も容易に識別できる半導体装置お
よびその製造方法を提供することにある。
ペレット領域がどの位置にあるかを示す位置認識パタ−
ンをラインのスル−プットを落とさずにウェハの各ペレ
ット領域特性選別時に作り込み、また、この位置認識パ
タ−ンは、樹脂封止後も容易に識別できる半導体装置お
よびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の特徴は、一枚の
半導体基板であるウェハから分割分離され一主面に集積
回路配線と周辺に複数の電極パッドと形成されたペレッ
トと、このペレットを搭載し前記電極パッドと対応する
外部リ−ドとを細線で接続されたリ−ドフレ−ムと、前
記外部リ−ドを外部に露出させ前記リ−ドフレ−ムに搭
載された前記ペレットを樹脂封止してなる樹脂外郭体と
で構成される半導体装置において、前記集積回路配線お
よび前記電極パッドが形成される該一主面に前記ウェハ
のどの位置にあったかを認識する位置認識パタ−ンを有
する半導体装置である。
半導体基板であるウェハから分割分離され一主面に集積
回路配線と周辺に複数の電極パッドと形成されたペレッ
トと、このペレットを搭載し前記電極パッドと対応する
外部リ−ドとを細線で接続されたリ−ドフレ−ムと、前
記外部リ−ドを外部に露出させ前記リ−ドフレ−ムに搭
載された前記ペレットを樹脂封止してなる樹脂外郭体と
で構成される半導体装置において、前記集積回路配線お
よび前記電極パッドが形成される該一主面に前記ウェハ
のどの位置にあったかを認識する位置認識パタ−ンを有
する半導体装置である。
【００１０】また、前記位置認識パタ−ンは、複数本の
短冊状の導電体膜であるとともに前記位置を示すために
いずれかの前記導電体が断線していることが望ましい。
そして、複数の前記導電体膜が前記ペレットの電極パッ
ドの内側の領域にあってかつ該導電体膜の長手方向を縦
にし横方向に並べて配置されることが望ましい。さら
に、望ましくは、複数の前記導電体膜が前記ペレットの
電極パッドの外側の領域にあってかつ該導電体膜の長手
方向を横にし一方向に並べて配置されることである。
短冊状の導電体膜であるとともに前記位置を示すために
いずれかの前記導電体が断線していることが望ましい。
そして、複数の前記導電体膜が前記ペレットの電極パッ
ドの内側の領域にあってかつ該導電体膜の長手方向を縦
にし横方向に並べて配置されることが望ましい。さら
に、望ましくは、複数の前記導電体膜が前記ペレットの
電極パッドの外側の領域にあってかつ該導電体膜の長手
方向を横にし一方向に並べて配置されることである。
【００１１】一方、前記導電体膜が断線しているときは
１を意味し、断線していないときは０を意味する２進数
で表示することが望ましい。
１を意味し、断線していないときは０を意味する２進数
で表示することが望ましい。
【００１２】本発明の他の特徴は、半導体基板であるウ
ェハに導電体膜を形成する工程と、前記ウェハの導電膜
を選択的にエッチングし前記ウェハ面に区画された複数
のペレット領域のそれぞれに集積回路配線と該ペレット
領域の周囲に電極パッドを形成すると同時に一方向に並
べ配置される複数本の導電体膜を形成する工程と、前記
ペレット領域の集積回路の電気特性測定時に平行して、
前記複数本の導電膜を前記ペレット領域の前記ウェハに
対する位置に応じて前記複数本の導電膜のいずれかを切
断し位置認識パタ−ンを形成する工程とを含んで構成さ
れる半導体装置の製造方法である。また、前記導電膜の
切断は、過電流を流すことにより溶断することが望まし
い。
ェハに導電体膜を形成する工程と、前記ウェハの導電膜
を選択的にエッチングし前記ウェハ面に区画された複数
のペレット領域のそれぞれに集積回路配線と該ペレット
領域の周囲に電極パッドを形成すると同時に一方向に並
べ配置される複数本の導電体膜を形成する工程と、前記
ペレット領域の集積回路の電気特性測定時に平行して、
前記複数本の導電膜を前記ペレット領域の前記ウェハに
対する位置に応じて前記複数本の導電膜のいずれかを切
断し位置認識パタ−ンを形成する工程とを含んで構成さ
れる半導体装置の製造方法である。また、前記導電膜の
切断は、過電流を流すことにより溶断することが望まし
い。
【００１３】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１４】図１（ａ）および（ｂ）は本発明の一実施
の形態における半導体装置を説明するためのウェハの平
面図および位置認識パタ−ンを拡大して示す図である。
この半導体装置における組立前のウェハ５は、従来と同
じく図１（ａ）に示すように、集積回路および周辺にあ
る複数の電極パッド４を有するペレット領域６の複数個
が縦横に並べて形成されている。
の形態における半導体装置を説明するためのウェハの平
面図および位置認識パタ−ンを拡大して示す図である。
この半導体装置における組立前のウェハ５は、従来と同
じく図１（ａ）に示すように、集積回路および周辺にあ
る複数の電極パッド４を有するペレット領域６の複数個
が縦横に並べて形成されている。
【００１５】そして、本半導体装置においては、それぞ
れのペレット領域６がウェハ５のどの位置にあるか示す
位置認識パタ−ン１をペレット領域６の電極パッド４の
内側領域に設けたことである。この位置認識パタ−ン１
は、図１（ｂ）に示すように、長手方向を縦にし横方向
に並べて配置された複数個の短冊状の導電体膜２と導電
膜体２の両端に施された測定パッド３とを備えている。
れのペレット領域６がウェハ５のどの位置にあるか示す
位置認識パタ−ン１をペレット領域６の電極パッド４の
内側領域に設けたことである。この位置認識パタ−ン１
は、図１（ｂ）に示すように、長手方向を縦にし横方向
に並べて配置された複数個の短冊状の導電体膜２と導電
膜体２の両端に施された測定パッド３とを備えている。
【００１６】図２は位置認識パタ−ン例を説明するため
の図である。次に、この位置認識パタ−ン１について説
明する。上述したように、位置認識パタ−ン１は、複数
本の導電体膜２を一方向に並べた状態である。ここで、
導電体膜がＮ本あるとすると、例えば、ある位置のペレ
ット領域６は、ウェハマップのアドレスの指定により、
図２に示すように、１番と２番とが導電体膜２が破断さ
れる。そして、３番からＮ番の導電体膜２は、破断され
ない。破断されない３番からＮ番の導電体膜２は、導電
体膜２の両端にある測定パッド３にて抵抗測定すれば、
所定の抵抗値が測定される。一方、破断された導電体膜
の抵抗は無限大になる。
の図である。次に、この位置認識パタ−ン１について説
明する。上述したように、位置認識パタ−ン１は、複数
本の導電体膜２を一方向に並べた状態である。ここで、
導電体膜がＮ本あるとすると、例えば、ある位置のペレ
ット領域６は、ウェハマップのアドレスの指定により、
図２に示すように、１番と２番とが導電体膜２が破断さ
れる。そして、３番からＮ番の導電体膜２は、破断され
ない。破断されない３番からＮ番の導電体膜２は、導電
体膜２の両端にある測定パッド３にて抵抗測定すれば、
所定の抵抗値が測定される。一方、破断された導電体膜
の抵抗は無限大になる。
【００１７】この抵抗値が所定の抵抗値を示すかあるい
は無限大になるかを、２進数における０または１で設定
すれば、図２の位置認識パタ−ンは、（０．．．０１
１）となる。このように、抵抗値の０および１の導通判
定で位置を認識すれば、従来のように、光学的に認識す
るのとは違い、人意的なミスによる位置判定違いや判読
し難いことによる位置の誤判定もなくなる。
は無限大になるかを、２進数における０または１で設定
すれば、図２の位置認識パタ−ンは、（０．．．０１
１）となる。このように、抵抗値の０および１の導通判
定で位置を認識すれば、従来のように、光学的に認識す
るのとは違い、人意的なミスによる位置判定違いや判読
し難いことによる位置の誤判定もなくなる。
【００１８】また、説明を簡単にすることと理解し易い
ように、図１の一露光領域７を取り上げて説明する。こ
の一露光領域７には、３＊３＝９個のペレット領域６が
ある。この９個のペレット領域６の位置識別のために、
例えば、導電体膜２の本数を４本とし、ウェハマップを
参照して導電体膜２を切断し位置認識を表示すれば、一
露光領域７の左上端に位置するペレット領域６は、（０
０００）となり、その右は、（０００１）、さらに、そ
の右は、（００１０）と表示され、２列目の左端のペレ
ット領域６は、（００１１），３列目の右端のペレット
領域６は、（１０００）というように表示できる。
ように、図１の一露光領域７を取り上げて説明する。こ
の一露光領域７には、３＊３＝９個のペレット領域６が
ある。この９個のペレット領域６の位置識別のために、
例えば、導電体膜２の本数を４本とし、ウェハマップを
参照して導電体膜２を切断し位置認識を表示すれば、一
露光領域７の左上端に位置するペレット領域６は、（０
０００）となり、その右は、（０００１）、さらに、そ
の右は、（００１０）と表示され、２列目の左端のペレ
ット領域６は、（００１１），３列目の右端のペレット
領域６は、（１０００）というように表示できる。
【００１９】図３は識別パタ−ン形成機を具備するテス
タ−の概略を示す図である。上述した位置認識パタ−ン
の導電膜体を溶断する識別パタ−ン形成機８は、図３に
示すように、ペレット領域６の特性選別を行うテスタ−
１１に付設されている。
タ−の概略を示す図である。上述した位置認識パタ−ン
の導電膜体を溶断する識別パタ−ン形成機８は、図３に
示すように、ペレット領域６の特性選別を行うテスタ−
１１に付設されている。
【００２０】また、識別パタ−ン形成機８は、ウェハマ
ップにおけるペレット領域６の位置を記憶するメモリ
と、メモリから抽出したペレット領域のアドレスを２値
化に演算し、演算されたアドレスに対応する位置認識パ
タ−ンのどの導電体膜２を切断するか否かを求めるＣＰ
Ｕと、ＣＰＵの指令により接触子６に過電流を流すＢＩ
Ｔ変換とを備えている。
ップにおけるペレット領域６の位置を記憶するメモリ
と、メモリから抽出したペレット領域のアドレスを２値
化に演算し、演算されたアドレスに対応する位置認識パ
タ−ンのどの導電体膜２を切断するか否かを求めるＣＰ
Ｕと、ＣＰＵの指令により接触子６に過電流を流すＢＩ
Ｔ変換とを備えている。
【００２１】次に、この半導体装置の製造方法を図１、
図２および図３を参照して説明する。まず、アルミニュ
ウム被膜が施されたウェハにポジ形のレジストを塗布す
る。そして、図１（ａ）のペレット領域に転写すべきパ
タ−ンを有するレチクルをステッパ（縮小投影露光装
置）に装填し、ステップ・リピ−ト動作でウェハ５の全
てのペレット領域６にパタ−ンを転写露光する。
図２および図３を参照して説明する。まず、アルミニュ
ウム被膜が施されたウェハにポジ形のレジストを塗布す
る。そして、図１（ａ）のペレット領域に転写すべきパ
タ−ンを有するレチクルをステッパ（縮小投影露光装
置）に装填し、ステップ・リピ−ト動作でウェハ５の全
てのペレット領域６にパタ−ンを転写露光する。
【００２２】しかる後、従来と同じように、ウェハのレ
ジストを現像し、転写されたパタ−ンをマスクにしてド
ライエッチングにより選択的にアルミニウム被膜を除去
する。このことにより各ペレット領域６には、集積回路
の配線と電極パッド４および位置認識パタ−ン１の導電
体膜２および測定パッドが形成される。
ジストを現像し、転写されたパタ−ンをマスクにしてド
ライエッチングにより選択的にアルミニウム被膜を除去
する。このことにより各ペレット領域６には、集積回路
の配線と電極パッド４および位置認識パタ−ン１の導電
体膜２および測定パッドが形成される。
【００２３】次に、ウェハを図３のテスタ−のステ−ジ
（図示せず）に載置し、各ペレット領域６の特性選別と
位置認識パタ−ンの作成を行う。すなわち、各ペレット
領域６の電極パッド４にプロ−ブ１２を接触しテスタ−
１１によって電気特性測定を行うのに平行して、識別パ
タ−ン形成機８を作動させ、切断すべき位置認識パタ−
ン１の導電体膜２の測定パッド３に接触子９を当接さ
せ、過電流を流し切断すべき導電体膜２を溶断する。
（図示せず）に載置し、各ペレット領域６の特性選別と
位置認識パタ−ンの作成を行う。すなわち、各ペレット
領域６の電極パッド４にプロ−ブ１２を接触しテスタ−
１１によって電気特性測定を行うのに平行して、識別パ
タ−ン形成機８を作動させ、切断すべき位置認識パタ−
ン１の導電体膜２の測定パッド３に接触子９を当接さ
せ、過電流を流し切断すべき導電体膜２を溶断する。
【００２４】このように、各ペレット領域６の特性測定
および位置識別のための導電体膜の導通有無を施された
ウェハは、表面に保護用の窒化膜が形成されても、従来
のように、刻印でないので、窒化膜が導電体膜に覆われ
ても導通の判定は、確実に行うことができる。
および位置識別のための導電体膜の導通有無を施された
ウェハは、表面に保護用の窒化膜が形成されても、従来
のように、刻印でないので、窒化膜が導電体膜に覆われ
ても導通の判定は、確実に行うことができる。
【００２５】次に、従来と同じように、スライシング装
置によりウェハのペレット領域は、その境界線に沿って
切断されペレットに分離される。次に、マウンタにより
ペレットはリ−ドフレ−ムに搭載される。そして、ワイ
ヤボンディング装置によりリ−ドフレ−ムの外部リ−ド
と電極パッド４と金属細線により接続される。
置によりウェハのペレット領域は、その境界線に沿って
切断されペレットに分離される。次に、マウンタにより
ペレットはリ−ドフレ−ムに搭載される。そして、ワイ
ヤボンディング装置によりリ−ドフレ−ムの外部リ−ド
と電極パッド４と金属細線により接続される。
【００２６】次に、リ−ドフレ−ムに搭載されたペレッ
トを樹脂封止金型により外部リ−ドを外側に露出した状
態で樹脂封止し、ペレットを包む樹脂外郭体を成形す
る。そして、リ−ドフレ−ムの不要の部分と樹脂バリを
除去し半導体装置を完成する。
トを樹脂封止金型により外部リ−ドを外側に露出した状
態で樹脂封止し、ペレットを包む樹脂外郭体を成形す
る。そして、リ−ドフレ−ムの不要の部分と樹脂バリを
除去し半導体装置を完成する。
【００２７】完成された半導体装置は、最終検査でテス
タによる特性選別が行われる。このとき不良と判定され
た半導体装置は、樹脂外郭体を薬品などにより溶解さ
せ、裸のペレットの状態にし、それぞれの導電体膜２の
測定パッド３で導電体膜２の導通をチェックすれば、製
作時点におけるウェハのどの位置にあるか正確に知るこ
とができる。
タによる特性選別が行われる。このとき不良と判定され
た半導体装置は、樹脂外郭体を薬品などにより溶解さ
せ、裸のペレットの状態にし、それぞれの導電体膜２の
測定パッド３で導電体膜２の導通をチェックすれば、製
作時点におけるウェハのどの位置にあるか正確に知るこ
とができる。
【００２８】図４は位置認識パタ−ンの変形例を示すペ
レットの部分平面図である。前述した図１の位置認識パ
タ−ンは、短冊状の導電体膜を電極パッドと接続する配
線間に配置しなければならない。しかし、集積回路が高
密度になるにつれて、電極パッド４の間隔がますます狭
くなり、導電体膜が配線間に配置することが困難にな
る。
レットの部分平面図である。前述した図１の位置認識パ
タ−ンは、短冊状の導電体膜を電極パッドと接続する配
線間に配置しなければならない。しかし、集積回路が高
密度になるにつれて、電極パッド４の間隔がますます狭
くなり、導電体膜が配線間に配置することが困難にな
る。
【００２９】そこで、図４に示すように、短冊状の導電
膜２を電極パッド４の外側に設け、複数の導電体膜２を
長手方向を水平にし、ペレット１３の外側に一列に並べ
ることである。このように、配置すれば、位置認識パタ
−ン１ａは、電極パッド４の内側の能動素子形成領域を
侵すことなく任意に配置ができ高密度化が図れる。
膜２を電極パッド４の外側に設け、複数の導電体膜２を
長手方向を水平にし、ペレット１３の外側に一列に並べ
ることである。このように、配置すれば、位置認識パタ
−ン１ａは、電極パッド４の内側の能動素子形成領域を
侵すことなく任意に配置ができ高密度化が図れる。
【００３０】
【発明の効果】以上説明したように本発明は、ウェハの
機能素子および配線形成の段階で各ペレット領域のそれ
ぞれに短冊状の複数の導電体膜を形成し、ウェハにおけ
るペレット領域の特性選別の段階でウェハマップに応じ
ていずれかの導電体膜を切断し、位置の識別を導電体膜
の導通の有無による２進数によって行うので、ペレット
に分離しても、光学顕微鏡を用いることなく正確にウェ
ハに対するペレットの位置を知ることができる。
機能素子および配線形成の段階で各ペレット領域のそれ
ぞれに短冊状の複数の導電体膜を形成し、ウェハにおけ
るペレット領域の特性選別の段階でウェハマップに応じ
ていずれかの導電体膜を切断し、位置の識別を導電体膜
の導通の有無による２進数によって行うので、ペレット
に分離しても、光学顕微鏡を用いることなく正確にウェ
ハに対するペレットの位置を知ることができる。
【００３１】また、従来例のように、位置番号をレ−ザ
で刻印するのと違い、刻印が保護膜で埋まり不明瞭にな
ることが無いので、樹脂封止しても導電体膜に導通があ
るか否かでペレットのウェハに対する位置が判定できる
ので人意的なミスが皆無となる。
で刻印するのと違い、刻印が保護膜で埋まり不明瞭にな
ることが無いので、樹脂封止しても導電体膜に導通があ
るか否かでペレットのウェハに対する位置が判定できる
ので人意的なミスが皆無となる。
【図１】本発明の一実施の形態における半導体装置を説
明するためのウェハの平面図および位置認識パタ−ンを
拡大して示す図である。
明するためのウェハの平面図および位置認識パタ−ンを
拡大して示す図である。
【図２】位置認識パタ−ン例を説明するための図であ
る。
る。
【図３】識別パタ−ン形成機を具備するテスタ−の概略
を示す図である。
を示す図である。
【図４】位置認識パタ−ンの変形例を示すペレットの部
分平面図である。
分平面図である。
１，１ａ 位置認識パタ−ン ２ 導電体膜 ３ 測定パッド ４ 電極パッド ５ ウェハ ６ ペレット領域 ７ 一露光領域 ８ 識別パタ−ン形成機 ９ 接触子 １１ テスタ− １２ プロ−ブ １３ ペレット
Claims (7)
- 【請求項１】 一枚の半導体基板であるウェハから分割
分離され一主面に集積回路配線と周辺に複数の電極パッ
ドと形成されたペレットと、このペレットを搭載し前記
電極パッドと対応する外部リ−ドとを細線で接続された
リ−ドフレ−ムと、前記外部リ−ドを外部に露出させ前
記リ−ドフレ−ムに搭載された前記ペレットを樹脂封止
してなる樹脂外郭体とで構成される半導体装置におい
て、前記集積回路配線および前記電極パッドが形成され
る該一主面に前記ウェハのどの位置にあったかを認識す
る位置認識パタ−ンを有することを特徴とする半導体装
置。 - 【請求項２】 前記位置認識パタ−ンは、複数本の短冊
状の導電体膜であるとともに前記位置を示すためにいず
れかの前記導電体が断線していることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 複数の前記導電体膜が前記ペレットの電
極パッドの内側の領域にあってかつ該導電体膜の長手方
向を縦にし横方向に並べて配置されることを特徴とする
請求項２記載の半導体装置。 - 【請求項４】 複数の前記導電体膜が前記ペレットの電
極パッドの外側の領域にあってかつ該導電体膜の長手方
向を横にし一方向に並べて配置されることを特徴とする
請求項２記載の半導体装置。 - 【請求項５】前記導電体膜が断線しているときは１を意
味し、断線していないときは０を意味する２進数で表示
することを特徴とする請求項２、３または４記載の半導
体装置。 - 【請求項６】 半導体基板であるウェハに導電体膜を形
成する工程と、前記ウェハの導電膜を選択的にエッチン
グし前記ウェハ面に区画された複数のペレット領域のそ
れぞれに集積回路配線と該ペレット領域の周囲に電極パ
ッドを形成すると同時に一方向に並べ配置される複数本
の導電体膜を形成する工程と、前記ペレット領域の集積
回路の電気特性測定時に平行して、前記複数本の導電膜
を前記ペレット領域の前記ウェハに対する位置に応じて
前記複数本の導電膜のいずれかを切断し位置認識パタ−
ンを形成する工程とを含んで構成されるを特徴とする半
導体装置の製造方法。 - 【請求項７】 前記導電膜の切断は、過電流を流すこと
により溶断することを特徴とする請求項６記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178905A JP2001358144A (ja) | 2000-06-14 | 2000-06-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178905A JP2001358144A (ja) | 2000-06-14 | 2000-06-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358144A true JP2001358144A (ja) | 2001-12-26 |
Family
ID=18680256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000178905A Pending JP2001358144A (ja) | 2000-06-14 | 2000-06-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358144A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188301A (ja) * | 2008-02-08 | 2009-08-20 | Seiko Instruments Inc | 半導体装置の製造方法 |
| US8530001B2 (en) | 2003-08-08 | 2013-09-10 | Rhodia Engineering Plastics S.R.L. | Electrostatic composition based on a polyamide matrix |
| JP2015149341A (ja) * | 2014-02-05 | 2015-08-20 | 日本電気株式会社 | 接続部材、電子部品及び情報表示方法 |
-
2000
- 2000-06-14 JP JP2000178905A patent/JP2001358144A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8530001B2 (en) | 2003-08-08 | 2013-09-10 | Rhodia Engineering Plastics S.R.L. | Electrostatic composition based on a polyamide matrix |
| JP2009188301A (ja) * | 2008-02-08 | 2009-08-20 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2015149341A (ja) * | 2014-02-05 | 2015-08-20 | 日本電気株式会社 | 接続部材、電子部品及び情報表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| JP3555859B2 (ja) | 半導体生産システム及び半導体装置の生産方法 | |
| US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
| US6849957B2 (en) | Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof | |
| US8298920B2 (en) | Chip ID applying method suitable for use in semiconductor integrated circuit | |
| CN1246201A (zh) | 对准集成电路管芯用的基准 | |
| US9177878B2 (en) | Method for indexing dies comprising integrated circuits | |
| JP5076407B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006351588A (ja) | 半導体装置及びその製造方法 | |
| US7614147B2 (en) | Method of creating contour structures to highlight inspection region | |
| JPH0265149A (ja) | 半導体装置 | |
| JP2001358144A (ja) | 半導体装置およびその製造方法 | |
| JP2000228341A (ja) | 半導体集積回路 | |
| US6777250B1 (en) | Manufacture of wafer level semiconductor device with quality markings on the sealing resin | |
| US20090277004A1 (en) | Transfer product, transfer product fabrication method, and transfer product arrangement position identifying method | |
| KR20070051038A (ko) | 식별 마크를 갖는 반도체 소자 | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| JP2008053474A (ja) | ウェハ及びそれを用いた半導体装置の製造方法 | |
| KR20010010860A (ko) | 몰딩후 불량 반도체 패키지 검출 방법 | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| KR20100086846A (ko) | 반도체 소자의 테스트 패턴 및 이를 이용한 퓨즈 두께 측정방법 | |
| JPH02299216A (ja) | 半導体装置 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JPH04111438A (ja) | 半導体装置の製造方法 |