JPH08274178A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08274178A JPH08274178A JP7433395A JP7433395A JPH08274178A JP H08274178 A JPH08274178 A JP H08274178A JP 7433395 A JP7433395 A JP 7433395A JP 7433395 A JP7433395 A JP 7433395A JP H08274178 A JPH08274178 A JP H08274178A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- insulating film
- fuse
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【構成】 本発明はリダンダンシィー技術において、ヒ
ューズ１３上の絶縁膜１２、１５を除去しヒューズ窓２
３を形成する際に、これと同時に位置合わせに用いる位
置合わせマーク１４上に形成されているパッシベーショ
ン膜１５の除去を併せて行い、パッシベーション膜１５
の膜厚の誤差等によらずに、正確にヒューズの位置を特
定する。 【効果】 本発明によれば、パッシベーション膜の膜厚
のばらつき等の影響を受けずに、位置合わせマークに照
射したレーザ光の反射光を正確に検出することができ、
位置合わせマークの位置を正確に検出することができ、
従って溶断すべきヒューズの位置を正確に特定すること
ができる。
ューズ１３上の絶縁膜１２、１５を除去しヒューズ窓２
３を形成する際に、これと同時に位置合わせに用いる位
置合わせマーク１４上に形成されているパッシベーショ
ン膜１５の除去を併せて行い、パッシベーション膜１５
の膜厚の誤差等によらずに、正確にヒューズの位置を特
定する。 【効果】 本発明によれば、パッシベーション膜の膜厚
のばらつき等の影響を受けずに、位置合わせマークに照
射したレーザ光の反射光を正確に検出することができ、
位置合わせマークの位置を正確に検出することができ、
従って溶断すべきヒューズの位置を正確に特定すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に半導体集積回路に形成されたメモリにおいて、その
メモリのセルに不良が生じた際に予備のセルに置き換え
て、チップの歩留まりを向上させるためのリダンダンシ
ー技術に関する。
特に半導体集積回路に形成されたメモリにおいて、その
メモリのセルに不良が生じた際に予備のセルに置き換え
て、チップの歩留まりを向上させるためのリダンダンシ
ー技術に関する。
【０００２】
【従来の技術】従来より、半導体集積回路に形成された
メモリのセルの不良に対応して、予備のセルに置き換え
てチップの歩留まりを向上させるための、リダンダンシ
ー技術が行われている。
メモリのセルの不良に対応して、予備のセルに置き換え
てチップの歩留まりを向上させるための、リダンダンシ
ー技術が行われている。
【０００３】このリダンダンシー技術とは、大規模化し
たメモリではそのメモリを構成するセルの全部を良品と
して形成する事は困難であるために、あらかじめチップ
の中の別の領域に予備のセル列を形成しておき、この予
備に形成しておいたセル列を、不良が生じたセルのセル
列と置き換え、チップの歩留まりを向上させるという技
術である。
たメモリではそのメモリを構成するセルの全部を良品と
して形成する事は困難であるために、あらかじめチップ
の中の別の領域に予備のセル列を形成しておき、この予
備に形成しておいたセル列を、不良が生じたセルのセル
列と置き換え、チップの歩留まりを向上させるという技
術である。
【０００４】この方法は、ダイソータでチップを選別す
る際に、チップの中のどのセル列が不良かをテストし、
次の工程においてセル列に対応して形成されているヒュ
ーズをレーザ光により溶断して良品を得るものである。
る際に、チップの中のどのセル列が不良かをテストし、
次の工程においてセル列に対応して形成されているヒュ
ーズをレーザ光により溶断して良品を得るものである。
【０００５】このヒューズを加工する際に、溶断するべ
きヒューズの位置を特定するための位置合わせとして
は、半導体基板上にＡｌ等の金属によって形成された位
置合わせマークにレーザ光を照射し、そのレーザ光の反
射光をディテクターにより検出し、その検出されたレー
ザ光の反射光の強度に基づいて、レーザ光の照射装置に
記憶されている半導体基板の座標に対応させてヒューズ
の位置を検出し、位置合わせを行っている。
きヒューズの位置を特定するための位置合わせとして
は、半導体基板上にＡｌ等の金属によって形成された位
置合わせマークにレーザ光を照射し、そのレーザ光の反
射光をディテクターにより検出し、その検出されたレー
ザ光の反射光の強度に基づいて、レーザ光の照射装置に
記憶されている半導体基板の座標に対応させてヒューズ
の位置を検出し、位置合わせを行っている。
【０００６】この具体的な方法について以下図４乃至図
６を参照して説明する。尚、以下の説明においては半導
体集積回路の製造工程中、リダンダンシィー技術を行う
際の工程のみについて示しており、従って集積回路を構
成するトランジスタやメモリ等の形成工程については省
略しており、半導体基板に形成されているヒューズと位
置合わせマークの部分の、位置合わせとヒューズの溶断
における工程のみ概略的に示している。
６を参照して説明する。尚、以下の説明においては半導
体集積回路の製造工程中、リダンダンシィー技術を行う
際の工程のみについて示しており、従って集積回路を構
成するトランジスタやメモリ等の形成工程については省
略しており、半導体基板に形成されているヒューズと位
置合わせマークの部分の、位置合わせとヒューズの溶断
における工程のみ概略的に示している。
【０００７】また、図４（ａ）はチップの形成時におけ
るリダンダンシィー用のヒューズ付近の断面と、図４
（ｂ）におけるＡ−Ａに対応する位置合わせマーク付近
の断面を併せて示したものであり、また図４（ｃ）は図
４（ｂ）におけるＢ−Ｂに対応する位置合わせマーク付
近の断面を示したものである。さらに、以下図５、図６
においては図４（ａ）に対応した位置合わせマーク付近
とヒューズ付近の断面図のみを示している。
るリダンダンシィー用のヒューズ付近の断面と、図４
（ｂ）におけるＡ−Ａに対応する位置合わせマーク付近
の断面を併せて示したものであり、また図４（ｃ）は図
４（ｂ）におけるＢ−Ｂに対応する位置合わせマーク付
近の断面を示したものである。さらに、以下図５、図６
においては図４（ａ）に対応した位置合わせマーク付近
とヒューズ付近の断面図のみを示している。
【０００８】図４（ａ）乃至図４（ｃ）に示すように、
半導体基板１１１表面上には何層かにわたって酸化膜等
による絶縁膜１１２が形成されており、この絶縁膜１１
２の中にリダンダンシィー用のヒューズ１１３が形成さ
れている。またこれとは別の箇所の半導体基板１１１及
び絶縁膜１１２表面上には、ヒューズ１１３の位置を特
定するための位置合わせマーク１１４が形成されてい
る。さらに絶縁膜１１２表面上や位置合わせマーク１１
４表面上には、パッシベーション膜１１５が形成されて
いる。
半導体基板１１１表面上には何層かにわたって酸化膜等
による絶縁膜１１２が形成されており、この絶縁膜１１
２の中にリダンダンシィー用のヒューズ１１３が形成さ
れている。またこれとは別の箇所の半導体基板１１１及
び絶縁膜１１２表面上には、ヒューズ１１３の位置を特
定するための位置合わせマーク１１４が形成されてい
る。さらに絶縁膜１１２表面上や位置合わせマーク１１
４表面上には、パッシベーション膜１１５が形成されて
いる。
【０００９】尚、この位置合わせマーク１１４は通常は
図４（ｂ）に示すような長方形の金属、例えばＡｌ等に
よって互いに離間してその中心線が直行する状態で、縦
横２本を一対として形成されている。
図４（ｂ）に示すような長方形の金属、例えばＡｌ等に
よって互いに離間してその中心線が直行する状態で、縦
横２本を一対として形成されている。
【００１０】そして例えば図４（ａ）に示したヒューズ
１１３を図示せぬメモリセルに不良が生じていることが
発見され、そのメモリに接続されているヒューズを溶断
する必要が生じた場合には、図５に示すように、ヒュー
ズ１１３が形成されている領域上と位置合わせマーク１
１４が形成されている領域のみに開口１２２を有するレ
ジストパターン１２１を、パッシベーション膜１１５上
に形成し、これをマスクとしてヒューズ１１３が形成さ
れている領域上の絶縁膜１１２を、ヒューズ１１３表面
に僅かに絶縁膜１１２が残留する程度まで除去し、ヒュ
ーズ窓１２３を形成する。
１１３を図示せぬメモリセルに不良が生じていることが
発見され、そのメモリに接続されているヒューズを溶断
する必要が生じた場合には、図５に示すように、ヒュー
ズ１１３が形成されている領域上と位置合わせマーク１
１４が形成されている領域のみに開口１２２を有するレ
ジストパターン１２１を、パッシベーション膜１１５上
に形成し、これをマスクとしてヒューズ１１３が形成さ
れている領域上の絶縁膜１１２を、ヒューズ１１３表面
に僅かに絶縁膜１１２が残留する程度まで除去し、ヒュ
ーズ窓１２３を形成する。
【００１１】続いて図６に示すようにレジストパターン
１２１を除去した後、パッシベーション膜１１５上より
レーザ光１３１を照射し、図示せぬディテクターにより
位置合わせマーク１１４からのレーザ光の反射光を検出
し、ヒューズ１１３の位置を特定する。このヒューズ１
１３の位置を特定した後、位置合わせマークの位置検出
のために用いたレーザ光の強度を強めて、ヒューズ１１
３上に照射し、ヒューズ１１３を溶断する。ヒューズ１
１３が溶断されることによって不良が生じているメモリ
セルを回路から切り離すことができる。
１２１を除去した後、パッシベーション膜１１５上より
レーザ光１３１を照射し、図示せぬディテクターにより
位置合わせマーク１１４からのレーザ光の反射光を検出
し、ヒューズ１１３の位置を特定する。このヒューズ１
１３の位置を特定した後、位置合わせマークの位置検出
のために用いたレーザ光の強度を強めて、ヒューズ１１
３上に照射し、ヒューズ１１３を溶断する。ヒューズ１
１３が溶断されることによって不良が生じているメモリ
セルを回路から切り離すことができる。
【００１２】しかしながら上記に示すリダンダンシィー
技術においては、次に示すような問題点がある。すなわ
ちヒューズの位置を特定する際の位置合わせマークの位
置検出は、位置合わせマークをパッシベーション膜で覆
ったままの状態で、パッシベーション膜を通してレーザ
光を照射し、位置合わせマーク表面でのレーザ光の反射
をパッシベーション膜を通して検出している。このため
位置合わせマーク上のパッシベーション膜の膜厚のばら
つきや、ステップカバレッジのばらつきによって、レー
ザ光が不均一に吸収されたり乱反射が生じてしまい、位
置合わせマーク表面上の反射光の出力波形にばらつきが
生じ、位置合わせマークの位置を正確に検出することが
困難となる。これにより、溶断するヒューズの位置も正
確に特定することが困難となる。
技術においては、次に示すような問題点がある。すなわ
ちヒューズの位置を特定する際の位置合わせマークの位
置検出は、位置合わせマークをパッシベーション膜で覆
ったままの状態で、パッシベーション膜を通してレーザ
光を照射し、位置合わせマーク表面でのレーザ光の反射
をパッシベーション膜を通して検出している。このため
位置合わせマーク上のパッシベーション膜の膜厚のばら
つきや、ステップカバレッジのばらつきによって、レー
ザ光が不均一に吸収されたり乱反射が生じてしまい、位
置合わせマーク表面上の反射光の出力波形にばらつきが
生じ、位置合わせマークの位置を正確に検出することが
困難となる。これにより、溶断するヒューズの位置も正
確に特定することが困難となる。
【００１３】近年の半導体集積回路の微細化に伴ってヒ
ューズ自体も縮小化されており、リダンダンシィー技術
においては、この溶断するヒューズの位置を特定する際
の、合わせ精度の低下が問題となっている。
ューズ自体も縮小化されており、リダンダンシィー技術
においては、この溶断するヒューズの位置を特定する際
の、合わせ精度の低下が問題となっている。
【００１４】
【発明が解決しようとする課題】上記に示したように、
従来のリダンダンシィー技術におけるヒューズの位置を
特定する際の位置合わせマークの位置検出は、位置合わ
せマークをパッシベーション膜で覆ったままの状態で、
パッシベーション膜を通してレーザ光を照射し、位置合
わせマーク表面でのレーザ光の反射をパッシベーション
膜を通して検出し、これにより溶断するためのヒューズ
の位置を特定している。
従来のリダンダンシィー技術におけるヒューズの位置を
特定する際の位置合わせマークの位置検出は、位置合わ
せマークをパッシベーション膜で覆ったままの状態で、
パッシベーション膜を通してレーザ光を照射し、位置合
わせマーク表面でのレーザ光の反射をパッシベーション
膜を通して検出し、これにより溶断するためのヒューズ
の位置を特定している。
【００１５】このため位置合わせマーク上のパッシベー
ション膜の膜厚のばらつきやステップカバレッジのばら
つきによって、レーザ光が不均一に吸収されたり乱反射
が生じてしまい、位置合わせマーク表面上の反射光の出
力波形にばらつきが生じ、位置合わせマークの位置を正
確に検出することが困難となる。よって、溶断するヒュ
ーズの位置も正確に特定することが困難となってきてい
る。さらに半導体集積回路の微細化に伴い、ヒューズも
縮小化されており、合わせ精度の低下が問題となってい
る。
ション膜の膜厚のばらつきやステップカバレッジのばら
つきによって、レーザ光が不均一に吸収されたり乱反射
が生じてしまい、位置合わせマーク表面上の反射光の出
力波形にばらつきが生じ、位置合わせマークの位置を正
確に検出することが困難となる。よって、溶断するヒュ
ーズの位置も正確に特定することが困難となってきてい
る。さらに半導体集積回路の微細化に伴い、ヒューズも
縮小化されており、合わせ精度の低下が問題となってい
る。
【００１６】
【課題を解決するための手段】本発明は上記の問題点を
解決するために、ヒューズ上の絶縁膜を除去する際に、
これと同時に位置合わせマーク上に形成されているパッ
シベーション膜の除去を併せて行う。すなわち本発明
は、半導体基板上に配線を形成する工程と、前記半導体
基板上に前記配線を覆って第一絶縁膜を形成する工程
と、前記第一絶縁膜上の前記配線上とは異なる位置に位
置合わせマークを形成する工程と、前記第一絶縁膜表面
上と前記位置合わせマーク表面上とに第二絶縁膜を形成
する工程と、前記配線上の前記第一絶縁膜と第二絶縁膜
と、前記位置合わせマーク上の第二絶縁膜を選択的に除
去する工程と、前記位置合わせマークの位置を検出し、
前記配線の位置を特定する工程と、前記配線を切断する
工程とを具備することを特徴とする半導体装置の製造方
法を提供するものである。
解決するために、ヒューズ上の絶縁膜を除去する際に、
これと同時に位置合わせマーク上に形成されているパッ
シベーション膜の除去を併せて行う。すなわち本発明
は、半導体基板上に配線を形成する工程と、前記半導体
基板上に前記配線を覆って第一絶縁膜を形成する工程
と、前記第一絶縁膜上の前記配線上とは異なる位置に位
置合わせマークを形成する工程と、前記第一絶縁膜表面
上と前記位置合わせマーク表面上とに第二絶縁膜を形成
する工程と、前記配線上の前記第一絶縁膜と第二絶縁膜
と、前記位置合わせマーク上の第二絶縁膜を選択的に除
去する工程と、前記位置合わせマークの位置を検出し、
前記配線の位置を特定する工程と、前記配線を切断する
工程とを具備することを特徴とする半導体装置の製造方
法を提供するものである。
【００１７】
【作用】本発明によれば、ヒューズ上の絶縁膜を除去す
る際に、これと同時に位置合わせマーク上に形成されて
いるパッシベーション膜の除去を併せて行う。これによ
り工程数を増加させずに、位置合わせマーク上のパッシ
ベーション膜を除去することができ、パッシベーション
膜が除去され表面が露出された位置合わせマークを得る
ことができる。
る際に、これと同時に位置合わせマーク上に形成されて
いるパッシベーション膜の除去を併せて行う。これによ
り工程数を増加させずに、位置合わせマーク上のパッシ
ベーション膜を除去することができ、パッシベーション
膜が除去され表面が露出された位置合わせマークを得る
ことができる。
【００１８】よってパッシベーション膜の膜厚のばらつ
き等の影響を受けずに、位置合わせマークに照射したレ
ーザ光の反射光を正確に検出することができ、位置合わ
せマークの位置を正確に検出することができ、従って溶
断すべきヒューズの位置を正確に特定することができ
る。
き等の影響を受けずに、位置合わせマークに照射したレ
ーザ光の反射光を正確に検出することができ、位置合わ
せマークの位置を正確に検出することができ、従って溶
断すべきヒューズの位置を正確に特定することができ
る。
【００１９】
【実施例】本発明の実施例について以下図面を参照して
説明する。図１（ａ）は本発明の実施例を説明するため
のヒューズ付近及び位置合わせマーク付近の断面図であ
り、この図１（ａ）における位置合わせマーク付近の断
面図は、図１（ｂ）における位置合わせマーク付近の上
面図におけるＡ−Ａの断面に対応している。また図１
（ｂ）における位置合わせマーク付近の上面図における
Ｂ−Ｂの断面に対応した断面図として図１（ｃ）に示
す。
説明する。図１（ａ）は本発明の実施例を説明するため
のヒューズ付近及び位置合わせマーク付近の断面図であ
り、この図１（ａ）における位置合わせマーク付近の断
面図は、図１（ｂ）における位置合わせマーク付近の上
面図におけるＡ−Ａの断面に対応している。また図１
（ｂ）における位置合わせマーク付近の上面図における
Ｂ−Ｂの断面に対応した断面図として図１（ｃ）に示
す。
【００２０】また、図２においては図１と同様に上面図
（ｂ）におけるＡ−Ａに対応する断面及びそれに続くヒ
ューズ付近の断面を（ａ）、Ｂ−Ｂに対応する断面を
（ｃ）とし、図３においては図１（ａ）に対応する断面
図のみを示している。
（ｂ）におけるＡ−Ａに対応する断面及びそれに続くヒ
ューズ付近の断面を（ａ）、Ｂ−Ｂに対応する断面を
（ｃ）とし、図３においては図１（ａ）に対応する断面
図のみを示している。
【００２１】図１に示す状態は、既に半導体基板に図示
せぬ所定の素子例えばメモリや配線、ヒューズ等が形成
され、また絶縁膜や位置合わせのための位置合わせマー
クが形成されている状態を示した図である。従って、各
構成要素の形成工程が終了した状態の図である。具体的
には、半導体基板１１表面上には何層かにわたって酸化
膜等による絶縁膜１２が形成されており、この絶縁膜１
２の中にリダンダンシィー用のヒューズ１３が形成され
ている。またこれとは別の位置の半導体基板１１及び絶
縁膜１２表面上には、ヒューズ１３の位置を特定するた
めの位置合わせマーク１４が形成されている。さらに絶
縁膜１２表面上や位置合わせマーク１４表面上にはパッ
シベーション膜１５が形成されている。
せぬ所定の素子例えばメモリや配線、ヒューズ等が形成
され、また絶縁膜や位置合わせのための位置合わせマー
クが形成されている状態を示した図である。従って、各
構成要素の形成工程が終了した状態の図である。具体的
には、半導体基板１１表面上には何層かにわたって酸化
膜等による絶縁膜１２が形成されており、この絶縁膜１
２の中にリダンダンシィー用のヒューズ１３が形成され
ている。またこれとは別の位置の半導体基板１１及び絶
縁膜１２表面上には、ヒューズ１３の位置を特定するた
めの位置合わせマーク１４が形成されている。さらに絶
縁膜１２表面上や位置合わせマーク１４表面上にはパッ
シベーション膜１５が形成されている。
【００２２】尚、位置合わせマーク１４は通常は長方形
の金属例えばＡｌ等によって、互いに離間して、中心線
が直行する状態で縦横２本を一対として形成されてい
る。そして例えば図１（ａ）に示したヒューズ１３に接
続されたメモリセルに不良が発見され、このメモリセル
に接続されたヒューズ１３を溶断する必要が生じた場合
には、図２（ａ）乃至（ｃ）に示すように、ヒューズ１
３が形成されている領域上と位置合わせマーク１４が形
成されている領域のみに開口２２を有するレジストパタ
ーン２１を、パッシベーション膜１５上に形成する。こ
のレジストパターン２１をマスクとして、ヒューズ１３
が形成されている領域上の絶縁膜１２と位置合わせマー
ク１４上のパッシベーション膜１５を、等方性または異
方性エッチングにより、ヒューズ１３表面に僅かに絶縁
膜１２が残留する程度まで除去しヒューズ窓２３を形成
する。この際位置合わせマーク１４付近の絶縁膜１２
も、ヒューズ１３上の絶縁膜１２と同様の深さまで除去
される。これにより位置合わせマーク１４上のパッシベ
ーション膜１５は除去され、位置合わせマーク１４が露
出した状態となる。
の金属例えばＡｌ等によって、互いに離間して、中心線
が直行する状態で縦横２本を一対として形成されてい
る。そして例えば図１（ａ）に示したヒューズ１３に接
続されたメモリセルに不良が発見され、このメモリセル
に接続されたヒューズ１３を溶断する必要が生じた場合
には、図２（ａ）乃至（ｃ）に示すように、ヒューズ１
３が形成されている領域上と位置合わせマーク１４が形
成されている領域のみに開口２２を有するレジストパタ
ーン２１を、パッシベーション膜１５上に形成する。こ
のレジストパターン２１をマスクとして、ヒューズ１３
が形成されている領域上の絶縁膜１２と位置合わせマー
ク１４上のパッシベーション膜１５を、等方性または異
方性エッチングにより、ヒューズ１３表面に僅かに絶縁
膜１２が残留する程度まで除去しヒューズ窓２３を形成
する。この際位置合わせマーク１４付近の絶縁膜１２
も、ヒューズ１３上の絶縁膜１２と同様の深さまで除去
される。これにより位置合わせマーク１４上のパッシベ
ーション膜１５は除去され、位置合わせマーク１４が露
出した状態となる。
【００２３】続いて図３に示すように、レジストパター
ン２１を除去した後、パッシベーション膜１５上よりレ
ーザ光３１を照射し、図示せぬディテクターにより位置
合わせマーク１４からのレーザ光の反射光を検出し、ヒ
ューズ１３の位置を特定する。このヒューズ１３の位置
を特定した後、位置合わせマーク１４の位置検出のため
に用いたレーザ光の強度を強めて、ヒューズ１３上に照
射し、ヒューズ１３を溶断する。以上の工程により、本
発明におけるリダンダンシィー技術が終了する。 従来
のリダンダンシィー技術においては、ヒューズ上に形成
された絶縁膜のみを除去していたため、位置合わせマー
ク上にはパッシベーション膜が形成されたままの状態と
なっていた。このため溶断するべきヒューズの位置を特
定するためには、位置合わせマークにパッシベーション
膜を通してレーザ光を照射し、反射光を検出することに
より行っていた。よってパッシベーション膜の膜厚のば
らつき等により、位置合わせマークの検出位置に誤差が
生じ、溶断するべきヒューズの位置を正確に特定するこ
とが困難であった。
ン２１を除去した後、パッシベーション膜１５上よりレ
ーザ光３１を照射し、図示せぬディテクターにより位置
合わせマーク１４からのレーザ光の反射光を検出し、ヒ
ューズ１３の位置を特定する。このヒューズ１３の位置
を特定した後、位置合わせマーク１４の位置検出のため
に用いたレーザ光の強度を強めて、ヒューズ１３上に照
射し、ヒューズ１３を溶断する。以上の工程により、本
発明におけるリダンダンシィー技術が終了する。 従来
のリダンダンシィー技術においては、ヒューズ上に形成
された絶縁膜のみを除去していたため、位置合わせマー
ク上にはパッシベーション膜が形成されたままの状態と
なっていた。このため溶断するべきヒューズの位置を特
定するためには、位置合わせマークにパッシベーション
膜を通してレーザ光を照射し、反射光を検出することに
より行っていた。よってパッシベーション膜の膜厚のば
らつき等により、位置合わせマークの検出位置に誤差が
生じ、溶断するべきヒューズの位置を正確に特定するこ
とが困難であった。
【００２４】本発明においてはヒューズ上の絶縁膜を除
去する際に、これと同時に位置合わせマーク上に形成さ
れているパッシベーション膜の除去を併せて行う。これ
により例えば位置合わせマーク上の絶縁膜の除去するた
めの工程等を、新たに追加することなく、工程数を増加
させずに、位置合わせマーク上のパッシベーション膜を
除去することができ、パッシベーション膜が除去され表
面が露出された位置合わせマークを得ることができる。
よってパッシベーション膜の膜厚のばらつき等の影響を
受けずに、位置合わせマークに照射したレーザ光の反射
光を正確に検出することができ、位置合わせマークの位
置を正確に検出することができ、従って溶断すべきヒュ
ーズの位置を正確に特定することができる。
去する際に、これと同時に位置合わせマーク上に形成さ
れているパッシベーション膜の除去を併せて行う。これ
により例えば位置合わせマーク上の絶縁膜の除去するた
めの工程等を、新たに追加することなく、工程数を増加
させずに、位置合わせマーク上のパッシベーション膜を
除去することができ、パッシベーション膜が除去され表
面が露出された位置合わせマークを得ることができる。
よってパッシベーション膜の膜厚のばらつき等の影響を
受けずに、位置合わせマークに照射したレーザ光の反射
光を正確に検出することができ、位置合わせマークの位
置を正確に検出することができ、従って溶断すべきヒュ
ーズの位置を正確に特定することができる。
【００２５】尚、上記に示した実施例においては例えば
図２（ｂ）に示すように、位置合わせマーク１４上のパ
ッシベーション膜１５の除去は、位置合わせマーク１４
の両端はパッシベーション膜１５により覆われたままの
状態で、中央部のみが露出されるように行っている。こ
れはヒューズ上の絶縁膜１２をエッチングにて除去する
際に、位置合わせマーク１４の下面に形成されている絶
縁膜１２も同時に除去されてしまうため、位置合わせマ
ーク１４の土台が不安定なために、他の工程において位
置合わせマーク１４自体が除去されてしまうのを防ぐた
めである。
図２（ｂ）に示すように、位置合わせマーク１４上のパ
ッシベーション膜１５の除去は、位置合わせマーク１４
の両端はパッシベーション膜１５により覆われたままの
状態で、中央部のみが露出されるように行っている。こ
れはヒューズ上の絶縁膜１２をエッチングにて除去する
際に、位置合わせマーク１４の下面に形成されている絶
縁膜１２も同時に除去されてしまうため、位置合わせマ
ーク１４の土台が不安定なために、他の工程において位
置合わせマーク１４自体が除去されてしまうのを防ぐた
めである。
【００２６】この位置合わせマークの表面がパッシベー
ション膜で覆われている部分は、およそ位置合わせマー
クの横方向に３μｍ程度あればその目的を達成すること
ができる。これにより位置合わせマークの両端は、パッ
シベーション膜により絶縁膜上にしっかりと固定された
状態となり、位置合わせマークが除去されることを防ぐ
ことができる。
ション膜で覆われている部分は、およそ位置合わせマー
クの横方向に３μｍ程度あればその目的を達成すること
ができる。これにより位置合わせマークの両端は、パッ
シベーション膜により絶縁膜上にしっかりと固定された
状態となり、位置合わせマークが除去されることを防ぐ
ことができる。
【００２７】尚、上記の実施例においては位置合わせマ
ークの両端がパッシベーション膜で覆われた状態として
いるが、もちろん位置合わせマークの一部、例えば一端
のみがパッシベーション膜により覆われている状態とし
てもよいし、さらには位置合わせマークが除去されるこ
とがないような場合、例えば絶縁膜を異方性エッチング
により除去し、位置合わせマークの土台に影響がないよ
うな場合には、位置合わせマーク全体を露出させるよう
にパッシベーション膜を除去してもよい。
ークの両端がパッシベーション膜で覆われた状態として
いるが、もちろん位置合わせマークの一部、例えば一端
のみがパッシベーション膜により覆われている状態とし
てもよいし、さらには位置合わせマークが除去されるこ
とがないような場合、例えば絶縁膜を異方性エッチング
により除去し、位置合わせマークの土台に影響がないよ
うな場合には、位置合わせマーク全体を露出させるよう
にパッシベーション膜を除去してもよい。
【００２８】さらに上記の実施例においては、位置合わ
せマークは半導体基板の最上層に金属により形成された
位置合わせマークについて示しているが、これに限定さ
れることはなく、例えば位置合わせマーク上に他の導電
膜や絶縁膜が形成されている場合についても本発明を用
いることができる。その際、位置合わせマークが露出す
ると同時に、溶断するべきヒューズの表面上に形成され
ている絶縁膜が、ヒューズ表面に僅かに残留する程度ま
で除去されるように、エッチングレートを選択してエッ
チングを行えばよい。
せマークは半導体基板の最上層に金属により形成された
位置合わせマークについて示しているが、これに限定さ
れることはなく、例えば位置合わせマーク上に他の導電
膜や絶縁膜が形成されている場合についても本発明を用
いることができる。その際、位置合わせマークが露出す
ると同時に、溶断するべきヒューズの表面上に形成され
ている絶縁膜が、ヒューズ表面に僅かに残留する程度ま
で除去されるように、エッチングレートを選択してエッ
チングを行えばよい。
【００２９】また位置合わせマークに関しては金属膜で
ある必要はなく、例えばシリサイド膜または金属膜とシ
リサイド膜による積層膜等、レーザ光を照射した際に、
反射が得られるような膜により形成されていればよい。
ある必要はなく、例えばシリサイド膜または金属膜とシ
リサイド膜による積層膜等、レーザ光を照射した際に、
反射が得られるような膜により形成されていればよい。
【００３０】
【発明の効果】本発明においてはヒューズ上の絶縁膜を
除去する際に、これと同時に位置合わせマーク上に形成
されているパッシベーション膜の除去を併せて行う。こ
れにより工程数を増加させずに、位置合わせマーク上の
パッシベーション膜を除去することができ、パッシベー
ション膜が除去され表面が露出された位置合わせマーク
を得ることができる。よってパッシベーション膜の膜厚
のばらつき等の影響を受けずに、位置合わせマークに照
射したレーザ光の反射光を正確に検出することができ、
位置合わせマークの位置を正確に検出することができ、
従って溶断すべきヒューズの位置を正確に特定すること
ができる。
除去する際に、これと同時に位置合わせマーク上に形成
されているパッシベーション膜の除去を併せて行う。こ
れにより工程数を増加させずに、位置合わせマーク上の
パッシベーション膜を除去することができ、パッシベー
ション膜が除去され表面が露出された位置合わせマーク
を得ることができる。よってパッシベーション膜の膜厚
のばらつき等の影響を受けずに、位置合わせマークに照
射したレーザ光の反射光を正確に検出することができ、
位置合わせマークの位置を正確に検出することができ、
従って溶断すべきヒューズの位置を正確に特定すること
ができる。
【図１】本発明の実施例に係る説明図。
【図２】本発明の実施例に係る説明図。
【図３】本発明の実施例に係る説明図。
【図４】従来の技術に係る説明図。
【図５】従来の技術に係る説明図。
【図６】従来の技術に係る説明図。
１１、１１１ 半導体基板 １２、１１２ 絶縁膜 １３、１１３ ヒューズ １４、１１４ 位置合わせマーク １５、１１５ パッシベーション膜 ２１、１２１ レジストパターン ２２、１２２ 開口 ２３、１２３ ヒューズ窓 ３１、１３１ レーザ光
Claims (7)
- 【請求項１】 半導体基板上に配線を形成する工程と、 前記半導体基板上に前記配線を覆って第一絶縁膜を形成
する工程と、 前記第一絶縁膜上の前記配線上とは異なる位置に位置合
わせマークを形成する工程と、 前記第一絶縁膜表面上と前記位置合わせマーク表面上に
第二絶縁膜を形成する工程と、 前記配線上の前記第一絶縁膜と第二絶縁膜と、前記位置
合わせマーク上の前記第二絶縁膜を選択的に同時に除去
する工程と、 前記の位置を検出し、前記配線の位置を特定する工程
と、 前記配線を切断する工程とを具備することを特徴とする
半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記位置合わせマーク上の前記第二絶縁膜を除去する工
程は、前記位置合わせマークの中央部上に形成されてい
る前記第二絶縁膜のみを除去することを特徴とする半導
体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記位置合わせマークの位置を検出し、前記配線の位置
を特定する工程は、前記にレーザ光を照射し、前記位置
合わせマーク表面における前記レーザ光の反射光の強度
に基づいて行うことを特徴とする半導体装置の製造方
法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 前記配線を切断する工程は、前記位置合わせマークの位
置を検出した後の前記レーザ光により行われることを特
徴とする半導体装置の製造方法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、 前記配線は、前記半導体基板に形成された素子のリダン
ダンシィー用ヒューズであることを特徴とする半導体装
置の製造方法。 - 【請求項６】 半導体基板上の絶縁膜内に形成されたリ
ダンダンシィー用のヒューズと、このヒューズの位置を
検出するために前記絶縁膜中に形成された位置合わせマ
ークを具備する半導体装置であって、前記ヒューズ上に
形成された絶縁膜を除去する工程と、前記位置合わせマ
ークによって前記ヒューズの位置を特定する工程と、位
置が特定された前記ヒューズを切断する工程とを具備す
る半導体装置の製造方法において、 前記絶縁膜を除去する工程は、前記位置合わせマーク上
の前記絶縁膜を除去し少なくとも前記位置合わせマーク
の一部を露出させる工程を含み、前記ヒューズの位置を
特定する工程は、露出した前記位置合わせマークを用い
て行うことを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項６記載の半導体装置の製造方法に
おいて、 前記リダンダンシィー用ヒューズは、前記半導体基板上
に形成された第一絶縁膜中に形成され、前記位置合わせ
マークは前記第一絶縁膜上に形成され、前記第一絶縁膜
上に形成された第二絶縁膜に覆われていることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7433395A JPH08274178A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7433395A JPH08274178A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274178A true JPH08274178A (ja) | 1996-10-18 |
Family
ID=13544098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7433395A Pending JPH08274178A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274178A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| CN111211070A (zh) * | 2019-12-31 | 2020-05-29 | 贵州振华风光半导体有限公司 | 一种表贴集成电路切筋机 |
| CN113394193A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
-
1995
- 1995-03-31 JP JP7433395A patent/JPH08274178A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| US6946379B2 (en) | 2000-10-06 | 2005-09-20 | International Business Machines Corporation | Insulative cap for laser fusing |
| CN111211070A (zh) * | 2019-12-31 | 2020-05-29 | 贵州振华风光半导体有限公司 | 一种表贴集成电路切筋机 |
| CN113394193A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030024613A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US5252844A (en) | Semiconductor device having a redundant circuit and method of manufacturing thereof | |
| KR20110011945A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| KR100979116B1 (ko) | 반도체 장치의 퓨즈부 및 그 형성 방법 | |
| KR0126101B1 (ko) | 리페어 마스크 형성방법 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| EP0602271B1 (en) | Testing and repairing process for memory chips on a wafer, each chip having a redundancy circuit | |
| KR100752662B1 (ko) | 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 | |
| US7253093B2 (en) | Method for fabricating interconnection in an insulating layer on a wafer | |
| JP2001257264A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| KR100778860B1 (ko) | 반도체 소자의 불량분석 방법 | |
| KR100339609B1 (ko) | 반도체 소자의 퓨즈 박스 | |
| KR100664858B1 (ko) | 반도체 소자의 금속 구조를 검사하기 위한 모듈 | |
| KR200205413Y1 (ko) | 반도체장치 퓨즈부 | |
| JP4309560B2 (ja) | 半導体装置及びその製造方法並びに半導体ウエーハ | |
| KR20100086846A (ko) | 반도체 소자의 테스트 패턴 및 이를 이용한 퓨즈 두께 측정방법 | |
| KR20050101024A (ko) | 퓨즈 패턴을 갖는 반도체 장치 | |
| US20090174028A1 (en) | Fuse in a Semiconductor Device and Method for Forming the Same | |
| KR100909755B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| JP2001358144A (ja) | 半導体装置およびその製造方法 | |
| JPH0974137A (ja) | リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法 | |
| JP4441915B2 (ja) | 素子の製造方法 | |
| KR101052873B1 (ko) | 반도체 소자의 퓨즈 박스 및 이를 이용한 리페어 방법 | |
| KR101095065B1 (ko) | 반도체 소자의 퓨즈 형성 방법 |