JP2001257264A - 半導体装置の製造方法、半導体製造装置及び半導体装置 - Google Patents

半導体装置の製造方法、半導体製造装置及び半導体装置

Info

Publication number
JP2001257264A
JP2001257264A JP2000066198A JP2000066198A JP2001257264A JP 2001257264 A JP2001257264 A JP 2001257264A JP 2000066198 A JP2000066198 A JP 2000066198A JP 2000066198 A JP2000066198 A JP 2000066198A JP 2001257264 A JP2001257264 A JP 2001257264A
Authority
JP
Japan
Prior art keywords
fuse
laser output
film thickness
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000066198A
Other languages
English (en)
Inventor
Yoshitaka Ono
美隆 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000066198A priority Critical patent/JP2001257264A/ja
Publication of JP2001257264A publication Critical patent/JP2001257264A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の冗長回路を選択するためのヒュ
ーズ切断において、最適なレーザ出力で切断することが
できる半導体装置の製造方法、この方法に用いられる半
導体製造装置及び半導体装置を提供する。 【解決手段】 半導体装置の冗長回路を選択するための
ヒューズ切断において、ヒューズ上の絶縁膜の膜厚を測
定(17b)し、その測定結果に基づいて最適なレーザ
出力を設定し、この設定値に基づいたレーザビーム18
を出力してヒューズ14を切断する(17a)。最適な
ヒューズ切断が可能になり製品不良を低減できる。この
切断方法は半導体基板上に配線に接続されたヒューズを
形成し、ヒューズを切断するためのレーザ出力装置及び
ヒューズを被覆している絶縁膜の膜厚を測定するための
膜厚測定装置を備えたヒューズ切断装置を用いてヒュー
ズを切断する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の冗長
回路を選択するためのヒューズ切断方法に関するもので
ある。
【0002】
【従来の技術】半導体装置に組み込まれている半導体素
子が微細化され、1つの半導体チップの中に含まれる素
子数が巨大化するにつれて、欠陥密度の水準も向上する
が、開発段階や量産の初期においては低い歩留まりが問
題になっている。この問題を解決するために、冗長回路
技術が提案され、実用化されてきた。ここでは、特にメ
モリ素子おいて製造工程中に作られる欠陥を救済する冗
長回路につて説明する。メモリ配列中に欠陥の行又は列
あるいはメモリセルが存在した場合に、スペアの行や列
を何本か用意しておき、欠陥部分に相当するアドレス信
号が入った時に、代わりにスペアの行や列を選択するよ
うに構成することによって欠陥を含みながら良品として
扱うことができる。冗長回路を導入することによって、
チップ面積は増大するが、歩留まり改善率が高くなる。
こうした冗長回路を実現する上で、各チップによってラ
ンダムに発生する欠陥箇所に対応するアドレスをスペア
部分に割り付ける1種のプログラミングの手段の選択が
重要になる。この手段はいろいろあるが、冗長回路のた
めのチップ面積の増加が小さく、加工上のマージンが大
きいレーザによるヒューズ切断が最も多く用いられてい
る。半導体装置におけるヒューズは、このようなところ
に用いることが多い。
【0003】従来技術におけるヒューズを有する半導体
素子はこのヒューズ本体の素材が多結晶シリコンである
ことが多いが、近年になって多結晶シリコンではシリコ
ン半導体基板とのコンタクト部におけるコンタクト抵抗
が大きくなるので、抵抗の低い導電性金属であるアルミ
ニウム(Al)、タングステン(W)などを用いること
が多くなってきている。形状的には一本の棒状のものや
切断部のみを細幅にする形状が多い。また、切断する方
法としては、レーザビームを照射し切断する方法が一般
的である。ヒューズは半導体基板に形成されている個別
半導体素子や集積回路を構成する半導体素子を他の回路
から適宜切り離すために半導体基板の適当な位置に配置
される。そして、これを形成するには、通常、半導体装
置を製造する工程数を少なくするために出来る限り他の
工程に合わせてヒューズを形成する。
【0004】図13は、従来の半導体装置のヒューズ切
断方法を説明する半導体基板の断面図である。シリコン
などの半導体基板100には半導体素子(図示しない)
が形成されている。半導体基板100上にはシリコン酸
化膜などからなる第1の層間絶縁膜101aが形成され
ており、その表面には半導体素子間を接続するアルミニ
ウム、銅などの配線102が埋め込み形成されている。
第1の層間絶縁膜101a及び配線102の上には第2
の層間絶縁膜101bが形成され、その上に、アルミニ
ウム、銅などからなるヒューズ104が形成されてい
る。ヒューズ104と配線102とは、層間絶縁膜10
1bに形成されたコンタクト孔に埋め込まれたタングス
テンなどからなるプラグ配線103を介して電気的に接
続されている。配線102、プラグ配線103及びヒュ
ーズ104は、前述のようにアルミニウム、銅あるいは
タングステンなどの通常の導電材料を使用することがで
きるが、すべて同じ材料を用いることも可能である。層
間絶縁膜101bの上にはヒューズ104を被覆するよ
うに第3の層間絶縁膜101cが形成されている。層間
絶縁膜101cの上には配線102などと電気的に接続
され、アルミニウムなどからなる電極パッド105がパ
ターン形成されている。
【0005】層間絶縁膜101cの上にはシリコン窒化
膜などからなる絶縁保護膜106が形成されている。電
極パッド105の中心部分は、この絶縁保護膜106か
ら露出するようにエッチング除去されている。このよう
にして形成された半導体装置は、テスト結果によりヒュ
ーズ切断を行って組立工程に進み製品として完成され
る。ヒューズ切断には半導体レーザなどのレーザ装置1
07から発せられるレーザビームが用いられる。レーザ
照射は、層間絶縁膜101c及び絶縁保護膜106を介
して行われるが、ヒューズが形成された領域あるいはヒ
ューズ及びその近傍の絶縁保護膜106の全部及び層間
絶縁膜101cの一部をエッチング除去して絶縁層の厚
さを減少させてヒューズ切断処理をい易くすることもあ
る。このエッチング処理は、電極パッド105を露出さ
せるべく絶縁保護膜106をエッチング除去する時に合
わせても良い。
【0006】
【発明が解決しようとする課題】以上のように、半導体
装置の冗長回路を選択するためにヒューズをヒューズ切
断する場合には、半導体装置を構成する半導体基板等に
ダメージを与えずに適切に切断できるようにレーザ出力
を最適化している。しかし、ウェーハ内において、層間
絶縁膜は平坦化されており、したがってヒューズ上の層
間絶縁膜の膜厚は均一ではない。そのため、図14
(a)に示すように、絶縁膜が厚くなってしまったヒュ
ーズではパワー不足で適切な切断ができずに冗長回路を
選択できない不良が発生する。また、図14(b)に示
すように、絶縁膜が薄くなった場合にはパワー過剰によ
り半導体基板等にダメージが生じてしまうという問題が
あった。このような問題は、ヒューズが形成された領域
上の絶縁保護膜を除去し、層間絶縁膜を一部薄くして形
成したヒューズ窓を有する構造の場合にも厚さの不均一
性の問題は残る。本発明は、このような事情によりなさ
れたものであり、半導体装置の冗長回路を選択するため
のヒューズ切断において、最適なレーザ出力で切断する
ことができる半導体装置の製造方法、この方法に用いら
れる半導体製造装置及び半導体装置を提供するものであ
る。
【0007】
【課題を解決するための手段】本発明は、このような問
題を解決するために、半導体装置の冗長回路を選択する
ためのヒューズ切断において、ヒューズ上の絶縁膜の膜
厚を測定し、その測定結果に基づいて最適なレーザ出力
を設定し、この設定値に基づいたレーザビームを出力す
ることを特徴としている。ヒューズ上の層間絶縁膜の膜
厚を測定し、適切なレーザ出力を設定することにより、
最適なヒューズ切断が可能になり製品不良を低減させる
ことができる。本発明の半導体装置の製造方法は、半導
体基板上に配線に接続された少なくとも1つのヒューズ
を形成する工程と、前記ヒューズを切断するためのレー
ザ出力装置及び前記ヒューズを被覆している絶縁膜の膜
厚を測定するための膜厚測定装置を備えたヒューズ切断
装置を用いて前記ヒューズを切断する工程とを具備した
ことを特徴としている。
【0008】前記レーザ出力装置は、前記膜厚測定装置
により前記絶縁膜の膜厚を測定し、この測定結果に基づ
いて最適レーザ出力を設定し、この設定された最適レー
ザ出力をヒューズ切断時に出力するようにしても良い。
前記レーザ出力装置は、前記膜厚測定装置により前記ヒ
ューズ中の所定のヒューズ上の絶縁膜の膜厚を測定し、
この測定結果に基づいて最適レーザ出力を設定し、この
設定された最適レーザ出力をヒューズ切断時に出力する
ようにしても良い。ヒューズ切断箇所を限定することに
より、処理時間を短縮させることができる。前記レーザ
出力装置は、前記膜厚測定装置により前記ヒューズのそ
れぞれの上に被覆された絶縁膜の膜厚を測定し、これら
測定値の平均値を最適レーザ出力として設定し、この設
定された最適レーザ出力をヒューズ切断時に出力するよ
うにしても良い。ヒューズ切断の精度を維持しながら処
理時間を短縮できる。前記ヒューズの近傍にこれと同じ
配線層にモニタ用膜厚測定部を形成し、前記レーザ出力
装置は、前記膜厚測定装置によりこのモニタ用膜厚測定
部上の前記絶縁膜の膜厚を測定し、この測定結果に基づ
いて最適レーザ出力を設定し、この設定された最適レー
ザ出力をヒューズ切断時に出力するようにしても良い。
膜厚測定の精度を維持しながら処理時間を短縮できる。
【0009】前記ヒューズの近傍にモニタ用膜厚測定部
を複数設定し、前記レーザ出力装置は、且つ前記膜厚測
定装置により前記モニタ用膜厚測定部上の前記絶縁膜の
膜厚を測定し、これらの測定値の平均値を最適レーザ出
力として設定し、この設定された最適レーザ出力をヒュ
ーズ切断時に出力するようにしても良い。膜厚測定を測
定し易い箇所で行うので測定処理が正確にでき半導体装
置の縮小化に対応することができる。本発明の半導体製
造装置は、半導体基板上に形成されたヒューズを切断す
るためのレーザ出力装置と、前記ヒューズを被覆してい
る絶縁膜の膜厚を測定するための膜厚測定装置とを具備
したことを特徴としている。前記レーザ出力装置は、前
記膜厚測定装置により前記絶縁膜の膜厚を測定し、この
測定結果に基づいて最適レーザ出力を設定し、この設定
された最適レーザ出力をヒューズ切断時に出力するよう
にしても良い。前記レーザ出力装置は、前記膜厚測定装
置により前記ヒューズ中の所定のヒューズ上の絶縁膜の
膜厚を測定し、この測定結果に基づいて最適レーザ出力
を設定し、この設定された最適レーザ出力をヒューズ切
断時に出力するようにしても良い。
【0010】前記レーザ出力装置は、前記膜厚測定装置
により前記ヒューズのそれぞれの上に被覆された絶縁膜
の膜厚を測定し、これら測定値の平均値を最適レーザ出
力として設定し、この設定された最適レーザ出力をヒュ
ーズ切断時に出力するようにしても良い。前記レーザ出
力装置は、前記膜厚測定装置により前記ヒューズ近傍に
形成されたモニタ用膜厚測定部上の絶縁膜の膜厚を測定
し、この測定結果に基づいて最適レーザ出力を設定し、
この設定された最適レーザ出力をヒューズ切断時に出力
するようにしても良い。前記レーザ出力装置は、前記ヒ
ューズの近傍に形成された複数のモニタ用膜厚測定部上
の絶縁膜の膜厚を測定し、これらの測定値の平均値を最
適レーザ出力として設定し、この設定された最適レーザ
出力をヒューズ切断時に出力するようにしても良い。
【0011】また、本発明の半導体装置の製造方法は、
半導体素子が形成された半導体ウェーハに配線に接続さ
れた少なくとも1つのヒューズを形成し、その後絶縁保
護膜を形成する工程と、前記半導体ウェーハをテストす
る工程と、前記テストの結果に基づいて、前記ヒューズ
の内の所定のヒューズを上記半導体製造装置によりヒュ
ーズ切断をする工程とを具備したことを特徴としてい
る。本発明の半導体装置は、半導体素子が形成された半
導体基板と、前記半導体基板上に形成された配線と、前
記配線に接続されたヒューズと、前記ヒューズと同じ配
線層に形成され、このヒューズ近傍に形成された前記配
線とは電気的に接続されていない少なくとも1つのダミ
ーヒューズと、前記ダミーヒューズを被覆するように形
成された絶縁膜とを具備し、前記ダミーヒューズ上の前
記絶縁膜は、前記ヒューズがヒューズ切断される時に膜
厚が測定されることを特徴としている。また、本発明の
半導体装置は、半導体素子が形成された半導体基板と、
前記半導体基板上に形成された配線と、前記配線に接続
されたヒューズと、前記ヒューズを被覆するように形成
された絶縁膜とを具備し、前記ヒューズの内少なくとも
1つは幅広であり、この幅広のヒューズ上の前記絶縁膜
は、前記ヒューズがヒューズ切断される時に膜厚が測定
されることを特徴としている。
【0012】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図1乃至図4を参照して第1
の実施例を説明する。図1は、ヒューズ切断を実施する
半導体基板の断面図、図2は、この半導体基板を上から
みた絶縁膜の表示を略した平面図、図3は、ヒューズ上
の絶縁膜の膜厚と最適レーザ出力との関係を示す特性
図、図4は、レーザ切断装置の概略図である。シリコン
などの半導体基板10には半導体素子(図示しない)が
形成されている。半導体基板10上にはシリコン酸化膜
などからなる第1の層間絶縁膜11aが形成されてお
り、その表面には半導体素子間を接続するアルミニウ
ム、銅などの配線12が埋め込み形成されている。第1
の層間絶縁膜11a及び配線12の上にはシリコン酸化
膜などからなる第2の層間絶縁膜11bが形成され、そ
の上にアルミニウム、銅などからなる厚さ600nm程
度のヒューズ14が形成されている。ヒューズ14と配
線12とは、層間絶縁膜11bに形成されたコンタクト
孔に埋め込まれたタングステンなどからなるプラグ配線
13を介して電気的に接続されている。
【0013】配線12、プラグ配線13及びヒューズ1
4は、前述のようにアルミニウム、銅あるいはタングス
テンなどの半導体技術で用いられる通常の導電材料を使
用することができるが、これらをすべて同じ材料を用い
ることも可能である。層間絶縁膜11bの上にはヒュー
ズ14を被覆するようにシリコン酸化膜などからなる第
3の層間絶縁膜11cが形成されている。層間絶縁膜1
1cの上には配線12などと電気的に接続され、アルミ
ニウムなどからなる電極パッド15がパターン形成され
ている。層間絶縁膜11cの上にはシリコン窒化膜など
からなる絶縁保護膜16が形成されている。電極パッド
15の中心部分は、この絶縁保護膜16から露出するよ
うにエッチング除去されている。このようにして形成さ
れた半導体装置は、テスト結果によりヒューズ切断を行
って組立工程に進み製品として完成される。ヒューズ切
断には半導体レーザなどのレーザ装置17から発せられ
るレーザ光(レーザビーム)が用いられる。レーザ照射
は、層間絶縁膜11c及び絶縁保護膜16を介して行わ
れるが、ヒューズが形成された領域あるいはヒューズ及
びその近傍の絶縁保護膜16の全部及び層間絶縁膜11
cの一部をエッチング除去して絶縁層の厚さを減少させ
てヒューズ窓を形成しヒューズ切断処理を容易にするこ
ともある。
【0014】このエッチング処理は、電極パッド15を
露出させるべく絶縁保護膜16をエッチングする時に合
わせても良い。この実施例で行われるヒューズ切断は、
ヒューズ切断用レーザ出力装置17a及びヒューズを被
覆している絶縁膜の膜厚を測定する膜厚測定装置17b
を備えたヒューズ切断装置を用いて行われる。前記レー
ザ出力装置17aは、前記膜厚測定装置17bによりヒ
ューズ上の絶縁膜の膜厚を測定し、この測定結果に基づ
いて最適レーザ出力をレーザ出力装置17aに内蔵され
た出力設定機構17cにより設定し、この設定された最
適レーザ出力のレーザ光18を出力してヒューズの切断
を行う。
【0015】図4に示すように、ヒューズ切断装置は、
処理室19を有し、処理室19には出力設定機構17c
を備えたレーザ出力装置17a及び膜厚測定装置17b
が設置されている。処理室19にウェーハキャリアが搬
入され、ヒューズ切断を行うテーブルにウェーハ10′
が搭載されてからヒューズ切断装置が操作される。膜厚
測定装置17bから発射された光は、ウェーハ10′の
所定のチップ領域に形成された所定のヒューズ上の絶縁
膜上に照射され、この絶縁膜表面及びヒューズ表面とで
反射された光が膜厚測定装置17bに入り、干渉計で膜
厚が計測される。この計測された情報は出力設定機構1
7cに入力される。この情報に基づいて厚さが決定され
ると、図3に示すように、最適なレーザ出力がこの機構
で設定される。この設定されたレーザ出力によりヒュー
ズが適確に切断される。図3は、ヒューズ上の絶縁膜の
膜厚と最適レーザ出力との関係を示す特性図であり、縦
軸がレーザ出力(μJ)を表し、横軸が絶縁膜の膜厚
(nm)を表している。この実施例ではヒューズ上の層
間絶縁膜の膜厚を測定し、適切なレーザ出力を設定する
ことにより、最適なヒューズ切断が可能になり製品不良
を低減させることができる。
【0016】次に、図5及び図6を参照して第2の実施
例を説明する。図5は、ヒューズ切断を実施する半導体
基板の断面図、図6は、この半導体基板を上からみた絶
縁膜の表示を略した平面図である。半導体基板20上に
はシリコン酸化膜などからなる第1の層間絶縁膜21a
が形成されており、その表面には半導体素子間を接続す
るアルミニウム、銅などの配線22が埋め込み形成され
ている。第1の層間絶縁膜21a及び配線22の上には
シリコン酸化膜などからなる第2の層間絶縁膜21bが
形成され、その上にアルミニウム、銅などからなる厚さ
600nm程度のヒューズ24が形成されている。ヒュ
ーズ24と配線22とは、層間絶縁膜21bに形成され
たコンタクト孔に埋め込まれたタングステンなどからな
るプラグ配線23を介して電気的に接続されている。配
線22、プラグ配線23及びヒューズ24は、前述のよ
うにアルミニウム、銅あるいはタングステンなどの半導
体技術で用いられる通常の導電材料を使用することがで
きるが、これらをすべて同じ材料を用いることも可能で
ある。層間絶縁膜21bの上にはヒューズ24を被覆す
るようにシリコン酸化膜などからなる第3の層間絶縁膜
21cが形成されている。
【0017】層間絶縁膜21cの上には配線22などと
電気的に接続され、アルミニウムなどからなる電極パッ
ド25がパターン形成されている。層間絶縁膜21cの
上にはシリコン窒化膜などからなる絶縁保護膜26が形
成されている。電極パッド25の中心部分は、この絶縁
保護膜26から露出するようにエッチング除去されてい
る。このようにして形成された半導体装置は、テスト結
果によりヒューズ切断を行って組立工程に進み製品とし
て完成される。そして、ヒューズ切断には半導体レーザ
などのレーザ装置27から発せられるレーザ光(レーザ
ビーム)が用いられる。レーザ照射は、層間絶縁膜21
c及び絶縁保護膜26を介して行われるが、ヒューズが
形成された領域あるいはヒューズ及びその近傍の絶縁保
護膜26の全部及び層間絶縁膜21cの一部をエッチン
グ除去して絶縁層の厚さを減少させたヒューズ窓を形成
してヒューズ切断処理を容易にすることもできる。この
エッチング処理は、電極パッド25を露出させるべく絶
縁保護膜26をエッチングする時に合わせても良い。
【0018】この実施例で行われるヒューズ切断は、ヒ
ューズ切断用レーザ出力装置27a及びヒューズを被覆
している絶縁膜の膜厚を測定する膜厚測定装置27bを
備えたヒューズ切断装置を用いて行われる。前記レーザ
出力装置27aは、前記膜厚測定装置27bによりヒュ
ーズ上の絶縁膜の膜厚を測定し、この測定結果に基づい
て最適レーザ出力をレーザ出力装置27aに内蔵された
出力設定機構(図示しない)により設定し、この設定さ
れた最適レーザ出力のレーザ光28を出力してヒューズ
の切断を行う。またこの実施例ではレーザ出力を設定す
るために行われる膜厚測定装置による膜厚測定の位置を
ヒューズの上に置かないで、ヒューズの近傍にモニタ用
膜厚測定部を設け、この部分に配線とは直接電気的に接
続されていないダミーヒューズ29を形成することに特
徴がある。ダミーヒューズ29は、ヒューズ24と同じ
配線層に形成され、しかもヒューズ24に近接してい
る。ヒューズ上の絶縁膜を薄くしてヒューズ窓を形成し
た場合には、このヒューズ窓の内側にダミーヒューズが
形成されるようにする。
【0019】この実施例ではヒューズ上の層間絶縁膜の
膜厚を測定し、適切なレーザ出力を設定することによ
り、最適なヒューズ切断が可能になり製品不良を低減さ
せることができる。しかし、ヒューズの面積が狭く、膜
厚測定装置から発せられる発射光のスポットが十分当た
らないことがある。このような場合にダミーヒューズが
形成されたモニタ用膜厚測定部をヒューズ近傍に設定
し、この部分を測定することにより、設計ルールの縮小
でヒューズ寸法が小さくなったときに有効に対応させる
ことができる。
【0020】次に、図7を参照して第3の実施例を説明
する。図7は、ヒューズ切断が行われるウェーハの平面
図である。ウェーハにチップ状に形成された半導体装置
は、テスト結果によりヒューズ切断を行った後、組立工
程に進み製品として完成される。ヒューズ切断には半導
体レーザなどのレーザ装置からのレーザ光が用いられ
る。レーザ照射は、層間絶縁膜及び絶縁保護膜を介して
行われるが、ヒューズが形成された領域あるいはヒュー
ズ及びその近傍の絶縁保護膜の全部及び層間絶縁膜の一
部をエッチング除去して絶縁層の厚さを減少させてヒュ
ーズ窓を形成しヒューズ切断処理を容易にすることもあ
る。このヒューズ切断は、ヒューズ切断用レーザ出力装
置及びヒューズを被覆している絶縁膜の膜厚を測定する
膜厚測定装置を備えたヒューズ切断装置を用いて行われ
る。前記レーザ出力装置は、前記膜厚測定装置によりヒ
ューズ上の絶縁膜の膜厚を測定し、この測定結果に基づ
いて最適レーザ出力をレーザ出力装置に内蔵された出力
設定機構により設定し、この設定された最適レーザ出力
のレーザ光を出力してヒューズの切断を行う。
【0021】この実施例では、ウェーハのヒューズ中の
所定のヒューズ上の絶縁膜の膜厚を測定し、この測定結
果の平均値に基づいて最適レーザ出力を設定し、この設
定された最適レーザ出力をヒューズ切断時に出力するこ
とを特徴としている。このウェーハ30は、複数のチッ
プ領域31に分けられているが、膜厚測定されるヒュー
ズ32は、選択された5つチップ領域31の所定の位置
のヒューズが選ばれる。そして、その測定値の平均値を
もって最適な出力を設定している。全部のヒューズ上の
絶縁膜の膜厚を測定し、この結果に基づく情報によりヒ
ューズ切断を行うのが確実であるが、処理時間が長くな
るので、代表する箇所のみ測定し、その他の箇所のヒュ
ーズは、この情報で切断する。処理時間が短くなるとい
う効果がある。本発明は、膜厚測定されるヒューズの数
がこの実施例のように5つに限らない。
【0022】次に、図8を参照して第4の実施例を説明
する。図8は、ヒューズ切断が行われるウェーハの平面
図である。ウェーハにチップ状に形成された半導体装置
は、テスト結果によりヒューズ切断を行った後、組立工
程に進み製品として完成される。ヒューズ切断には半導
体レーザなどのレーザ装置からのレーザ光が用いられ
る。レーザ照射は、層間絶縁膜及び絶縁保護膜を介して
行われるが、ヒューズが形成された領域あるいはヒュー
ズ及びその近傍の絶縁保護膜の全部及び層間絶縁膜の一
部をエッチング除去して絶縁層の厚さを減少させてヒュ
ーズ窓を形成しヒューズ切断処理を容易にすることもあ
る。このヒューズ切断処理は、第3の実施例と同じ様に
行われる。このウェーハ40は、複数のチップ領域41
に分けられているが、膜厚測定されるヒューズ42は、
各チップ領域41の所定位置の3つのヒューズが選ばれ
る。そして、その測定値の平均値をもって最適な出力を
設定している。全部のヒューズ上の絶縁膜の膜厚を測定
し、この結果に基づく情報によりヒューズ切断を行うの
が確実であるが、処理時間が長くなるので、代表する箇
所のみ測定し、その他の箇所のヒューズは、この情報で
切断する。処理時間が短くなるという効果がある。
【0023】次に、図9を参照して第5の実施例を説明
する。図9は、ヒューズ切断処理が行われるウェーハの
ヒューズエリアの平面図である。ウェーハにチップ状に
形成された半導体装置は、テスト結果によりヒューズ切
断を行った後、組立工程に進み製品として完成される。
ヒューズ切断には半導体レーザなどのレーザ装置から発
光されるレーザ光が用いられる。レーザ照射は、層間絶
縁膜及び絶縁保護膜を介して行われるが、ヒューズが形
成された領域あるいはヒューズ及びその近傍の絶縁保護
膜の全部及び層間絶縁膜の一部をエッチング除去して絶
縁層の厚さを減少させてヒューズ窓を形成しヒューズ切
断処理を容易にすることもある。このヒューズ切断処理
は、前述の実施例と同じ様に行われる。このウェーハ5
0は、チップ領域内にヒューズエリア51が形成されて
いる。この実施例ではヒューズエリア51内のヒューズ
が膜厚測定を行うヒューズ53と膜厚測定を行わないヒ
ューズ52から構成されている。膜厚測定されるヒュー
ズ53は、膜厚測定を行わないヒューズ52より幅広に
形成されている。そして、その測定値をもって最適な出
力を設定している。
【0024】全部のヒューズ上の絶縁膜の膜厚を測定
し、この結果に基づく情報によりヒューズ切断を行うの
が確実であるが、処理時間が長くなるので、代表する箇
所のみ測定し、その他の箇所のヒューズは、この情報で
切断する。処理時間が短くなるという効果がある。ま
た、半導体装置の縮小化に伴ってヒューズ寸法が小さく
なっても膜厚測定するヒューズのみ測定可能なサイズに
して置けば、設計ルールの縮小でヒューズ寸法が小さく
なったときに有効に対応できる。次に、図10及び図1
1を参照して第6の実施例を説明する。図10は、半導
体装置を製造するウェーハ処理工程から組立工程、出荷
までのフロー図、図11は、ヒューズ切断処理を行う半
導体装置の製造工程断面図である。第1乃至第5の実施
例では、ヒューズエリアには、層間絶縁膜だけでなくそ
の上に絶縁保護膜が形成されているが、この実施例では
絶縁保護膜を除去し、層間絶縁膜を薄くしたヒューズ窓
を形成している。図10に示すように、まず、インゴッ
トから切り出したシリコン半導体などからなるウェーハ
に半導体素子を形成し、配線及びヒューズを形成し、絶
縁保護膜によりウェーハを構成する半導体基板を被覆保
護する()。次に、ヒューズを含む領域にヒューズ切
断を容易に行えるヒューズ窓を形成する()。
【0025】図11(a)は、ウェーハ処理された半導
体基板の断面図である。シリコンなどの半導体基板60
には半導体素子が形成されている。半導体基板60上に
はシリコン酸化膜などからなる第1の層間絶縁膜61a
が形成されており、その表面には半導体素子間を接続す
るアルミニウム、銅などの配線62が埋め込み形成され
ている。第1の層間絶縁膜61a及び配線62の上には
シリコン酸化膜などからなる第2の層間絶縁膜61bが
形成され、その上にアルミニウム、銅などからなる厚さ
600nm程度のヒューズ64が形成されている。ヒュ
ーズ64と配線62とは、層間絶縁膜61bに形成され
たコンタクト孔に埋め込まれたタングステンなどからな
るプラグ配線63を介して電気的に接続されている。層
間絶縁膜61bの上にはヒューズ64を被覆するように
シリコン酸化膜などからなる第3の層間絶縁膜61cが
形成されている。層間絶縁膜61cの上には配線62な
どと電気的に接続されアルミニウムなどからなる電極パ
ッド65がパターン形成されている。層間絶縁膜61c
の上には電極パッド65を被覆するようにシリコン窒化
膜などからなる絶縁保護膜66が形成されている。
【0026】次に、通常の半導体技術によるエッチング
により絶縁保護膜66及び層間絶縁膜61cをパターニ
ングして電極パッド65を部分的に露出させる開口部6
7を形成すると同時に、ヒューズ64を含む領域にエッ
チング窓68を形成する。次に、このように処理された
ウェーハは、テストされる()。テストによりヒュー
ズ切断を行うものは実施される()。次に、必要によ
り再テストを行われた後()、ウェーハはチップに分
割され、組立工程によりチップがパッケージングされる
()。その後、製品テストが行われてから出荷される
()。この実施例で行われるヒューズ切断は、例え
ば、図4に示すヒューズ切断用レーザ出力装置17a及
びヒューズを被覆している絶縁膜の膜厚を測定する膜厚
測定装置17bを備えたヒューズ切断装置を用いて行わ
れる。前記レーザ出力装置17aは、前記膜厚測定装置
17bによりヒューズ上の絶縁膜の膜厚を測定し、この
測定結果に基づいて最適レーザ出力をレーザ出力装置1
7aに内蔵された出力設定機構17cにより設定し、こ
の設定された最適レーザ出力のレーザ光18を出力して
ヒューズの切断を行う。
【0027】この実施例ではヒューズ窓内のヒューズ上
の層間絶縁膜の膜厚を測定し、適切なレーザ出力を設定
することにより、最適に且つ容易にヒューズ切断するこ
とが可能になり製品不良を低減させることができる。図
12は、例えば、DRAMなどのスペアローデコーダに
接続されるローヒューズセレクタにヒューズを用いた例
を示しており、図は、その配線図である。この半導体メ
モリは、各半導体チップによりランダムに発生する欠陥
箇所に対応するアドレスをスペア部分に割り付ける1種
のプログラミングの手段である。この手段には、チップ
面積の増加が小さく、加工上のマージンが大きいレーザ
によるヒューズ切断が多く用いられている。半導体装置
におけるヒューズは、このようなところに用いることが
多い。ローデコーダ群にスペアローデコダを加え、アド
レス入力とスペアローデコーダとの間にローヒューズセ
レクタを挿入し、そこに接続されたヒューズ群の内の適
宜のヒューズを切断してスペアローデコーダを前記ロー
デコーダ群の故障しているローデコーダと代える。ヒュ
ーズを用いるスペアデコーダはカラムデコーダにも適用
することが出来る。
【0028】ヒューズは、この他に、DRAMのオート
リフレッシュタイマーのスイッチとして用いることがで
きる。また、ヒューズは、スイッチのように1つのヒュ
ーズエリアに1つ配置されるものやメモリのように複数
個並べる場合がある。
【0029】
【発明の効果】以上のように、本発明によれば、ヒュー
ズ上の絶縁膜の膜厚を測定し、最適レーザ出力を設定す
ることにより、適切なヒューズ切断が可能になり、切断
不良を低減させることができる。また、ヒューズ切断箇
所を限定することにより、処理時間を短縮させることが
できるので生産性が向上する。また、膜厚測定を測定し
易い箇所で行うので測定処理が正確にできると共に半導
体装置の縮小化に十分対応することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のヒューズ切断方法を説
明する半導体基板及びヒューズ切断装置の断面図。
【図2】図1の半導体基板の平面図。
【図3】ヒューズ上の絶縁膜の膜厚と最適レーザ出力と
の関係を示す特性図。
【図4】本発明のレーザ切断装置の概略図。
【図5】本発明の第2の実施例のヒューズ切断方法を説
明する半導体基板及びヒューズ切断装置の断面図。
【図6】図5の半導体基板の平面図。
【図7】本発明の第3の実施例のヒューズ切断が行われ
るウェーハの平面図。
【図8】本発明の第4の実施例のヒューズ切断が行われ
るウェーハの平面図。
【図9】本発明の第5の実施例のヒューズ切断処理が行
われるウェーハのヒューズエリアの平面図。
【図10】本発明の第6の実施例の半導体装置を製造す
るウェーハ処理工程から組立工程、出荷までのフロー
図。
【図11】本発明の第6の実施例のウェーハ処理された
半導体基板の断面図。
【図12】DRAMなどのスペアローデコーダに接続さ
れるローヒューズセレクタにヒューズを用いた配線図。
【図13】従来の半導体装置のヒューズ切断方法を説明
する半導体基板及びヒューズ切断半導体装置の断面図。
【図14】従来の半導体装置のヒューズ切断結果を説明
する半導体基板の断面図。
【符号の説明】
10、20、60、100・・・半導体基板、10′、
30、40、50・・・ウェーハ、11a、11b、1
1c、21a、21b、21c、61a、61b、61
c、101a、101b、101c・・・層間絶縁膜、
12、22、62、102・・・配線、13、23、6
3、103・・・プラグ配線、14、24、32、4
2、52、53、64、104・・・ヒューズ、15、
25、65、105・・・電極パッド、16、26、6
6、106・・・絶縁保護膜、17、27・・・レーザ
装置、 17a、27a・・・レーザ出力装置、17
b、27b・・・膜厚測定装置、 17c・・・出力
設定機構、18、28、108・・・レーザ光、 1
9・・・処理室、29・・・ダミーヒューズ、 3
1、41・・・チップ領域、51・・・ヒューズエリ
ア、 67・・・電極パッドの開口部、68・・・ヒ
ューズ窓。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/108 H01L 27/10 681Z 21/8242 // B23K 101:40 Fターム(参考) 4E068 AE00 CA02 CC00 DA10 4M106 AA01 AD13 BA05 CA48 DH03 DH12 DH32 5F038 DF05 DT15 DT18 EZ01 EZ20 5F064 BB14 FF02 FF27 FF30 FF32 FF33 FF42 5F083 GA30 JA36 JA37 JA39 MA06 MA16 ZA10

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に配線に接続された少なく
    とも1つのヒューズを形成する工程と、 前記ヒューズを切断するためのレーザ出力装置及び前記
    ヒューズを被覆している絶縁膜の膜厚を測定するための
    膜厚測定装置を備えたヒューズ切断装置を用いて前記ヒ
    ューズを切断する工程とを具備したことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記レーザ出力装置は、前記膜厚測定装
    置により前記絶縁膜の膜厚を測定し、この測定結果に基
    づいて最適レーザ出力を設定し、この設定された最適レ
    ーザ出力をヒューズ切断時に出力することを特徴とする
    請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記レーザ出力装置は、前記膜厚測定装
    置により前記ヒューズ中の所定のヒューズ上の絶縁膜の
    膜厚を測定し、この測定結果に基づいて最適レーザ出力
    を設定し、この設定された最適レーザ出力をヒューズ切
    断時に出力することを特徴とする請求項1に記載の半導
    体装置の製造方法。
  4. 【請求項4】 前記レーザ出力装置は、前記膜厚測定装
    置により前記ヒューズのそれぞれの上に被覆された絶縁
    膜の膜厚を測定し、これら測定値の平均値を最適レーザ
    出力として設定し、この設定された最適レーザ出力をヒ
    ューズ切断時に出力することを特徴とする請求項1に記
    載の半導体装置の製造方法。
  5. 【請求項5】 前記ヒューズの近傍にこれと同じ配線層
    にモニタ用膜厚測定部を形成する工程をさらに有し、前
    記レーザ出力装置は、前記膜厚測定装置によりこのモニ
    タ用膜厚測定部上の前記絶縁膜の膜厚を測定し、この測
    定結果に基づいて最適レーザ出力を設定し、この設定さ
    れた最適レーザ出力をヒューズ切断時に出力することを
    特徴とする請求項1に記載の半導体装置の製造方法。
  6. 【請求項6】 前記ヒューズの近傍にモニタ用膜厚測定
    部を複数設定し、前記レーザ出力装置は、且つ前記膜厚
    測定装置により前記モニタ用膜厚測定部上の前記絶縁膜
    の膜厚を測定し、これらの測定値の平均値を最適レーザ
    出力として設定し、この設定された最適レーザ出力をヒ
    ューズ切断時に出力することを特徴とする請求項1に記
    載の半導体装置の製造方法。
  7. 【請求項7】 半導体基板上に形成されたヒューズを切
    断するためのレーザ出力装置と、 前記ヒューズを被覆している絶縁膜の膜厚を測定するた
    めの膜厚測定装置とを具備したことを特徴とする半導体
    製造装置。
  8. 【請求項8】 前記レーザ出力装置は、前記膜厚測定装
    置により前記絶縁膜の膜厚を測定し、この測定結果に基
    づいて最適レーザ出力を設定し、この設定された最適レ
    ーザ出力をヒューズ切断時に出力することを特徴とする
    請求項7に記載の半導体製造装置。
  9. 【請求項9】 前記レーザ出力装置は、前記膜厚測定装
    置により前記ヒューズ中の所定のヒューズ上の絶縁膜の
    膜厚を測定し、この測定結果に基づいて最適レーザ出力
    を設定し、この設定された最適レーザ出力をヒューズ切
    断時に出力することを特徴とする請求項7に記載の半導
    体製造装置。
  10. 【請求項10】 前記レーザ出力装置は、前記膜厚測定
    装置により前記ヒューズのそれぞれの上に被覆された絶
    縁膜の膜厚を測定し、これら測定値の平均値を最適レー
    ザ出力として設定し、この設定された最適レーザ出力を
    ヒューズ切断時に出力することを特徴とする請求項7に
    記載の半導体製造装置。
  11. 【請求項11】 前記レーザ出力装置は、前記膜厚測定
    装置により前記ヒューズ近傍に形成されたモニタ用膜厚
    測定部上の絶縁膜の膜厚を測定し、この測定結果に基づ
    いて最適レーザ出力を設定し、この設定された最適レー
    ザ出力をヒューズ切断時に出力することを特徴とする請
    求項7に記載の半導体製造装置。
  12. 【請求項12】 前記レーザ出力装置は、前記ヒューズ
    の近傍に形成された複数のモニタ用膜厚測定部上の絶縁
    膜の膜厚を測定し、これらの測定値の平均値を最適レー
    ザ出力として設定し、この設定された最適レーザ出力を
    ヒューズ切断時に出力することを特徴とする請求項7に
    記載の半導体製造装置。
  13. 【請求項13】 半導体素子が形成された半導体ウェー
    ハに配線に接続された少なくとも1つのヒューズを形成
    し、その後絶縁保護膜を形成する工程と、 前記半導体ウェーハをテストする工程と、 前記テストの結果に基づいて、前記ヒューズの内の所定
    のヒューズを請求項7乃至請求項12のいずれかに記載
    された半導体製造装置によりヒューズ切断をする工程と
    を具備したことを特徴とする半導体装置の製造方法。
  14. 【請求項14】 半導体素子が形成された半導体基板
    と、 前記半導体基板上に形成された配線と、 前記配線に接続されたヒューズと、 前記ヒューズと同じ配線層に形成され、このヒューズ近
    傍に形成された前記配線とは電気的に接続されていない
    少なくとも1つのダミーヒューズと、 前記ダミーヒューズを被覆するように形成された絶縁膜
    とを具備し、 前記ダミーヒューズ上の前記絶縁膜は、前記ヒューズが
    ヒューズ切断される時に膜厚が測定されることを特徴と
    する半導体装置。
  15. 【請求項15】 半導体素子が形成された半導体基板
    と、 前記半導体基板上に形成された配線と、 前記配線に接続されたヒューズと、 前記ヒューズを被覆するように形成された絶縁膜とを具
    備し、 前記ヒューズの内少なくとも1つは幅広であり、この幅
    広のヒューズ上の前記絶縁膜は、前記ヒューズがヒュー
    ズ切断される時に膜厚が測定されることを特徴とする半
    導体装置。
JP2000066198A 2000-03-10 2000-03-10 半導体装置の製造方法、半導体製造装置及び半導体装置 Pending JP2001257264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000066198A JP2001257264A (ja) 2000-03-10 2000-03-10 半導体装置の製造方法、半導体製造装置及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000066198A JP2001257264A (ja) 2000-03-10 2000-03-10 半導体装置の製造方法、半導体製造装置及び半導体装置

Publications (1)

Publication Number Publication Date
JP2001257264A true JP2001257264A (ja) 2001-09-21

Family

ID=18585595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000066198A Pending JP2001257264A (ja) 2000-03-10 2000-03-10 半導体装置の製造方法、半導体製造装置及び半導体装置

Country Status (1)

Country Link
JP (1) JP2001257264A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189096A (ja) * 2006-01-13 2007-07-26 Denso Corp 半導体装置及びその検査方法
US7763887B2 (en) 2006-09-04 2010-07-27 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2018148091A (ja) * 2017-03-07 2018-09-20 エイブリック株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189096A (ja) * 2006-01-13 2007-07-26 Denso Corp 半導体装置及びその検査方法
JP4661601B2 (ja) * 2006-01-13 2011-03-30 株式会社デンソー 半導体装置及びその検査方法
US7763887B2 (en) 2006-09-04 2010-07-27 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US8071469B2 (en) 2006-09-04 2011-12-06 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2018148091A (ja) * 2017-03-07 2018-09-20 エイブリック株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR100972917B1 (ko) 반도체 소자 및 그 형성방법
JPH07123101B2 (ja) 半導体装置
KR100745910B1 (ko) 반도체 소자의 퓨즈 형성방법
JP2003086687A (ja) 半導体装置
KR101129772B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
US20060267136A1 (en) Integrated circuit (ic) with on-chip programmable fuses
JP3324219B2 (ja) 集積回路の製造方法
US20060237818A1 (en) Fuse structure of semiconductor device and method for fabricating same
JP2001257264A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
KR101037452B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR950001753B1 (ko) 반도체장치 및 그 제조방법
KR101177483B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101024715B1 (ko) 반도체 소자의 형성 방법
KR100853460B1 (ko) 반도체 장치 제조방법
KR20060011634A (ko) 효율적으로 결함셀을 리페어할 수 있는 반도체 메모리장치 및 그 제조방법
KR20100002673A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
JPH1126589A (ja) 半導体装置の製造方法
JPH08274178A (ja) 半導体装置の製造方法
KR101102048B1 (ko) 반도체 소자의 퓨즈 및 그 제조 방법
KR100909755B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
KR100339609B1 (ko) 반도체 소자의 퓨즈 박스
KR100792442B1 (ko) 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법
JPH05166935A (ja) 半導体装置およびその製造方法
KR20110076242A (ko) 반도체 소자 및 그 제조 방법
KR20090070096A (ko) 반도체 소자의 제조방법