JP2007189096A - 半導体装置及びその検査方法 - Google Patents

半導体装置及びその検査方法 Download PDF

Info

Publication number
JP2007189096A
JP2007189096A JP2006006467A JP2006006467A JP2007189096A JP 2007189096 A JP2007189096 A JP 2007189096A JP 2006006467 A JP2006006467 A JP 2006006467A JP 2006006467 A JP2006006467 A JP 2006006467A JP 2007189096 A JP2007189096 A JP 2007189096A
Authority
JP
Japan
Prior art keywords
region
isolation
isolation trench
semiconductor device
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006006467A
Other languages
English (en)
Other versions
JP4661601B2 (ja
Inventor
Takao Kuroda
黒田  隆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006006467A priority Critical patent/JP4661601B2/ja
Publication of JP2007189096A publication Critical patent/JP2007189096A/ja
Application granted granted Critical
Publication of JP4661601B2 publication Critical patent/JP4661601B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】複数の絶縁分離トレンチの一部に欠陥がある場合でも検出が可能な半導体装置及びその検査方法を提供する。
【解決手段】基板110に形成された複数の絶縁分離トレンチ120(121〜124)により、素子領域130が多重に囲繞された半導体装置100であって、基板110は、隣接する絶縁分離トレンチ間に構成されるトレンチ間領域140を少なくとも1つ有しており、素子領域130、トレンチ間領域140(141〜143)、フィールド領域150の各領域は、絶縁分離トレンチ120の欠陥検査前の状態で、間に絶縁分離トレンチ120を2つ挟む位置関係にある領域同士が同一の電極パッドに電気的に接続されるように、各領域が2つの電極パッド160,161のいずれか一方に電気的に接続されており、絶縁分離トレンチ120の欠陥検査後の状態で、各領域がそれぞれ電気的に分離されている。
【選択図】図1

Description

本発明は、基板に形成された絶縁分離トレンチにより、素子領域が囲繞された半導体装置及びその検査方法に関するものである。
従来、基板に形成された絶縁分離トレンチにより、素子領域が囲繞された半導体装置において、絶縁分離トレンチの欠陥を検査する方法が知られている(特許文献1参照)。
特許文献1においては、支持基板上に絶縁層を介して配置された半導体層に対し、その表面から絶縁層まで達する絶縁分離トレンチ(絶縁分離領域)を、素子領域を囲繞するかたちで形成し、素子領域とフィールド領域を絶縁分離している。そして、素子領域とフィールド領域との間に所定電圧を印加し、素子領域とフィールド領域間に流れるリーク電流を検出するようにしている。すなわち、リーク電流の有無をもって、絶縁分離トレンチの欠陥を検出(絶縁耐圧を検査)するようにしている。
特開平8−83830号公報
ところで、半導体装置において、高耐圧を実現するために、素子領域を複数の絶縁分離トレンチで取り囲むことがある。このように素子領域を多重に取り囲むように複数の絶縁分離トレンチを設けた構成において、特許文献1に示す検査方法を採用しても、全ての絶縁分離トレンチに欠陥がない限りは素子領域とフィールド領域間にリーク電流が流れない。すなわち、複数の絶縁分離トレンチの一部に欠陥があったとしても検出することができない。
本発明は上記問題点に鑑み、複数の絶縁分離トレンチの一部に欠陥がある場合でも検出が可能な半導体装置及びその検査方法を提供することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、基板に形成された絶縁分離トレンチにより、素子領域が囲繞された半導体装置であって、絶縁分離トレンチは、素子領域を多重に取り囲むように複数形成され、基板は、隣接する絶縁分離トレンチ間に構成される領域を少なくとも1つ有しており、素子領域、絶縁分離トレンチ間の領域、絶縁分離トレンチの外側領域の各領域は、絶縁分離トレンチの欠陥検査前の状態で、間に絶縁分離トレンチを2つ挟む位置関係にある領域同士が同一の電極に電気的に接続され、各領域が前記電極を含む2つの電極のいずれか一方に配線を介して電気的に接続されており、絶縁分離トレンチの欠陥検査後の状態で、各領域がそれぞれ電気的に分離されていることを特徴とする。
このように本発明によれば、絶縁分離トレンチの欠陥検査前の状態で、素子領域から外側領域までの各領域が2つの電極のいずれか一方に電気的に接続されており、1つの絶縁分離トレンチを間に挟んで隣接する2つの領域が互いに異なる一方の電極に電気的に接続されるとともに、各領域が1つおきに電気的に接続されている。従って、2つの電極に所定電圧を印加することで、1つの絶縁分離トレンチを間に挟んで隣接する2つの領域間に流れるリーク電流を検出することができる。すなわち、複数の絶縁分離トレンチの一部に欠陥がある場合でも欠陥を検出することができる。尚、欠陥検査後の状態で、各領域はそれぞれ電気的に分離されているので、素子が所望の機能を果たし、複数の絶縁分離トレンチによって高耐圧を実現することができる。
また、隣接する絶縁分離トレンチ間に構成される領域の個数(すなわち絶縁分離トレンチの個数)によらず、2つの電極に所定電圧を印加することで、複数の絶縁分離トレンチの一部に欠陥がある場合でも欠陥を検出するようにしている。すなわち、欠陥検査用の電極数を必要最小限の個数としている。従って、半導体装置の体格を小型化することができる。
請求項2に記載のように、基板は、絶縁層を介して支持基板上に配置された半導体層であり、絶縁分離トレンチは、絶縁層に接続される態様で延設された構成を採用することができる。
請求項3に記載のように、電極と接続される配線の少なくとも1つには、絶縁分離トレンチの欠陥検査前の状態で、配線の他の領域よりも切断されやすい態様の分離領域が設けられ、絶縁分離トレンチの欠陥検査後の状態で、配線は分離領域にて分離された構成とすることが好ましい。
このように、配線の一部に、他の領域よりも切断分離されやすい分離領域を設けているので、欠陥検査後に分離領域を切断分離(例えばレーザ光により)して、容易に各領域を電気的に独立した状態とすることができる。尚、分離領域として、例えば請求項4に記載のように、配線間に薄膜抵抗が接続されてなる領域を採用しても良い。薄膜抵抗であれば、例えばレーザ光によって容易に切断することができる。
尚、請求項5に記載のように、絶縁分離トレンチの外側領域が、絶縁分離トレンチの欠陥検査後においても、電極と電気的に接続された構成としても良い。例えば外側領域を所定電位に固定するための電極を、2つの電極の一方として採用することもできる。
請求項6〜10に記載の半導体装置の検査方法は、その作用効果がそれぞれ請求項1〜5に記載の半導体装置の作用効果と同様であるので、その記載を省略する。
以下、本発明の実施形態を図に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の平面レイアウトの要部が模式的に示された図である。図2は、半導体装置の要部の断面構造が模式的に示された図である。
図1に示されるように、半導体装置100は、基板110に形成された絶縁分離トレンチ120により、素子領域130が囲繞された構成の半導体装置である。
本実施形態においては、基板110として、内部に絶縁膜を埋め込んだSOI(Silicon On Insulator)基板のうち、シリコン酸化膜からなる絶縁層111を介して、単結晶シリコンからなる支持基板112上に配置された、単結晶シリコンに不純物を添加してなる半導体層110を採用している。
半導体層110には、絶縁分離トレンチ120が素子領域130を多重に取り囲むように複数形成されている。本実施形態においては、絶縁分離トレンチ120として、4個の絶縁分離トレンチ121〜124が形成されている。それぞれの絶縁分離トレンチ120(121〜124)は、絶縁層111に接続される態様で延設されており、最内周側の絶縁分離トレンチ121と絶縁層111により取り囲まれた領域が、素子領域130とされている。
尚、符号140は、隣接する絶縁分離トレンチ120と絶縁層111により取り囲まれたトレンチ間領域であり、符号141は上述の絶縁分離トレンチ121及び隣接する絶縁分離トレンチ122との間の第1トレンチ間領域、符号142は絶縁分離トレンチ122及び絶縁分離トレンチ123との間の第2トレンチ間領域、符号143は絶縁分離トレンチ123及び絶縁分離トレンチ124との間の第3トレンチ間領域である。
素子領域130は、上述したように、絶縁分離トレンチ120及び絶縁層111によって、絶縁分離トレンチ120の外周側の周囲領域であるフィールド領域150とは電気的に区画され、トランジスタやダイオード等の素子が形成されている。本実施形態においては、素子の一例として、図2にnpnトランジスタを示している。尚、符号130aはn領域のコレクタ、符号130bはp領域のベース、符号130cはn領域のエミッタである。また、フィールド領域が、特許請求の範囲に示す絶縁分離トレンチ120の外側領域に相当する。
また、上記構成において、絶縁分離トレンチ120の欠陥有無を検査(すなわち耐圧を保証)するために、フィールド領域150上(図示されない層間絶縁膜上)に、検査用の所定電圧が印加される2つの電極パッド160,161が形成されている。この電極パッド160,161が、特許請求の範囲に示す電極に相当する。そして、絶縁分離トレンチ120の欠陥検査前の状態で、素子領域130、トレンチ間領域140(141〜143)、及びフィールド領域150は、2つの電極パッド160,161のいずれか一方に電気的に接続されており、上記各領域130,140,150のうち、1つの絶縁分離トレンチ120を間に挟んで隣接する2つの領域が互いに異なる一方の電極パッド160(161)に電気的に接続されるとともに、各領域が1つおきに電気的に接続されている。
具体的には、第1電極パッド160に対して、間に絶縁分離トレンチ120を2つ挟む位置関係にある、素子領域130、第2トレンチ間領域142、及びフィールド領域150が、それぞれ図示されない層間絶縁膜上に形成された配線170,171,172を介して電気的に接続されている。また、第2電極パッド161に対して、間に絶縁分離トレンチ120を2つ挟む位置関係にある、第1トレンチ間領域141及び第3トレンチ間領域143が、それぞれ図示されない層間絶縁膜上に形成された配線173,174を介して電気的に接続されている。すなわち、素子領域130、第2トレンチ間領域142、及びフィールド領域150が同電位となり、第1トレンチ間領域141及び第3トレンチ間領域143が同電位となる。また、本実施形態においては、フィールド領域150を所定電位に固定するための電極パッドを第1電極パッド160として併用している。従って、検査用の電極としては、第2電極パッド161が追加されている。
尚、図1,2に示すように、各トレンチ間領域141〜143には、対応する配線171,173,174とオーミックコンタクトをとるためのnコンタクト領域141a〜143aが形成されている。また、フィールド領域150にも、配線172とオーミックコンタクトをとるためのnコンタクト領域150aが形成されている。素子領域130においては、上述したように、コレクタ130aが配線170とオーミックコンタクトをとるためにn高濃度領域として形成されている。
また、配線170〜174には、絶縁分離トレンチの欠陥検査前の状態で、配線170〜174の他の領域よりも切断されやすい態様の分離領域180がそれぞれ形成されている。具体的には、分離領域180として、配線間に薄膜抵抗181〜185が接続された領域を採用している。本実施形態に係る配線170〜174は、Al系材料(例えばAlSiCu)を構成材料とし、数100μmの厚さをもって形成されている。これに対し、薄膜抵抗181〜185は、CrSiを構成材料とし、10〜20μm程度の厚さをもって形成されている。従って、欠陥検査後に、当該分離領域180(薄膜抵抗181〜185)を容易に切断し、各領域130,140,150を電気的に分離することができる。尚、薄膜抵抗181は配線170に、薄膜抵抗182は配線171に、薄膜抵抗183は配線172に、薄膜抵抗184は配線173に、薄膜抵抗185は配線174にそれぞれ形成されている。
このような構成の半導体装置100において、絶縁分離トレンチ120の欠陥有無を検査する場合、電極パッド160,161の間に、直流電圧源190から保証耐圧に応じたレベルの検査用電圧を印加する。尚、極性は図2に示した状態と逆でも良い。そして、これに伴って電極パッド160,161間にリーク電流が流れるか否かを電流計191により検出する。本実施形態においては、上述したように、素子領域130、トレンチ間領域140(141〜143)、及びフィールド領域150のうち、1つの絶縁分離トレンチ120(121〜124)を間に挟んで隣接する2つの領域が互いに異なる一方の電極パッド160(161)に電気的に接続されるとともに、各領域が1つおきに電気的に接続されている。従って、複数の絶縁分離トレンチ120(121〜124)の一部に欠陥がある場合でも、電極パッド160,161間にリーク電流が流れることとなるので、絶縁分離トレンチ120に欠陥があることを検出することができる。すなわち、1個でも絶縁分離トレンチ120に欠陥があれば、検出することができる。従って、全てに欠陥がある場合も検出することができる。
そして、欠陥検査後、絶縁分離トレンチ120に欠陥の存在しなかったものについては、上述の分離領域180が切断される。本実施形態においては、各薄膜抵抗181〜185が半導体層110の平面方向において、1箇所に集積化されており、例えばYAGレーザ(波長1047nm)から出力されたレーザ光により、一括して切断することができる。従って、欠陥検査完了後の状態では、素子領域130、トレンチ領域140(141〜143)、及びフィールド領域150は、それぞれ電気的に独立した状態となる。尚、第1の電極160は、フィールド領域150を所定電位に固定するための電極パッドであるので、配線172に接続された薄膜抵抗183を切断しても、フィールド領域150と第1の電極160は電気的に接続された状態が確保される。
このように本実施形態に係る半導体装置100及びその検査方法によれば、複数の絶縁分離トレンチ120の一部に欠陥がある場合でも欠陥を検出することができるので、一部の絶縁トレンチ120に欠陥があり、それにより耐圧の低い製品を除外することが可能となる。すなわち、耐圧を保証することができる。尚、欠陥検査後に、素子領域130、トレンチ領域140(141〜143)、及びフィールド領域150を、それぞれ電気的に独立した状態とするので、素子が所望の機能を果たし、複数の絶縁分離トレンチ120によって高耐圧を実現することができる。
尚、素子領域130、トレンチ領域141〜143、及びフィールド領域150の5つの領域ごとに電極パッドを形成すれば、1つの絶縁分離トレンチ120を間に挟んで隣接する2つの領域に対応する電極パッド間に検査用電圧を印加することにより、複数の絶縁分離トレンチ120の一部に欠陥がある場合でも欠陥を検出することが可能である。しかしながら、このような構成とすると、検査用の電極パッドの数が領域の個数分必要となり、半導体装置100の体格を小型化するのが困難となる。これに対し、本実施形態においては、トレンチ間領域140の個数によらず、2つの電極パッド160,161に所定電圧を印加することで、複数の絶縁分離トレンチ120(121〜124)の一部に欠陥がある場合でも欠陥を検出するようにしている。すなわち、欠陥検査用の電極パッド数を必要最小限の個数としている。従って、半導体装置100の体格を小型化することができる。本実施形態においては、フィールド領域150を所定電位に固定するための電極パッドを検査用の電極パッド160としているので、半導体装置100の体格をより小型化することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、半導体装置100が絶縁分離トレンチ120として、4個の絶縁分離トレンチ121〜124を有する例を示した。しかしながら、絶縁分離トレンチ120の個数は上記例に限定されるものではない。2個以上であれば良い。
本実施形態においては、基板110として、SOI基板の半導体層を採用し、絶縁分離トレンチ120が絶縁層111に達するように形成されることで、素子領域130がフィールド領域150と電気的に区画される例を示した。しかしながら、基板110は上記例に限定されるものではない。それ以外にも、絶縁分離トレンチ120を形成することによって、素子領域130をフィールド領域150と電気的に区画することのできる態様であれば採用することができる。
本実施形態においては、フィールド領域150を所定電位に固定するための電極パッドを、検査用の一方の電極パッド160とする例を示した。しかしながら、第1の電極パッド160として検査用の電極パッドを別途形成しても良い。また、絶縁分離トレンチ120(トレンチ間領域140)の個数にもよるが、例えばコレクタ130a用の電極パッド(図示略)とフィールド領域150用の電極パッド160を、2つの検査用の電極パッド160,161とすることもできる。この場合、体格をより小型化することができる。尚、上記のように、欠陥検査以外にも使用する電極パッドの場合、欠陥検査後においても、使用目的に応じた領域との接続状態が確保されるように、分離領域180を形成する必要がある。
本実施形態においては、配線170〜174に薄膜抵抗181〜185が接続された領域を分離領域180とし、当該領域180をレーザ光によって分離する例を示した。しかしながら、分離領域180の構成は上記例に限定されるものではない。図3に示すように、例えば配線170に所謂ボウタイ構造(bow tie)構造を構成し、他の部位よりも幅の細い或いは厚さの薄い領域を分離領域180としても良い。尚、分離領域180を有さない配線170〜174を切断分離しても良い。しかしながら、一般的に配線はその厚さが数100μmあり、例えば切断時に生じる切屑によって電気的な信頼性が低下する恐れがある。従って、上述のように、分離領域180を形成して、分離領域180にて分離する構成のほうが好ましい。また、分離方法もレーザ光に限定されるものではなく、それ以外の公知の方法を採用することができる。尚、図3は分離領域180の変形例を示す平面図である。
本実施形態においては、図1,2に示すように、各配線170〜174に、それぞれ分離領域180として薄膜抵抗181〜185が形成された例を示した。しかしながら、欠陥検査終了後に、各領域130,141〜143,150が電気的に独立した状態となり、且つ、第1の電極パッド160にフィールド領域150が接続されていれば良い。従って、薄膜抵抗181〜183のうち、任意の2個が形成され、薄膜抵抗184,185のうち、いずれか一方が形成された構成であれば、本実施形態に示した半導体装置100と同様の効果を期待することができる。
本実施形態においては、4個の絶縁分離トレンチ121〜124からなる絶縁分離トレンチ120によって、1つの素子領域130が構成される例を示した。しかしながら、半導体層110に対し、複数の素子領域130が構成される場合にも、本実施形態に示した構造及び検査方法を適用することができる。例えば、複数の絶縁分離トレンチ120からなるトレンチ群が半導体層110に複数箇所形成された半導体装置100においても、本実施形態に示した構造及び検査方法を適用することができる。その際、検査用の電極パッドを共通化すると、半導体装置100の体格を小型化することができる。
本発明の第1実施形態に係る半導体装置の平面レイアウトの要部が模式的に示された図である。 半導体装置の要部の断面構造が模式的に示された図である。 分離領域の変形例を示す平面図である。
符号の説明
100・・・半導体装置
110・・・半導体層(基板)
111・・・絶縁層
120(121〜124)・・・絶縁分離トレンチ
130・・・素子領域
140(141〜143)・・・トレンチ間領域
150・・・フィールド領域(絶縁分離トレンチの外側領域)
160,161・・・電極
170〜174・・・配線
180・・・分離領域
181〜185・・・薄膜抵抗

Claims (10)

  1. 基板に形成された絶縁分離トレンチにより、素子領域が囲繞された半導体装置であって、
    前記絶縁分離トレンチは、前記素子領域を多重に取り囲むように複数形成され、前記基板は、隣接する前記絶縁分離トレンチ間に構成される領域を少なくとも1つ有しており、
    前記素子領域、前記絶縁分離トレンチ間の領域、前記絶縁分離トレンチの外側領域の各領域は、前記絶縁分離トレンチの欠陥検査前の状態で、間に前記絶縁分離トレンチを2つ挟む位置関係にある前記領域同士が同一の電極に電気的に接続され、前記各領域が前記電極を含む2つの電極のいずれか一方に配線を介して電気的に接続されており、前記絶縁分離トレンチの欠陥検査後の状態で、前記各領域がそれぞれ電気的に分離されていることを特徴とする半導体装置。
  2. 前記基板は、絶縁層を介して支持基板上に配置された半導体層であり、
    前記絶縁分離トレンチは、前記絶縁層に接続される態様で延設されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記電極と接続される配線の少なくとも1つには、前記絶縁分離トレンチの欠陥検査前の状態で、前記配線の他の領域よりも切断されやすい態様の分離領域が設けられており、
    前記絶縁分離トレンチの欠陥検査後の状態で、前記配線は前記分離領域にて分離されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記配線の分離領域は、前記配線間に薄膜抵抗が接続されてなることを特徴とする請求項3に記載の半導体装置。
  5. 前記絶縁分離トレンチの外側領域は、前記絶縁分離トレンチの欠陥検査後においても、前記電極と電気的に接続されていることを特徴とする請求項1〜4いずれか1項に記載の半導体装置。
  6. 基板に形成された絶縁分離トレンチにより、素子領域が囲繞された半導体装置において、前記絶縁分離トレンチの欠陥を検査する半導体装置の検査方法であって、
    前記絶縁分離トレンチは、前記素子領域を多重に取り囲むように複数形成され、前記基板は、隣接する前記絶縁分離トレンチ間に構成される領域を少なくとも1つ有しており、
    前記素子領域、前記絶縁分離トレンチ間の領域、前記絶縁分離トレンチの外側領域の各領域を、間に前記絶縁分離トレンチを2つ挟む位置関係にある前記領域同士が1つの電極に電気的に接続されるように、前記電極を含む2つの電極のいずれか一方に配線を介して電気的に接続し、2つの前記電極に所定電圧を印加して前記絶縁分離トレンチの欠陥を検査するとともに、
    前記絶縁分離トレンチの欠陥検査後に、前記各領域をそれぞれ電気的に分離することを特徴とする半導体装置の検査方法。
  7. 前記基板は、絶縁層を介して支持基板上に配置された半導体層であり、
    前記絶縁分離トレンチは、前記絶縁層に接続される態様で延設されていることを特徴とする請求項6に記載の半導体装置の検査方法。
  8. 前記電極と接続される配線の少なくとも1つには、前記絶縁分離トレンチの欠陥検査前の状態で、前記配線の他の領域よりも切断されやすい態様の分離領域が設けられており、
    前記絶縁分離トレンチの欠陥検査後、前記配線が前記分離領域にて分離されることを特徴とする請求項6又は請求項7に記載の半導体装置の検査方法。
  9. 前記配線の分離領域は、前記配線間に薄膜抵抗が接続されてなることを特徴とする請求項8に記載の半導体装置の検査方法。
  10. 前記絶縁分離トレンチの外側領域は、前記絶縁分離トレンチの欠陥検査後においても、前記電極と電気的に接続されていることを特徴とする請求項6〜9いずれか1項に記載の半導体装置の検査方法。
JP2006006467A 2006-01-13 2006-01-13 半導体装置及びその検査方法 Expired - Fee Related JP4661601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006006467A JP4661601B2 (ja) 2006-01-13 2006-01-13 半導体装置及びその検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006467A JP4661601B2 (ja) 2006-01-13 2006-01-13 半導体装置及びその検査方法

Publications (2)

Publication Number Publication Date
JP2007189096A true JP2007189096A (ja) 2007-07-26
JP4661601B2 JP4661601B2 (ja) 2011-03-30

Family

ID=38344043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006467A Expired - Fee Related JP4661601B2 (ja) 2006-01-13 2006-01-13 半導体装置及びその検査方法

Country Status (1)

Country Link
JP (1) JP4661601B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651132B (zh) * 2008-08-14 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体器件的缺陷测试结构、缺陷测试方法和金属前介质层的缺陷测试结构
JP2015153964A (ja) * 2014-02-18 2015-08-24 株式会社ディスコ 絶縁膜の検査方法
WO2018110141A1 (ja) * 2016-12-14 2018-06-21 日立オートモティブシステムズ株式会社 負荷駆動装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430548A (ja) * 1990-05-28 1992-02-03 Fujitsu Ltd 半導体装置及びその検査方法
JPH05243356A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd 半導体集積回路装置及びその試験方法
JPH0883830A (ja) * 1994-09-09 1996-03-26 Nippondenso Co Ltd 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JPH09139422A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 半導体集積回路およびその製造方法
JP2001257264A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置の製造方法、半導体製造装置及び半導体装置
JP2002343855A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430548A (ja) * 1990-05-28 1992-02-03 Fujitsu Ltd 半導体装置及びその検査方法
JPH05243356A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd 半導体集積回路装置及びその試験方法
JPH0883830A (ja) * 1994-09-09 1996-03-26 Nippondenso Co Ltd 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JPH09139422A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 半導体集積回路およびその製造方法
JP2001257264A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置の製造方法、半導体製造装置及び半導体装置
JP2002343855A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651132B (zh) * 2008-08-14 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体器件的缺陷测试结构、缺陷测试方法和金属前介质层的缺陷测试结构
JP2015153964A (ja) * 2014-02-18 2015-08-24 株式会社ディスコ 絶縁膜の検査方法
WO2018110141A1 (ja) * 2016-12-14 2018-06-21 日立オートモティブシステムズ株式会社 負荷駆動装置
JPWO2018110141A1 (ja) * 2016-12-14 2019-10-24 日立オートモティブシステムズ株式会社 負荷駆動装置
US10587263B2 (en) 2016-12-14 2020-03-10 Hitachi Automotive Systems, Ltd. Load drive apparatus

Also Published As

Publication number Publication date
JP4661601B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
JP2008021864A (ja) 半導体装置
JP2014010389A (ja) 液晶表示装置
JP2010153753A (ja) 半導体装置
JP2008172057A (ja) 半導体装置
JP4661601B2 (ja) 半導体装置及びその検査方法
JP2008028274A (ja) 半導体装置の製造方法
KR20160076219A (ko) 얼라인먼트 검사 장치 및 이를 포함하는 반도체 집적 회로 장치
JP4608805B2 (ja) 絶縁分離型半導体装置の製造方法
JP3575073B2 (ja) 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JP2008153528A (ja) 半導体チップ
JP5618662B2 (ja) 半導体素子の特性測定方法および半導体装置の製造方法
US11270918B2 (en) Laminate structure and test method for detecting inter-metal dielectric layer defects
JP4245053B2 (ja) 半導体装置およびその製造方法
JP3741086B2 (ja) 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法
JP2006339409A (ja) 特性検査用スイッチング素子、及び特性検査方法
JP2013143514A (ja) 半導体装置およびその製造方法
JP2011119506A (ja) 半導体装置
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
US11887901B2 (en) Semiconductor device and test apparatus and method thereof
JP2012227226A (ja) 半導体装置及び半導体装置の製造方法
JP5540854B2 (ja) 半導体基板
JP4959139B2 (ja) 半導体装置
JP2007305905A (ja) 絶縁分離型半導体装置の検査装置及び検査方法
JP2005251829A (ja) 半導体装置及びその検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees