CN100392809C - 晶片绝缘层内连线的制造方法与结构 - Google Patents

晶片绝缘层内连线的制造方法与结构 Download PDF

Info

Publication number
CN100392809C
CN100392809C CNB2004100115904A CN200410011590A CN100392809C CN 100392809 C CN100392809 C CN 100392809C CN B2004100115904 A CNB2004100115904 A CN B2004100115904A CN 200410011590 A CN200410011590 A CN 200410011590A CN 100392809 C CN100392809 C CN 100392809C
Authority
CN
China
Prior art keywords
insulating barrier
wafer
intraconnections
mask
indicia patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100115904A
Other languages
English (en)
Other versions
CN1797708A (zh
Inventor
林国世
邱素萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2004100115904A priority Critical patent/CN100392809C/zh
Publication of CN1797708A publication Critical patent/CN1797708A/zh
Application granted granted Critical
Publication of CN100392809C publication Critical patent/CN100392809C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了一种晶片绝缘层内连线的制造方法。先提供一晶片,此晶片上已形成有多条导线,且导线上覆盖有绝缘层。然后,在绝缘层中形成两孔洞,以分别暴露出其中两条导线。接着,在孔洞中填入第一导电层,以形成两标记图案,并于晶片上形成掩模,共形的覆盖住绝缘层以及上述的两标记图案。之后,至少移除两标记图案上以及两标记图案之间的掩模以形成沟渠,以暴露出两标记图案以及绝缘层。然后,于掩模上形成第二导电层,覆盖住被暴露出的两标记图案以及绝缘层。之后,移除掩模,并同时剥除掩模上方的第二导电层。

Description

晶片绝缘层内连线的制造方法与结构
技术领域
本发明涉及一种半导体工艺,尤其涉及一种晶片绝缘层内连线的制造方法与结构。
背景技术
集成电路(integrated circuit)工业基本上是由集成电路设计、晶片制造、晶片测试与晶片封装四大主干体系所组成的高科技产业。一般集成电路在制造完成之后,都必须经过一连串的测试,以确保所生产的晶片的品质,甚至可通过这些测试的结果以修正集成电路的工艺。而且,于晶片制造完成之后,通常都会进行许多的晶片测试。若经过测试发现晶片上的线路出现瑕疵或不符合要求时,通常会进行一修补(repair)动作以形成一修补线路(repair circuit),而这样的运作模式可省略重作掩模以及其他方面的成本,并可以大大地提升晶片的良率。
在1988年,英代尔公司的研究人员李文古德(Richard Liven-good)使用一种被称为聚焦离子束(focus ion beam,FIB)的装置,以于一块486微处理器晶片上“沉积”了一段遗漏的电路,且经测试后此晶片可正常运作,因此开启了利用聚焦离子束修补线路的技术。现今用此种技术以修补晶片上的线路出现瑕疵或不符合要求的部分,然而,使用聚焦离子束技术修补线路仍有一些缺点,因为聚焦离子束的装置是相当昂贵的机器,所以利用聚焦离子束技术修补晶片上相距较长距离的线路,会使得工艺上需耗费较高的成本。另外,利用聚焦离子束技术进行线路修补的动作是一费时的步骤,同样的,若用以修补相距较长距离的线路时,更是需要耗费许多时间才得以完成的。
发明内容
有鉴于此,本发明的目的是提供一种晶片绝缘层内连线的制造方法,能够修补晶片上的线路,且可解决现有线路修补技术耗时且高成本的问题。
本发明的另一目的是提供一种晶片绝缘层内连线的结构,能够避免晶片上因出现瑕疵或不符合要求的线路时而影响晶片的良率的问题。
本发明提出一种晶片绝缘层内连线的制造方法,此方法是先提供一晶片,晶片上已形成有多条导线,且导线上覆盖有绝缘层。然后,在绝缘层中形成两孔洞,以分别暴露出其中两条导线。接着,在孔洞中填入第一导电层,以形成两标记图案,并于晶片上形成掩模,共形的覆盖住绝缘层以及上述的两标记图案。之后,至少移除两标记图案上以及两标记图案之间的掩模以形成沟渠,以暴露出两标记图案以及绝缘层。然后,于掩模上形成第二导电层,覆盖住被暴露出的两标记图案以及绝缘层。之后,移除掩模,并同时剥除掩模上方的第二导电层。
依照本发明的优选实施例,上述的掩模的材质包括氧化硅。此外,于晶片上形成氧化硅掩模的方法包括旋转涂布法。另外,上述的掩模的材质还包括二氧化钛、醋酸树酯或硅胶。
依照本发明的优选实施例,上述至少移除两标记图案上以及两标记图案之间的掩模以形成沟渠的步骤包括先于掩模上切割出一区域,再剥除区域内的掩模。另外,上述于掩模上切割出区域的方法包括聚焦离子束技术或是激光技术。
依照本发明的优选实施例,上述第一导电层的材质包括钨、铂、金、铜、铝或是其组合。
依照本发明的优选实施例,上述于绝缘层中形成孔洞的方法包括聚焦离子束技术或是激光技术。
依照本发明的优选实施例,上述于孔洞中填入第一导电层的方法包括使用聚焦离子束。
依照本发明的优选实施例,上述第二导电层的材质包括钨、铂、金、铜、铝或是其组合。
依照本发明的优选实施例,上述第二导电层的形成方法包括利用一溅镀(Sputter)法或是一电镀法。
依照本发明的优选实施例,上述绝缘层是一保护层。
依照本发明的优选实施例,上述绝缘层的材质包括氮化硅或氧化硅。
本发明又提出一种晶片绝缘层内连线的结构,此结构是由晶片、绝缘层、两标记图案与导体层所组成。其中晶片上具有多条导线。另外,上述的绝缘层配置于晶片表面并覆盖住上述的导线,其中绝缘层中形成有两孔洞,以暴露出其中两导线。其中,两标记图案配置于孔洞内并与两导线电性接触,且两标记图案的上表面高于绝缘层的上表面。其中,上述的导体层至少覆盖在两标记图案的表面上以及两标记图案之间的绝缘层上,以使两导线电性连接。
由上述可知,本发明的晶片绝缘层内连线的制造方法并非使用聚焦离子束来形成绝缘层中的内连线结构。因此利用本发明的方法进行线路的修补,特别是对于长距离线路的修补,较现有的聚焦离子束技术能大幅的节省时间与成本。另外,利用本发明的方法以进行晶片上的线路修补,可大幅节省时间,因此可提高晶片的产能(throughput),且对于线路的修补有较高的成功率。
为了让本发明的上述和其他目的、特征及优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1是晶片上具有待修补的两导线的上视示意图;
图2A至图2F是本发明优选实施例的晶片绝缘层内连线的制造方法的流程上视图;
图3A至图3F是分别绘示图2A至图2F中沿I-I’线的剖面图。
具体实施方式
一般于晶片上进行线路修补所进行的技术为聚焦离子束(focus ionbeam,FIB)技术,但聚焦离子束技术用于修补线路所需的时间较长且成本较高。特别是,如图1所示,当晶片100上相距较长距离的线路(如导线102与导线104的距离106相距约超过数百微米(μm))需进行修补动作时,现有的聚焦离子束技术会耗费相当多的时间且成本会过高。
图2A至图2F是本发明优选实施例的晶片绝缘层内连线的制造方法的流程上视图。图3A至图3F为分别绘示图2A至图2F中沿I-I’线的剖面图。
首先,请同时参照图2A与图3A,先提供一晶片300,晶片300上已形成有数条导线302,且数条导线302上覆盖有绝缘层304。其中,绝缘层304的材质例如是氮化硅或氧化硅,形成方法例如是化学汽相淀积法(CVD)。在一实施例中,此绝缘层304亦可当作是晶片的保护层,其可以保护下方的衬底300及数条导线302,避免因为外来杂质及机械性的伤害而造成损伤。
接着,请同时参照图2B与图3B,于绝缘层304中形成两孔洞306a与306b,以分别暴露出两条导线302a与302b。其中,于绝缘层304中形成两孔洞306a与306b的方法例如是聚焦离子束技术或是激光技术。
之后,请同时参照图2C与图3C,于孔洞306a与孔洞306b中填入一导电层,以形成两标记图案308a与308b。接着,于晶片300上形成掩模310,共形的覆盖住绝缘层304以及两标记图案308a与308b。其中,上述的导电层(即标记图案308a与308b)的材质例如是钨、铂、金、铜、铝或是其组合,形成导电层的方法例如是使用聚焦离子束技术。在一实施例中,掩模310的材质例如是氧化硅,而其形成方法例如是旋转涂布法。在另一实施例中,掩模310的材质例如是二氧化钛、醋酸树酯或硅胶,其形成方法例如是直接将二氧化钛、醋酸树酯或硅胶膜放置于晶片300上以覆盖住绝缘层304以及标记图案308a、308b即可。
然后,请同时参照图2D与图3D,至少移除两标记图案308a与308b上以及两标记图案308a与308b之间的掩模310以形成沟渠312,其暴露出两标记图案308a与308b以及位于两标记图案308a与308b之间的绝缘层304。其中,上述形成沟渠312的步骤例如是先于掩模310上切割出一区域314,且此区域314至少包括两标记图案308a与308b所在的区域以及两标记图案308a与308b之间的区域,然后再剥除区域314内的掩模310。在一实施例中,于掩模310上切割出区域314的方法例如是使用聚焦离子束技术或是激光技术。在另一实施例中,倘若掩模310的材质为二氧化钛、醋酸树酯或硅胶,则于掩模310上切割出区域314的方法是可利用刀具在掩模310上进行切割的动作。
之后,请同时参照图2E与图3E,于掩模310上形成导电层316,覆盖住被暴露出的两标记图案308a与308b以及绝缘层304。其中,导电层316的材质例如是钨、铂、金、铜、铝或是其组合,形成方法例如是利用溅镀(sputter)法或是电镀法。
之后,请同时参照图2F与图3F,移除掩模310,并同时剥除掩模310上方的导电层316。如此一来,导线302a与302b即可以透过留下来的导电层316以及标记图案308a与308b而电性连接,以完成晶片绝缘层内连线的工艺。
值得注意的是,本发明可特别应用于晶片上线路的修补。其中,利用本发明以修补晶片上的线路的方法为将待修补的线路视为图2B与图3B中的导线302a与302b,然后再进行本发明的晶片绝缘层内连线的工艺,形成内连线结构(例如是标记图案308a与308b)以及导体层316,即可使待修补的线路能够电性连接,而达到线路修补的目的。
以上是说明本发明的晶片绝缘层内连线的制造方法,接着说明本发明的晶片绝缘层内连线的结构。
请参照图3F,本发明的晶片修补后的结构是由晶片300、绝缘层304、两标记图案308a与308b以及导体层316所组成。其中晶片300上具有数条导线302。另外,上述的绝缘层304配置于晶片300表面并覆盖住上述的数条导线302,其中绝缘层304中形成有两孔洞306a与306b,以暴露出其中两导线302a与302b。两标记图案308a与308b配置于两孔洞306a与306b内并与两导线302a与302b电性接触,且两标记图案308a与308b的上表面是高于绝缘层304的上表面。其中,上述的导体层316至少覆盖在两标记图案308a与308b的表面上以及两标记图案308a与308b之间的绝缘层304上,以使两导线302a与302b电性连接。
由上述可知,本发明是于两导线302a与302b上分别形成两标记图案308a与308b,且其是与两导线302a与302b电性接触。之后再于两标记图案308a与308b上形成导电层316,以使两导线302a与302b能通过导电层316与两标记图案308a与308b而电性连接。若将两导线302a与302b替换成待修补的线路,则本发明亦可应用于晶片上线路的修补,以使待修补的线路能够达到电性连接的目的。
简言之,本发明的晶片绝缘层内连线的制造方法亦可应用于修补线路,而本发明并非使用聚焦离子束来形成绝缘层中的内连线结构(即标记图案308a与308b),因此本发明可以解决现有使用聚焦离子束的方式来修补线路会有高成本与耗时的缺点。另外,本发明的晶片绝缘层内连线的制造方法还可提高晶片的产能并且对于线路的修补有较高的成功率。特别是,本发明应用于修补相距超过数百微米的两导线间的线路时,除了可达到修补线路的目的外,于节省时间与成本方面较现有技术有更大的功效。
虽然本发明已经以优选实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的前提下,可作各种修改与变化,因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (18)

1.一种晶片绝缘层内连线的制造方法,包括:
提供一晶片,该晶片上已形成有多条导线,且该些导线上覆盖有一绝缘层;
于该绝缘层中形成两孔洞,以分别暴露出该些导线的其中两导线;
于该些孔洞中填入一第一导电层,以形成两标记图案;
于该晶片上形成一掩模,共形的覆盖住该绝缘层以及该些标记图案;
至少移除该些标记图案上以及该些标记图案之间的该掩模以形成一沟渠,暴露出该些标记图案以及该绝缘层;
于该掩模上形成一第二导电层,覆盖住被暴露出的该些标记图案以及该绝缘层;以及
移除该掩模,并同时剥除该掩模上方的该第二导电层。
2.如权利要求1所述的晶片绝缘层内连线的制造方法,其中该掩模的材质包括氧化硅。
3.如权利要求2所述的晶片绝缘层内连线的制造方法,其中于该晶片上形成该氧化硅掩模的方法包括旋转涂布法。
4.如权利要求1所述的晶片绝缘层内连线的制造方法,其中该掩模的材质包括二氧化钛、醋酸树酯或硅胶。
5.如权利要求1所述的晶片绝缘层内连线的制造方法,其中至少移除该些标记图案上以及该些标记图案之间的该掩模以形成该沟渠的步骤包括:
于该掩模上切割出一区域;以及
剥除该区域的该掩模。
6.如权利要求5所述的晶片绝缘层内连线的制造方法,其中于该掩模上切割出该区域的方法包括聚焦离子束技术或是激光技术。
7.如权利要求1所述的晶片绝缘层内连线的制造方法,其中该第一导电层的材质包括钨、铂、金、铜、铝或是其组合。
8.如权利要求1所述的晶片绝缘层内连线的制造方法,其中于该绝缘层中形成该些孔洞的方法包括聚焦离子束技术或是激光技术。
9.如权利要求1所述的晶片绝缘层内连线的制造方法,其中于该些孔洞中填入该第一导电层的方法包括使用聚焦离子束。
10.如权利要求1所述的晶片绝缘层内连线的制造方法,其中该第二导电层的材质包括钨、铂、金、铜、铝或是其组合。
11.如权利要求1所述的晶片绝缘层内连线的制造方法,其中该第二导电层的形成方法包括利用一溅镀法或是一电镀法。
12.如权利要求1所述的晶片绝缘层内连线的制造方法,其中该绝缘层是一保护层。
13.如权利要求1所述的晶片绝缘层内连线的制造方法,其中该绝缘层的材质包括氮化硅或氧化硅。
14.一种晶片绝缘层内连线的结构,包括:
一晶片,该晶片上具有多条导线;
一绝缘层,配置于该晶片表面并覆盖住该些导线,其中该绝缘层中形成有两孔洞,暴露出该些导线的其中两导线;
两标记图案,配置于该些孔洞内并与该两导线电性接触,且该些标记图案的上表面高于该绝缘层的上表面;以及
一导体层,至少覆盖在该些标记图案的表面上以及该些标记图案之间的该绝缘层上,以使该两导线电性连接。
15.如权利要求14所述的晶片绝缘层内连线的结构,其中该些标记图案的材质包括钨、铂、金、铜、铝或是其组合。
16.如权利要求14所述的晶片绝缘层内连线的结构,其中该导电层的材质包括钨、铂、金、铜、铝或是其组合。
17.如权利要求14所述的晶片绝缘层内连线的结构,其中该绝缘层是一保护层。
18.如权利要求14所述的晶片绝缘层内连线的结构,其中该绝缘层的材质包括氮化硅或氧化硅。
CNB2004100115904A 2004-12-21 2004-12-21 晶片绝缘层内连线的制造方法与结构 Expired - Fee Related CN100392809C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100115904A CN100392809C (zh) 2004-12-21 2004-12-21 晶片绝缘层内连线的制造方法与结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100115904A CN100392809C (zh) 2004-12-21 2004-12-21 晶片绝缘层内连线的制造方法与结构

Publications (2)

Publication Number Publication Date
CN1797708A CN1797708A (zh) 2006-07-05
CN100392809C true CN100392809C (zh) 2008-06-04

Family

ID=36818639

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100115904A Expired - Fee Related CN100392809C (zh) 2004-12-21 2004-12-21 晶片绝缘层内连线的制造方法与结构

Country Status (1)

Country Link
CN (1) CN100392809C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280967A (zh) * 2014-10-31 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337986B1 (en) * 1986-12-17 1993-04-07 The Foxboro Company Multilayer circuit board fabrication process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337986B1 (en) * 1986-12-17 1993-04-07 The Foxboro Company Multilayer circuit board fabrication process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same

Also Published As

Publication number Publication date
CN1797708A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
EP0075926B1 (en) Semiconductor integrated circuit device
US7416964B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
KR100745910B1 (ko) 반도체 소자의 퓨즈 형성방법
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
KR20090034788A (ko) 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
CN100392809C (zh) 晶片绝缘层内连线的制造方法与结构
US6372556B1 (en) Semiconductor device having a fuse and fabricating method therefor
CN100466248C (zh) 半导体装置及半导体装置的制造方法
TWI384607B (zh) 半導體裝置之保險絲部及其製造方法、以及半導體結構
US7888770B2 (en) Fuse box for semiconductor device and method of forming same
US7253093B2 (en) Method for fabricating interconnection in an insulating layer on a wafer
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
CN220652015U (zh) 半导体器件
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR20020024460A (ko) 반도체 소자의 퓨즈 형성 방법
EP1090430B1 (en) Metal film interrupting process
TWI241683B (en) Method for fabricating interconnecting in an insulating layer on a wafer and structure of the same
KR100390045B1 (ko) 반도체 소자의 패드 형성 방법
KR20030001815A (ko) 반도체 소자의 퓨즈 층 형성 방법
KR200205413Y1 (ko) 반도체장치 퓨즈부
CN117766511A (zh) 熔丝结构及其制备方法、半导体集成电路及其制备方法
KR20100006407A (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR20050104086A (ko) 퓨즈를 구비한 반도체장치 및 그 제조 방법
KR20010094353A (ko) 메모리 반도체 소자의 퓨즈
KR20010010904A (ko) 씨.에스.피(csp)용 반도체 칩 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20111221