CN117766511A - 熔丝结构及其制备方法、半导体集成电路及其制备方法 - Google Patents

Abstract

本发明提供了一种熔丝结构及其制备方法、半导体集成电路及其制备方法。该制备方法中，可基于顶层金属层的厚度需求形成足够厚度的顶层金属层，接着对顶层金属层中位于熔丝区域内的部分进行减薄处理，以满足金属熔丝的厚度需求，如此即可利用顶层金属层同时制备形成金属熔丝，实现了工艺简化，并可节省成本。此外，由于金属熔丝是利用部分顶层金属层制备形成，使得金属熔丝直接连接在顶层金属层中，而无需再利用导电插塞对金属熔丝进行连接，从而可降低金属熔丝在电路中的连续复杂性。

Description

熔丝结构及其制备方法、半导体集成电路及其制备方法

技术领域

本发明涉及半导体技术领域，特别涉及一种熔丝结构及其制备方法、半导体集成电路及其制备方法。

背景技术

在半导体集成电路中通常会设置熔丝结构，通过熔断熔丝进而可达到对集成电路的功能或参数进行修调的目的。根据熔丝的熔断方法，可以把熔丝结构分为电熔丝（Electrical Fuse）和激光熔丝（Laser fuse），其中激光熔丝一般采用一定能量的激光束照射金属熔丝，进而使该金属熔丝熔断。

图4为现有的一种熔丝结构，其具体包括金属熔丝20和覆盖该金属熔丝20的介质材料层10，在进行激光修调时，通过激光束照射以使激光熔丝20发生熔断。一般来说，需要采用厚度较薄的激光熔丝20，以确保在进行激光修调时，利用激光束照射可以使激光熔丝20容易发生熔断。

现有技术中，通常会将熔丝结构中的金属熔丝设置在互连结构中的顶层金属层（TM）的下方，例如图4中将金属熔丝20设置在顶层金属层30的下方。具体来说，互连结构的顶层金属层（TM）可用于实现与外部电路连接，例如利用顶层金属层形成焊垫（PAD），进而可通过焊垫进行后段封装工艺，基于此，即要求顶层金属层的厚度应当足够大，以满足封装打线的要求。因此，在制备顶层金属层之前，需要优先形成厚度较薄的金属熔丝，这一方面会导致熔丝结构在电路中的连线比较复杂，另一方面也需要更多的工艺步骤来制备该熔丝结构。

发明内容

本发明的目的在于提供一种熔丝结构的制备方法，以简化熔丝结构的制备工艺。

为此，本发明提供一种熔丝结构的制备方法，包括：在一衬底上形成顶层金属层；减薄所述顶层金属层中位于熔丝区域内的部分，用于形成金属熔丝；以及，在所述顶层金属层上形成钝化层，所述钝化层中位于所述金属熔丝上方的厚度小于所述钝化层中位于熔丝区域之外的厚度。

可选的，在形成所述钝化层之前，还包括：图形化所述顶层金属层，以将所述顶层金属层中位于所述熔丝区域内的部分图形化形成熔丝图案。

可选的，图形化所述顶层金属层时，还用于将所述顶层金属层中位于熔丝区域之外的部分图形化形成至少一焊垫。

可选的，所述熔丝区域内形成有至少一条金属熔丝，所述金属熔丝的宽度小于等于0.6μm。

可选的，形成所述钝化层的方法包括：基于目标厚度执行HDP沉积工艺，以在熔丝区域之外的顶层金属层上形成目标厚度的钝化材料层，并在所述熔丝区域内的金属熔丝上形成厚度小于所述目标厚度的钝化材料层。

可选的，所述顶层金属层中在熔丝区域之外的厚度大于等于0.9μm；和/或，所述顶层金属层中在熔丝区域之内的厚度小于等于0.6μm。

可选的，所述钝化层中覆盖熔丝区域之外的顶层金属层的厚度大于等于1μm；和/或，所述钝化层中覆盖熔丝区域内的金属熔丝的厚度小于等于0.4μm。

本发明还提供了一种熔丝结构，包括：顶层金属层，所述顶层金属层中在熔丝区域内的厚度小于所述顶层金属层中位于熔丝区域之外的厚度； 金属熔丝，由所述顶层金属层中位于所述熔丝区域内的部分形成；以及，钝化层，形成在所述顶层金属层上，并且所述钝化层中位于所述金属熔丝上方的厚度小于所述钝化层中位于熔丝区域之外的厚度。

可选的，所述顶层金属层中位于所述熔丝区域之外的部分用于形成至少一个焊垫。

可选的，所述熔丝区域内形成有至少一条金属熔丝，所述金属熔丝的宽度小于等于0.6μm。

可选的，所述顶层金属层中在熔丝区域之外的厚度大于等于0.9μm；和/或，所述顶层金属层中在熔丝区域之内的厚度小于等于0.6μm。

可选的，所述钝化层中覆盖熔丝区域之外的顶层金属层的厚度大于等于1μm；和/或，所述钝化层中覆盖熔丝区域内的金属熔丝的厚度小于等于0.4μm。

本发明还提供了一种半导体集成电路的制备方法，包括：采用如上所述的方法在一衬底上形成熔丝结构。

本发明还提供了一种半导体集成电路，包括：如上所述的熔丝结构。

在本发明提供的熔丝结构的制备方法中，基于顶层金属层的厚度需求形成足够厚度的顶层金属层，接着可对顶层金属层中位于熔丝区域内的部分进行减薄处理，以满足金属熔丝的厚度需求，如此即可利用顶层金属层的部分区域形成金属熔丝，从而可实现工艺简化，并可节省成本。此外，正是由于金属熔丝是利用部分顶层金属层制备形成，即，金属熔丝直接连接在顶层金属层中，而无需再利用导电插塞对金属熔丝进行连接，降低了金属熔丝在电路中的连续复杂性。

附图说明

所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于说明本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例。

图1-图4为一种熔丝结构在其制备过程中的结构示意图。

图5为本发明一实施例中的熔丝结构的制备方法的流程示意图。

图6-图9为本发明一实施例中的熔丝结构在其制备过程中的结构示意图。

其中，附图标记如下：10-第一介质层；20-金属熔丝；30-顶层金属层；40-第二介质层；50-导电插塞；100-层间介质层；300-顶层金属层；310-金属熔丝；400-钝化层；510-第一掩模层；520-第二掩模层。

具体实施方式

承如背景技术所述，现有的金属熔丝通常设置在顶层金属层的下方，从而可根据金属熔丝的需求调整对应的金属层厚度，同时可以满足互连结构中的顶层金属层的较大厚度，以达到其封装打线的要求。然而，这一方面会导致熔丝结构在电路中的连线比较复杂，另一方面也需要更多的工艺步骤来制备该熔丝结构。具体可参考图1-图4所示，一种熔丝结构的制备方法包括如下步骤。

首先参考图1所示，在第一介质层10内形成有熔丝金属层，该熔丝金属层用于制备金属熔丝20，因此所形成的熔丝金属层的厚度较薄，以满足制备形成的金属熔丝20可以在激光束的照射下发生熔断的要求。

继续参考图1所示，在该第一介质层10的上方形成厚度较大的顶层金属层30，该顶层金属层30的下方可电连接至器件结构（图中未示出），并且该顶层金属层30还可进一步被图形化以形成例如焊垫结构，用于后续的封装打线工艺。

接着参考图2所示，刻蚀该顶层金属层30，以去除顶层金属层30中位于熔丝区域的部分。

接着参考图3所示，形成第二介质层40，该第二介质层40覆盖顶层金属层30和熔丝区域的第一介质层10，该第二介质层40可用于对顶层金属层30进行钝化保护。

接着参考图4所示，依次刻蚀熔丝区域内的第二介质层40和第一介质层10，直至将熔丝区域内的第一介质层10的厚度减薄至预定厚度。通过减薄金属熔丝20上方的介质层厚度，以利于在进行激光修整时使激光熔丝20可以更快的吸收能量并发生断裂。

即，如上所述的熔丝结构的制备过程中，需要在顶层金属层30的下方再额外制备厚度较薄的熔丝金属层以形成满足要求的金属熔丝20，并且在形成顶层金属层30之后，还需要开设熔丝窗口以减薄金属熔丝20上方的介质层的厚度，以确保熔丝结构可以在激光修整时发挥对应的功能。可见，上述制备过程的工艺步骤较多，且制备成本较高。

此外，在图4示例中的熔丝结构中，其金属熔丝20设置在顶层金属层30的下方，此时还需要利用导电插塞50将金属熔丝20的端部电连接至顶层金属层30上，以便于通过顶层金属层30将熔丝结构电连接至所需电路中，这明显增加了熔丝结构在电路中的连线难度。

为此，本发明提供了一种熔丝结构的制备方法，其可以在确保顶层金属层具备足够厚度的基础上，有效利用顶层金属层制备形成满足要求的金属熔丝，不仅可简化工艺，并且还能够降低成本。 例如可参考图5所示，该制备方法具体包括如下步骤。

步骤S100，提供一衬底，并在所述衬底上形成顶层金属层。

步骤S200，减薄所述顶层金属层中位于熔丝区域内的部分，用于形成金属熔丝。

步骤S300，在所述顶层金属层上形成钝化层，所述钝化层中位于所述金属熔丝上方的厚度小于所述钝化层中位于熔丝区域之外的厚度。

即，本发明提供的制备方法中，在形成足够厚度的顶层金属层之后，通过减薄熔丝区域内的顶层金属层的厚度以用于形成金属熔丝，使得该金属熔丝可以直接利用顶层金属层制备形成，不仅可实现工艺简化，同时还可节省成本。此外，还可使金属熔丝直接连接在顶层金属层中，而无需再利用导电插塞对金属熔丝进行连接，降低了金属熔丝在电路中的连续复杂性。

以下结合附图对本发明提出的熔丝结构及其制备方法、半导体集成电路及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。

在步骤S100中，具体参考图6所示，提供一衬底100，并在该衬底100上形成顶层金属层300。

具体示例中，该衬底100可包括基底（图中未示出）和形成在该基底上的器件结构（图中未示出）及互连结构。该互连结构形成在器件结构上，其具体可包括交替堆叠的层间介质层和金属互连层，其中互连结构中位于最顶层的金属互连层即为顶层金属层（TM）。本实施例的图6中仅示意出了互连结构的顶层金属层300和位于顶层金属层300下方的层间介质层100，应当认识到，在该层间介质层100内还可形成有多层金属互连层。

进一步的，该顶层金属层300例如可用于进一步形成焊垫（PAD），以通过焊垫进行封装打线。为了确保后续的封装需求，即要求该顶层金属层300的厚度达到预定厚度，例如大于等于0.9μm，甚至可达到2μm及以上。

在步骤S200中，重点参考图8所示，减薄顶层金属层300中位于熔丝区域内的部分，用于形成金属熔丝。

具体来说，在顶层金属层300中定义出熔丝区域，并将熔丝区域内的顶层金属层300进行减薄，以使得熔丝区域内的金属层的厚度满足激光熔丝的熔断需求。例如，可将顶层金属层300中位于熔丝区域内的部分减薄至小于等于0.6μm，甚至可进一步减薄至小于等于0.3μm。具体示例中，顶层金属层300中位于熔丝区域之外的厚度可大于等于2μm，而顶层金属层300中位于熔丝区域内的厚度可小于等于0.6μm。

在一示例中，减薄顶层金属层300中位于熔丝区域内的部分的方法包括：在顶层金属层300上形成掩模层，该掩模层暴露出熔丝区域内的顶层金属层；接着，刻蚀暴露出的顶层金属层，以进行减薄处理。

进一步的方案中，在减薄顶层金属层300之前或之后，还包括：对该顶层金属层300进行图形化处理，以将顶层金属层300中位于熔丝区域内的部分图形化形成熔丝图案，该熔丝图案包括至少一条金属熔丝310，金属熔丝310例如以S型布置。具体示例中，通过图形化处理，还可将顶层金属层300中位于熔丝区域之外的部分图形化形成至少一个焊垫（PAD）。

需要说明的是，本实施例中利用顶层金属层300的部分区域制备形成金属熔丝310，此时熔丝图案内的金属熔丝310的端部即直接连接在顶层金属层300中，从而可通过顶层金属层300将熔丝结构电连接至所需电路中。与图4所示的熔丝结构需要额外利用导电插塞50连接至所需电路中相比，本实施例中可以无需额外设置导电插塞，降低了熔丝结构在电路中的连线复杂性，并可实现工艺简化和节省成本。

其中，对该顶层金属层300进行图形化处理的方法可包括：在顶层金属层300上形成掩模层，该掩模层中定义有熔丝区域内的熔丝图案和熔丝区域之外的其他图案；接着，以该掩模层为掩模刻蚀顶层金属层以完成图形化处理。

在图7-图8的示例中，以优先对顶层金属层300进行图形化处理，接着再对顶层金属层300的熔丝区域进行减薄处理为例进行说明书。

首先参考图7所示，在顶层金属层300上形成第一掩模层510，第一掩模层510中定义有熔丝区域内的熔丝图案和熔丝区域之外的其他图案；接着，以第一掩模层510为掩模刻蚀顶层金属层300以完成图形化处理，之后即可去除第一掩模层。

接着参考图8所示，在顶层金属层300上形成第二掩模层520，该第二掩模层520暴露出熔丝区域，并遮盖熔丝区域之外的其他区域；接着，在第二掩模层520的掩模下，减薄熔丝区域内的金属层直至达到预定厚度，之后即可去除第二掩模层520。

如此，即可在熔丝区域内，利用顶层金属层300形成满足熔断需求的金属熔丝310。需要说明的是，在该示例中，优先对顶层金属层300进行图形化处理，此时顶层金属层300在各个区域的厚度均匀，因此在基于第一掩模层510下可实现均匀刻蚀，工艺更加稳定。

进一步的方案中，还可将各个金属熔丝310的宽度CD设置为较小尺寸，例如可使金属熔丝310的宽度CD小于等于0.6μm。由于金属熔丝310的宽度CD较小，后续工艺中在利用HDP沉积工艺形成钝化层时，即可使金属熔丝310上方沉积的钝化层的厚度自动的小于HDP沉积工艺的目标厚度，确保金属熔丝310上方的钝化层的厚度较薄。

在步骤S300中，具体参考图9所示，在顶层金属层300上形成钝化层400，该钝化层400中覆盖金属熔丝310的厚度小于该钝化层400中覆盖熔丝区域之外的厚度。

如上所述，在具体示例中可利用高密度等离子化学气相沉积工艺（HDP CVD）形成该钝化层400。具体来说，在执行HDP沉积工艺时，可实现原位的沉积和刻蚀过程，尤其是在拐角位置具有较大的刻蚀速率，因此在HDP沉积工艺的这一特性下，当金属熔丝310的宽度CD较小（例如，CD小于等于0.6μm）时，即可使得金属熔丝310的顶表面上所沉积的材料层的厚度可以整体的被更快消耗，进而在沉积形成该钝化层400之后，该钝化层400在金属熔丝310上方的厚度可自动的小于HDP沉积工艺的目标厚度。

即，在沉积钝化层400时，基于目标厚度执行HDP沉积工艺，该目标厚度满足熔丝区域之外的钝化材料层的厚度需求，具体来说，该目标厚度可根据熔丝区域之外的顶层金属层300的钝化保护的厚度需求而设置，例如该目标厚度可大于等于1μm。此时，在利用HDP沉积工艺形成钝化层400时，形成在熔丝区域之外的顶层金属层300上方的钝化材料层的厚度H1即约等于该目标厚度，而形成在金属熔丝310上方的钝化材料层的厚度H2将小于该目标厚度，例如可使形成在金属熔丝310上方的钝化材料层的厚度H2小于等于0.4μm，甚至可进一步小于等于0.2μm。

因此，通过设置小尺寸的金属熔丝310，并结合HDP沉积工艺的特性，即可一次性形成满足不同区域的不同厚度需求的钝化层400，进一步实现工艺简化。其中，针对熔丝区域而言，通过使金属熔丝310上方的钝化材料层具有较小厚度（例如，厚度H2小于等于0.2μm），以利于金属熔丝310在激光照射下可以更快的吸收能量并发生熔断；以及，针对熔丝区域之外的部分，钝化材料层具有较大厚度（即，厚度H1大于等于1μm），以实现对顶层金属层300的钝化保护。

需要说明的是，在上述示例中，通过设置小尺寸的金属熔丝310，并结合HDP沉积工艺的特性，以一次性形成满足不同区域的不同厚度需求的钝化层400。

当然，其他示例中，也可直接利用常规的化学气相沉积工艺（CVD）沉积钝化材料层，此时沉积形成的钝化材料层在熔丝区域内的厚度和在熔丝区域之外的厚度均接近CVD沉积工艺的目标厚度，之后可利用刻蚀工艺减薄熔丝区域内的钝化材料，以使金属熔丝310上方最终覆盖的钝化材料层具有较小厚度。在该示例中，则可更加灵活调整金属熔丝310的尺寸，允许金属熔丝310可以具备较大尺寸。

本公开还提供了一种熔丝结构，该熔丝结构具体可采用如上的方法制备形成。具体可结合图9所示，该熔丝结构包括：顶层金属层300和利用该顶层金属层300的部分区域形成的金属熔丝310。

其中，该顶层金属层300中具有厚度减薄的熔丝区域，即，该顶层金属层300在熔丝区域内的厚度小于顶层金属层300中位于熔丝区域之外的厚度，并由顶层金属层300中位于熔丝区域内的部分形成金属熔丝310。具体示例中，该顶层金属层300中位于熔丝区域之外的厚度可大于等于0.9μm，以满足顶层金属层300的自身需求，例如，顶层金属层300可用于形成焊垫，后续的封装工艺中可通过焊垫进行封装打线以实现与外部电路连接，此时为了满足封装打线的要求，即需要使顶层金属层300具备较大厚度。以及，该顶层金属层300中位于熔丝区域内的厚度可小于等于0.6μm，由此形成的金属熔丝310的厚度相应的小于等于0.6μm，以满足金属熔丝310的熔断需求。

具体示例中，该顶层金属层300中位于熔丝区域内的部分还被图形化而形成有熔丝图案，该熔丝图案即包括至少一条金属熔丝310。其中，金属熔丝的宽度可小于等于0.6μm；或者，金属熔丝的宽度也可不限制在0.6μm以下，其可根据实际需求进行调整。以及，顶层金属层300中位于熔丝区域之外的部分也可被图形化而形成有至少一个焊垫，该焊垫可用于进行后续的封装打线工艺。

继续参考图9所示，该熔丝结构还包括钝化层400，该钝化层400形成在顶层金属层300上，用于保护其下方的膜层。并且，该钝化层400中位于金属熔丝310上方的厚度H2小于该钝化层400中位于熔丝区域之外的厚度H1，由于金属熔丝310上方的钝化材料层的厚度较小，以利于金属熔丝310在激光照射下可以更快的吸收能量并发生熔断。具体示例中，该钝化层400中覆盖熔丝区域之外的顶层金属层300的厚度可大于等于1μm；以及，钝化层400中覆盖熔丝区域内的金属熔丝310的厚度可小于等于0.4μm。

本公开还提供了一种半导体集成电路的制备方法，该制备方法包括采用如上所述的方法在一衬底上形成熔丝结构。具体示例中，该制备方法包括：在衬底上形成互连结构，该互连结构包括堆叠设置的至少一层金属层，相邻的金属层之间形成有层间介质层；以及，利用如上所述的方法在互连结构的顶层金属层内形成金属熔丝。

以及，本公开还提供了一种具有如上所述的熔丝结构的半导体集成电路。具体示例中，该集成电路包括：互连结构，该互连结构包括堆叠设置的至少一层金属层，相邻的金属层之间形成有层间介质层，并且最顶层的顶层金属层内具有厚度减薄的熔丝区域；以及，如上所述的熔丝结构，该熔丝结构中的金属熔丝具体由顶层金属层中位于熔丝区域内的部分形成。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当认识到，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。还应当理解的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。

Claims (14)

1.一种熔丝结构的制备方法，其特征在于，包括：

在一衬底上形成顶层金属层；

减薄所述顶层金属层中位于熔丝区域内的部分，用于形成金属熔丝；以及，

在所述顶层金属层上形成钝化层，所述钝化层中位于所述金属熔丝上方的厚度小于所述钝化层中位于熔丝区域之外的厚度。

2.如权利要求1所述的熔丝结构的制备方法，其特征在于，在形成所述钝化层之前，还包括：图形化所述顶层金属层，以将所述顶层金属层中位于所述熔丝区域内的部分图形化形成熔丝图案。

3.如权利要求2所述的熔丝结构的制备方法，其特征在于，图形化所述顶层金属层时，还用于将所述顶层金属层中位于熔丝区域之外的部分图形化形成至少一焊垫。

4.如权利要求1所述的熔丝结构的制备方法，其特征在于，所述熔丝区域内形成有至少一条金属熔丝，所述金属熔丝的宽度小于等于0.6μm。

5.如权利要求4所述的熔丝结构的制备方法，其特征在于，形成所述钝化层的方法包括：

基于目标厚度执行HDP沉积工艺，以在熔丝区域之外的顶层金属层上形成目标厚度的钝化材料层，并在所述熔丝区域内的金属熔丝上形成厚度小于所述目标厚度的钝化材料层。

6.如权利要求1所述的熔丝结构的制备方法，其特征在于，所述顶层金属层中在熔丝区域之外的厚度大于等于0.9μm；和/或，所述顶层金属层中在熔丝区域之内的厚度小于等于0.6μm。

7.如权利要求1所述的熔丝结构的制备方法，其特征在于，所述钝化层中覆盖熔丝区域之外的顶层金属层的厚度大于等于1μm；和/或，所述钝化层中覆盖熔丝区域内的金属熔丝的厚度小于等于0.4μm。

8.一种熔丝结构，其特征在于，包括：

顶层金属层，所述顶层金属层中在熔丝区域内的厚度小于所述顶层金属层中位于熔丝区域之外的厚度；

金属熔丝，由所述顶层金属层中位于所述熔丝区域内的部分形成；以及，

钝化层，形成在所述顶层金属层上，并且所述钝化层中位于所述金属熔丝上方的厚度小于所述钝化层中位于熔丝区域之外的厚度。

9.如权利要求8所述的熔丝结构，其特征在于，所述顶层金属层中位于所述熔丝区域之外的部分用于形成至少一个焊垫。

10.如权利要求8所述的熔丝结构，其特征在于，所述熔丝区域内形成有至少一条金属熔丝，所述金属熔丝的宽度小于等于0.6μm。

11.如权利要求8所述的熔丝结构，其特征在于，所述顶层金属层中在熔丝区域之外的厚度大于等于0.9μm；和/或，所述顶层金属层中在熔丝区域之内的厚度小于等于0.6μm。

12.如权利要求8所述的熔丝结构，其特征在于，所述钝化层中覆盖熔丝区域之外的顶层金属层的厚度大于等于1μm；和/或，所述钝化层中覆盖熔丝区域内的金属熔丝的厚度小于等于0.4μm。

13.一种半导体集成电路的制备方法，其特征在于，包括：采用如权利要求1-7任一项所述的方法在一衬底上形成熔丝结构。

14.一种半导体集成电路，其特征在于，包括：如权利要求8-12任一项所述的熔丝结构。