CN104253083A - 熔丝器件的制备方法 - Google Patents

熔丝器件的制备方法 Download PDF

Info

Publication number
CN104253083A
CN104253083A CN201310259974.7A CN201310259974A CN104253083A CN 104253083 A CN104253083 A CN 104253083A CN 201310259974 A CN201310259974 A CN 201310259974A CN 104253083 A CN104253083 A CN 104253083A
Authority
CN
China
Prior art keywords
fuse
passivation layer
preparation
wire device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310259974.7A
Other languages
English (en)
Inventor
李志国
查源卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310259974.7A priority Critical patent/CN104253083A/zh
Publication of CN104253083A publication Critical patent/CN104253083A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明揭示了一种熔丝器件的制备方法，包括：提供衬底，所述衬底具有焊垫区以及熔丝区，所述焊垫区具有焊垫，所述熔丝区具有熔丝；在所述衬底上制备一钝化层；去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；选择性去除所述焊垫区的所述钝化层，以露出所述焊垫。本发明的熔丝器件的制备方法，在选择性去除所述焊垫区的所述钝化层的步骤中，所述焊垫未处于裸露状态，从而减少所述焊垫裸露的次数，以减少所述焊垫被腐蚀的次数，进一步地减少或消除焊垫的表面的缺陷，从而提高器件的可靠性。

Description

熔丝器件的制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种熔丝器件的制备方法。
背景技术
随着半导体工艺的微小化以及复杂度的提高，半导体元件变得更容易受各种缺陷所影响。例如，单一金属连线、二极管或晶体管等的失效即可能导致整个芯片的缺陷。为了解决上述问题，已知技术往往在集成电路中形成一些可熔断的连接线，也就是熔丝(fuse)，以确保集成电路的可利用性。
请参阅图1a至图1f，图1a至图1f为现有技术中熔丝器件的制备方法，具体如下：
首先，提供衬底100，所述衬底具有焊垫区110以及熔丝区120，如图1a所示，所述焊垫区110内具有用于制备焊垫的焊垫图形111，所述熔丝区120具有用于制备熔丝的熔丝图形121；
然后，在所述衬底100上制备一金属层200，如图1b所示；
接着，选择性刻蚀所述金属层200，以在所述焊垫区110内形成焊垫210，并在所述熔丝区120内形成熔丝220，如图1c所示；
随后，在所述衬底100、焊垫210以及熔丝220上制备一钝化层300，如图1d所示；
然后，选择性去除所述焊垫区110的所述钝化层300，以露出所述焊垫210，如图1e所示；
最后，选择性去除所述熔丝区120的所述钝化层300，以使所述熔丝220上方的所述钝化层300剩余至一预定厚度H1，如图1f所示。
然而，在实际的熔丝器件的制备过程中，在选择性去除所述焊垫区110的所述钝化层300的步骤中，由于所述焊垫210处于裸露状态，所述焊垫210的表面会被腐蚀而形成缺陷400，如图2所示。
发明内容
本发明的目的在于，提供一种熔丝器件的制备方法，能减少或消除焊垫的表面的缺陷，从而提高器件的可靠性。
为解决上述技术问题，本发明提供一种熔丝器件的制备方法，包括：
提供衬底，所述衬底具有焊垫区以及熔丝区，所述焊垫区具有焊垫，所述熔丝区具有熔丝；
在所述衬底上制备一钝化层；
去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；
去除所述焊垫区的所述钝化层，以露出所述焊垫。
进一步的，所述钝化层的厚度为所述预定厚度为
进一步的，采用干法刻蚀去除部分厚度的所述熔丝区的所述钝化层。
进一步的，在所述去除所述熔丝区的所述钝化层步骤和所述去除所述焊垫区的所述钝化层步骤之间还包括，采用第一湿法刻蚀清洗所述熔丝区的所述钝化层。
进一步的，所述第一湿法刻蚀的刻蚀液为混合酸溶液。
进一步的，采用干法刻蚀去除所述焊垫区的所述钝化层。
进一步的，在所述选择性去除所述焊垫区的所述钝化层步骤之后，采用第二湿法刻蚀清洗所述焊垫区的所述钝化层。
进一步的，所述第二湿法刻蚀的刻蚀液为混合酸溶液。
进一步的，所述焊垫为铝焊垫，所述熔丝为铝熔丝。
进一步的，所述钝化层的材料为氧化硅、氮氧化硅或氮化硅中的一种或几种的组合。
与现有技术相比，本发明提供的熔丝器件的制备方法具有以下优点：
本发明提供的熔丝器件的制备方法，该熔丝器件的制备方法先进行去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；再进行选择性去除所述焊垫区的所述钝化层，以露出所述焊垫，与现有技术相比，在选择性去除所述焊垫区的所述钝化层的步骤中，所述焊垫未处于裸露状态，从而减少所述焊垫裸露的次数，以减少所述焊垫被腐蚀的次数，进一步地减少或消除焊垫的表面的缺陷，从而提高器件的可靠性。
附图说明
图1a至图1f为现有技术中熔丝器件的制备方法各步骤中器件结构的剖面图；
图2为现有技术中熔丝器件的缺陷示意图；
图3为本发明一实施例中熔丝器件的制备方法的流程图；
图4a至图4d为本发明一实施例中熔丝器件的制备方法各步骤中器件结构的剖面图。
具体实施方式
下面将结合示意图对本发明的熔丝器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种熔丝器件的制备方法，先去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；再进行选择性去除所述焊垫区的所述钝化层，以露出所述焊垫，在选择性去除所述焊垫区的所述钝化层的步骤中，所述焊垫未处于裸露状态，从而减少所述焊垫裸露的次数，以减少所述焊垫被腐蚀的次数，进一步地减少或消除焊垫的表面的缺陷，从而提高器件的可靠性。
结合上述核心思想，本发明提供了一种熔丝器件的制备方法，包括以下步骤：
步骤S01，提供衬底，所述衬底具有焊垫区以及熔丝区，所述焊垫区具有焊垫，所述熔丝区具有熔丝；
步骤S02，在所述衬底上制备一钝化层；
步骤S03，去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；
步骤S04，选择性去除所述焊垫区的所述钝化层，以露出所述焊垫。
以下结合图3和图4a至图4d来具体说明本发明的熔丝器件的制备方法，图3为本发明一实施例中熔丝器件的制备方法的流程图，图4a至图4d为本发明一实施例中熔丝器件的制备方法各步骤中器件结构的剖面图。
参见图3，首先，进行步骤S01，提供衬底500，所述衬底500具有焊垫区510以及熔丝区520，所述焊垫区510具有焊垫610，所述熔丝区520具有熔丝620，如图4a所示。其中，所述衬底500中还包括一些必要的结构，例如金属互连层等结构，此为本领域的公知常识，在此不做赘述。在本实施例中，所述焊垫610为铝焊垫，所述熔丝620为铝熔丝，可以很好的实现与器件外部的导通，并且易熔断以保护器件结构，但所述焊垫610并不限于为铝焊垫，所述熔丝620并不限于为铝熔丝，其它可以导电并且可以热熔断的金属亦在本发明的思想范围之内。
然后，进行步骤S02，在所述衬底500上制备一钝化层700，如图4b所示。较佳的，所述钝化层700的材料为氧化硅、氮氧化硅或氮化硅中的一种或几种的组合，可以很好的保护所述焊垫610、所述熔丝620以及下层的金属互连层。但所述钝化层700的材料并不限于为氧化硅、氮氧化硅或氮化硅中的一种或几种的组合，只要所述钝化层700的材料具有较佳的绝缘性和透光性，以便在后续进行激光切割(laser zip)时激光可以穿透并切断所述熔丝620，亦在本发明的思想范围之内。
接着，进行步骤S03，去除部分厚度的所述熔丝区520的所述钝化层700，以使所述熔丝620上方的所述钝化层700剩余至一预定厚度H2，如图4c所示。在本实施例中，所述钝化层700的厚度为所述预定厚度H2为以便在后续进行激光切割时激光可以穿透并切断所述熔丝620，例如，所述钝化层700的厚度为所述预定厚度H2为 但所述钝化层700的厚度并不限于为所述预定厚度H2并不限于为具体由器件的结构以及工艺制程决定。
在本实施例中，采用干法刻蚀选择性去除所述熔丝区520的所述钝化层700，干法刻蚀具有较好的方向性，从而可以保证刻蚀图形的可靠性。较佳的，在步骤S03和步骤S04之间，采用第一湿法刻蚀清洗所述熔丝区520的所述钝化层700，以去除干法刻蚀过程中产生的残余物(recidue)。较佳的，所述第一湿法刻蚀的刻蚀液为混合酸溶液，例如氢氟酸和硫酸的混合溶液，或氢氟酸与磷酸的混合溶液等。由于在本过程中，所述焊垫610未处于裸露状态，从而避免在此过程中所述焊垫610被腐蚀，进一步地减少或消除焊垫的表面的缺陷，从而提高器件的可靠性。
最后，进行步骤S04，选择性去除所述焊垫区510的所述钝化层700，以露出部分所述焊垫610。在本实施例中，采用干法刻蚀选择性去除所述焊垫区510的所述钝化层700，干法刻蚀具有较好的方向性，从而可以保证刻蚀图形的可靠性。较佳的，在步骤S04之后，采用第二湿法刻蚀清洗所述焊垫区510的所述钝化层700，以去除干法刻蚀过程中产生的残余物(recidue)。较佳的，所述第二湿法刻蚀的刻蚀液为混合酸溶液，例如氢氟酸和硫酸的混合溶液，或氢氟酸与磷酸的混合溶液等。
综上所述，本发明提供一种熔丝器件的制备方法，先进行去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；再进行选择性去除所述焊垫区的所述钝化层，以露出所述焊垫。与现有技术相比，本发明提供的熔丝器件的制备方法具有以下优点：
本发明提供的熔丝器件的制备方法，该熔丝器件的制备方法先进行去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；再进行选择性去除所述焊垫区的所述钝化层，以露出所述焊垫，与现有技术相比，在选择性去除所述焊垫区的所述钝化层的步骤中，所述焊垫未处于裸露状态，从而减少所述焊垫裸露的次数，以减少所述焊垫被腐蚀的次数，进一步地减少或消除焊垫的表面的缺陷，从而提高器件的可靠性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种熔丝器件的制备方法，包括：
提供衬底，所述衬底具有焊垫区以及熔丝区，所述焊垫区具有焊垫，所述熔丝区具有熔丝；
在所述衬底上制备一钝化层；
去除部分厚度的所述熔丝区的所述钝化层，以使所述熔丝上方的所述钝化层剩余至一预定厚度；
去除所述焊垫区的所述钝化层，以露出所述焊垫。
2.如权利要求1所述的熔丝器件的制备方法，其特征在于，所述钝化层的厚度为所述预定厚度为
3.如权利要求1或2所述的熔丝器件的制备方法，其特征在于，采用干法刻蚀去除部分厚度的所述熔丝区的所述钝化层。
4.如权利要求3所述的熔丝器件的制备方法，其特征在于，在所述去除所述熔丝区的所述钝化层步骤和所述去除所述焊垫区的所述钝化层步骤之间还包括，采用第一湿法刻蚀清洗所述熔丝区的所述钝化层。
5.如权利要求4所述的熔丝器件的制备方法，其特征在于，所述第一湿法刻蚀的刻蚀液为混合酸溶液。
6.如权利要求1或2所述的熔丝器件的制备方法，其特征在于，采用干法刻蚀去除所述焊垫区的所述钝化层。
7.如权利要求6所述的熔丝器件的制备方法，其特征在于，在所述选择性去除所述焊垫区的所述钝化层步骤之后，采用第二湿法刻蚀清洗所述焊垫区的所述钝化层。
8.如权利要求7所述的熔丝器件的制备方法，其特征在于，所述第二湿法刻蚀的刻蚀液为混合酸溶液。
9.如权利要求1所述的熔丝器件的制备方法，其特征在于，所述焊垫为铝焊垫，所述熔丝为铝熔丝。
10.如权利要求1所述的熔丝器件的制备方法，其特征在于，所述钝化层的材料为氧化硅、氮氧化硅或氮化硅中的一种或几种的组合。
CN201310259974.7A 2013-06-26 2013-06-26 熔丝器件的制备方法 Pending CN104253083A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310259974.7A CN104253083A (zh) 2013-06-26 2013-06-26 熔丝器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310259974.7A CN104253083A (zh) 2013-06-26 2013-06-26 熔丝器件的制备方法

Publications (1)

Publication Number Publication Date
CN104253083A true CN104253083A (zh) 2014-12-31

Family

ID=52187863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310259974.7A Pending CN104253083A (zh) 2013-06-26 2013-06-26 熔丝器件的制备方法

Country Status (1)

Country Link
CN (1) CN104253083A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257934A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
CN111162007A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN117766511A (zh) * 2024-02-20 2024-03-26 芯联集成电路制造股份有限公司 熔丝结构及其制备方法、半导体集成电路及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617341A (zh) * 2003-09-25 2005-05-18 三星电子株式会社 具有相同平面上的熔丝和电容器的半导体器件及制造方法
CN101303987A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US20090267181A1 (en) * 2004-11-24 2009-10-29 Panasonic Corporation Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617341A (zh) * 2003-09-25 2005-05-18 三星电子株式会社 具有相同平面上的熔丝和电容器的半导体器件及制造方法
US20090267181A1 (en) * 2004-11-24 2009-10-29 Panasonic Corporation Semiconductor device and manufacturing method thereof
CN101303987A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257934A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
CN108257934B (zh) * 2016-12-29 2021-02-19 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
CN111162007A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN111162007B (zh) * 2018-11-08 2022-04-12 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN117766511A (zh) * 2024-02-20 2024-03-26 芯联集成电路制造股份有限公司 熔丝结构及其制备方法、半导体集成电路及其制备方法

Similar Documents

Publication Publication Date Title
TWI575658B (zh) 用於積體電路之頸形互連熔絲結構
KR100743648B1 (ko) 웨이퍼 레벨 시스템 인 패키지의 제조방법
US20160126201A1 (en) Dual layer stack for contact formation
CN106549003A (zh) 贯穿衬底通孔结构及其制造方法
EP3293761B1 (en) Semiconductor device and fabrication method thereof
JP2005093486A (ja) 半導体装置の製造方法及び半導体装置
US9190318B2 (en) Method of forming an integrated crackstop
CN104253083A (zh) 熔丝器件的制备方法
CN103633016B (zh) 一种半导体结构及其制造方法
CN102324427A (zh) 一种金属薄膜电阻结构及其制造方法
CN104600024B (zh) 半导体装置及其制造方法
CN103367192B (zh) 检测通孔蚀刻不足和通孔缺失缺陷的方法
US8884398B2 (en) Anti-fuse structure and programming method thereof
Carlson et al. Epitaxial bonding and transfer processes for large-scale heterogeneously integrated electronic-photonic circuitry
US20160118342A1 (en) Fuse structure and method of blowing the same
CN109216178A (zh) 一种硅片级封装划片槽的设计方法
CN104517921A (zh) 键合基底及其形成方法、三维封装结构及其形成方法
JP2009124137A (ja) 集積回路装置を形成するための製造方法および対応する集積回路装置
US20150147881A1 (en) Passivation ash/oxidation of bare copper
JP2006108489A (ja) 半導体装置の製造方法
CN103208455B (zh) 金属硬质掩模结构的修复方法
KR101345393B1 (ko) 추가적인 보호 층의 제공을 통한 운송중 반도체 디바이스의 반응성 금속 표면의 보호
JP2007281289A (ja) 電子部品及びその製造方法
CN108598064B (zh) 连接晶圆内常规芯片与测试专用芯片的金属线
CN104037144A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141231