CN111162007B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN111162007B CN111162007B CN201811324375.8A CN201811324375A CN111162007B CN 111162007 B CN111162007 B CN 111162007B CN 201811324375 A CN201811324375 A CN 201811324375A CN 111162007 B CN111162007 B CN 111162007B
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- opening
- thickness
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000002161 passivation Methods 0.000 claims abstract description 225
- 238000003466 welding Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims description 16
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 229920002577 polybenzoxazole Polymers 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
- G03F7/32—Liquid compositions therefor, e.g. developers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件及其制造方法，制造方法包括：提供基底以及位于基底上的钝化层，第一区域基底内具有第一焊垫，第二区域基底内具有第二焊垫，且在同样的曝光显影条件下，第一焊垫上方的钝化层的显影速率比第二焊垫上方的钝化层的显影速率快；对第二焊垫上方的钝化层进行第一曝光处理和第一显影处理，去除部分厚度的钝化层，在第二区域的钝化层内形成第一开口；对第一焊垫上方的钝化层进行第二曝光处理；对第一开口下方以及第一焊垫上方的钝化层进行第二显影处理，在第一时长内去除第一焊垫上方的钝化层，在第二时长内去除位于第一开口下方的钝化层，且第二时长与第一时长之间的时间差在工艺允许阈值内。本发明提高半导体器件的制造良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制造方法。
背景技术
随着集成电路的制作向超大规模集成电路(ULSI，Ultra Large-ScaleIntegration)发展，晶圆上的电路密度越来越大，且晶圆上所含元件数量不断增加，晶圆表面已经难以提供足够的面积来制作所需的器件。
为此，提出芯片封装的概念，包括晶圆级封装和系统级封装。封装工艺中，将两个或者多个晶圆彼此接合，以便彼此电连接，从而获取具有高集成度的芯片结构。在芯片封装工艺中，为了使芯片结构与外界电连接，通常需要在焊盘上形成钝化层(passivationlayer)，并对钝化层进行曝光显影处理以形成沟槽或开口，并在沟槽或开口中填充导电材料，以形成于焊盘电电连接的焊球(bump)，通过所述焊球使焊盘与外界电连接。
然而，现有技术中，存在器件制造良率低下的问题。
发明内容
本发明解决的问题是提供一种半导体器件及其制造方法，改善钝化层的过显问题，提高半导体器件的制造良率。
本发明提供一种半导体器件的制造方法，包括：提供基底以及位于所述基底上的钝化层，所述钝化层的材料为正光刻胶材料，其中，所述基底包括第一区域和第二区域，所述第一区域基底内具有第一焊垫，所述第二区域基底内具有第二焊垫，且在同样的曝光显影条件下，所述第一焊垫上方的钝化层的显影速率比第二焊垫上方的钝化层的显影速率快；对所述第二焊垫上方的钝化层进行第一曝光处理；对进行所述第一曝光处理后的钝化层进行第一显影处理，去除部分厚度的钝化层，在所述第二区域的钝化层内形成第一开口；在形成所述第一开口之后，对所述第一焊垫上方的钝化层进行第二曝光处理；在进行所述第二曝光处理之后，对所述第一开口下方以及第一焊垫上方的钝化层进行第二显影处理，在第一时长内去除第一焊垫上方的钝化层，在所述第一区域的钝化层内形成第二开口，在第二时长内去除位于第一开口下方的钝化层，在所述第二区域的钝化层内形成第三开口，且所述第二时长与第一时长之间的时间差在工艺允许阈值内。
本发明还提供一种半导体器件，包括：基底以及位于所述基底上的钝化层，所述钝化层的材料为正光刻胶材料，其中，所述基底包括第一区域和第二区域，所述第一区域基底内具有第一焊垫，所述第二区域基底内具有第二焊垫，且在同样的曝光显影条件下，所述第一焊垫上方的钝化层的显影速率比第二焊垫上方的钝化层的显影速率快；位于所述第二区域的钝化层内的第一开口，所述第一开口位于所述第二焊垫上方，所述第一开口与第二焊垫之间的钝化层厚度小于所述第一焊垫上方的钝化层厚度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明中，在同样的曝光显影条件下，第一焊垫上方的钝化层的显影速率比第二焊垫上方的钝化层的显影速率快，因此先对第二的焊垫上方的钝化层进行第一曝光处理和第一显影处理，去除部分厚度的钝化层；然后，对第一焊垫上方的钝化层进行第二曝光处理；接着，对第一焊垫上方的钝化层以及第二焊垫上方的钝化层进行第二显影处理，由于第二显影处理之前，第一焊垫上方的钝化层的厚度大于第二焊垫上方的钝化层的厚度，因此能够减小或者消除由于显影速率差异带来的过显问题，使得第一焊垫上方的钝化层被完全去除的时间点与第二焊垫上方的钝化层被完全去除的时间点接近或者相同，相应使得形成的第二开口的宽度尺寸以及第三开口的宽度尺寸符合预期目标，从而提高半导体器件的制造良率，降低工艺生产成本。
可选的，第二时长与第一时长的时间差为零，即，第一焊垫上方的钝化层和第二焊垫上方的钝化层同时被显影去除，使得第二开口的宽度尺寸与第三开口的宽度尺寸相同，进一步的改善半导体器件的性能。
可选的，在第一曝光处理工艺步骤中，对位于第二焊垫上方的部分厚度的钝化层进行曝光，能够降低第一显影处理的工艺难度，使得第一显影处理的显影条件较为宽松。
附图说明
图1至图3为一种器件制造过程的剖面结构示意图；
图4至图8为本发明提供的半导体器件的制造方法一实施例各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有技术器件的性能和生产良率有待提高，难以满足出货标准。
现结合附图对器件的制造过程进行分析，图1至图3为一种器件制造过程的剖面结构示意图。
参考图1，提供基底100以及位于基底100上的钝化层102，所述钝化层102的材料为正性光刻胶材料，且所述基底100内具有若干个焊垫101，所述钝化层102包括若干个与焊垫101位置相对应的互连区域。
继续参考图1，对所述互连区域的钝化层102进行曝光处理。
参考图2及图3，在曝光处理后，对所述钝化层102进行显影处理，去除所述互连区域的钝化层102，在所述钝化层102内形成若干个通孔，所述通孔暴露出焊垫101。
其中，图2为显影处理过程中的器件剖面结构示意图，图3为显影处理结束后的器件剖面结构示意图。
上述方法制造的器件中，有些互连区域形成的通孔的宽度W偏离预设目标值，导致通孔的宽度W比预设目标值大，导致yield loss大，难以满足出货标准，因此需要做re-work将钝化层102全部洗掉，重新进行钝化层102的形成、曝光处理以及显影处理工艺，大大的增加了器件的制造成本。
经分析发现，造成上述问题的原因在于：由于底层电路的存在或者周围环境的不同，所述基底100内的不同焊垫101之间具有电势差，使得其中一些焊垫因为积聚了负电荷而吸引显影溶液中的活性正离子，导致这些焊垫上方的钝化层102在显影处理中的显影速度较其他区域的钝化层102的显影速度大，这些焊垫上方的钝化层在显影处理过程中更快到达endpoint，因而遭受显影液更长时间的浸泡从而造成过显(overdevelop)。
可以将上述问题称为galvanic效应带来的问题。所述钝化层102的过显问题导致良率损失过大，难以满足出货标准，需要进行re-work操作，即，将钝化层102全部去掉重新进行旋涂工艺、曝光工艺以及显影工艺，这将明显增加器件制造成本。
为解决上述问题，本发明提供一种半导体器件的制备方法，包括：提供基底以及位于所述基底上的钝化层，所述钝化层的材料为正光刻胶材料，其中，所述基底包括第一区域和第二区域，所述第一区域基底内具有第一焊垫，所述第二区域基底内具有第二焊垫，且在同样的曝光显影条件下，所述第一焊垫上方的钝化层的显影速率比第二焊垫上方的钝化层的显影速率快；对所述第二焊垫上方的钝化层进行第一曝光处理；对进行所述第一曝光处理后的钝化层进行第一显影处理，去除部分厚度的钝化层，在所述第二区域的钝化层内形成第一开口；在形成所述第一开口之后，对所述第一焊垫上方的钝化层进行第二曝光处理；在进行所述第二曝光处理之后，对所述第一开口下方以及第一焊垫上方的钝化层进行第二显影处理，在第一时长内去除第一焊垫上方的钝化层，在所述第一区域的钝化层内形成第二开口，在第二时长内去除位于第一开口下方的钝化层，在所述第二区域的钝化层内形成第三开口，且所述第二时长与第一时长之间的时间差在工艺允许阈值内。
本发明能够改善第一焊垫上方的钝化层显影过快带来的过显问题，提高半导体器件的制造量率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图8为本发明提供的半导体器件的制造方法一实施例各步骤对应的结构示意图。
参考图4，提供基底200以及位于所述基底200上的钝化层201，所述钝化层201的材料为正光刻胶材料，其中，所述基底200包括第一区域I和第二区域I，所述第一区域I内具有第一焊垫202，所述第二区域II内具有第二焊垫203，且在同样的曝光显影条件下，所述第一焊垫202上方的钝化层201的显影速率比第二焊垫203上方的钝化层201的显影速率快。
本实施例中，所述基底200的材料为硅，所述基底200为硅晶圆。在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述基底200还可以具有其他半导体结构，例如，MOS晶体管、电容器、电阻器或者电感器等。本实施例中，所述基底200暴露出所述第一焊垫202顶部表面以及第二焊垫203顶部表面。
本实施例中，所述第一焊垫202的材料为铝，所述第二焊垫203的材料为铝。在其他实施例中，所述第一焊垫的材料可以为铜或钨，所述第二焊垫的材料可以为铜或钨。
所述钝化层201覆盖所述第一焊垫202表面以及第二焊垫203表面，所述钝化层201起到密封绝缘的作用，后续形成与第一焊垫202电连接的第一焊球、与第二焊垫203电连接的第二焊球提供工艺基础。
所述钝化层201的材料为正性光阻绝缘材料，因此，后续通过曝光处理工艺以及显影处理工艺，即可在钝化层201内形成暴露出第一焊球202以及第二焊球203的开口，避免了刻蚀工艺带来的刻蚀损伤，且形成开口的工艺简单。
所述钝化层201的材料包括聚苯并二恶唑(PBO)、苯环丁烯(BCB)或者聚亚酰胺(PI)。本实施例中，所述钝化层201的材料为PBO。
由于所述第一焊垫202和第二焊垫203所处基底200内的位置不同，例如，所述第一焊垫202附近的底层电路与第二焊垫203附近的底层电路不同，使得在同样的曝光显影条件下，所述第一焊垫202上方的钝化层201的显影速率与第二焊垫203上方的钝化层201的显影速率快。本实施例中，将第一焊垫202所处的基底200的区域称为第一区域I，将第二焊垫203所处的基底200的区域称为第二区域II，且在同样的曝光显影条件下，所述第一区域I的钝化层201的显影速率比第二区域II的钝化层201的显影速率快。其中，同样的曝光显影条件指的是，曝光处理采用的工艺条件相同，且显影处理采用的工艺条件相同。
本实施例中，为了便于图示和说明，以所述第一区域I的第一焊垫202的数量为一个，所述第二区域II的第二焊垫203的数量为一个，在其他实施例中，所述第一区域的第一焊垫的数量可以为任意个，所述第二区域的第二焊垫的数量也可以为任意个。
参考图5，对所述第二焊垫203上方的钝化层201进行第一曝光处理204。
由于在同样的曝光显影条件下，所述第二焊垫203上方的钝化层201的显影速率更慢，因此，本实施例中，在对第一焊垫202上方的钝化层201进行曝光显影之前，先去除第二焊垫203上方部分厚度的钝化层201，使得在后续的第二显影处理工艺之前，所述第二焊垫203上方的钝化层201的顶部低于第一焊垫202上方的钝化层201的顶部；因此，在第二显影处理工艺过程中，第二区域II需要去除的钝化层201的厚度比第一区域I需要去除的钝化层201的厚度更薄，从而能够抵消甚至消除显影速率差异带来的过显问题，保证第一区域I和第二区域II在第二显影处理工艺中的结束点(end point)接近甚至相同。
本实施例中，在所述第一曝光处理204工艺步骤中，对位于所述第二焊垫203上方的全部厚度的钝化层201进行曝光；相应的，在后续进行第二曝光处理工艺步骤中，所述第一开口下方的钝化层被光罩遮住。
所述第一曝光处理204采用第一曝光能量。本实施例中，所述第一曝光能量为500mj～1300mj，例如为600mj、700mj、800mj、950mj、1000mj、1050mj。
需要说明的是，在其他实施例中，所述第一曝光处理工艺步骤中，通过控制第一曝光处理采用的工艺条件，还可以对位于所述第二焊垫上方的部分厚底的钝化层进行第一曝光处理，且进行所述第一曝光处理的钝化层的厚度与后续第一显影处理去除的钝化层的厚度相等；相应的，在后续进行第二曝光处理工艺步骤中，对所述第一开口下方的钝化层进行曝光。
参考图6，对进行所述第一曝光处理204(参考图5)后的钝化层201进行第一显影处理，去除部分厚度的钝化层201，在所述第二区域II的钝化层201内形成第一开口205。
所述第一显影处理采用的显影液为正型显影液。本实施例中，所述第一显影处理采用的显影液为四甲基氢氧化铵(TMAH)。
所述第一显影处理仅显影去除经历过第一曝光处理204的钝化层201，而不会显影去除位于第一焊垫202上方的钝化层201。本实施例中，由于第一曝光处理204对第二焊垫203上方的全部厚度的钝化层201进行了曝光，因此需要控制所述第一显影处理的工艺条件，例如，控制第一显影处理采用的显影液浓度或者显影时长，保证所述第一显影处理仅显影去除部分厚度的钝化层201。
在其他实施例中，当第一曝光处理仅对第二焊垫上方的部分厚度的钝化层进行曝光时，所述第一显影处理可以显影去除经历过曝光的钝化层，无需严格控制第一显影处理的显影时长。
在所述第一显影处理工艺步骤中，去除的钝化层201的厚度不宜过薄，也不宜过厚。若去除的钝化层201的厚度过薄，则第一显影处理后，第二焊垫203上方的钝化层201的厚度仍然较厚，后续在第二显影处理过程中，第一焊垫202上方的钝化层201的厚度与第二焊垫203上方的钝化层201的厚度之差仍较小，改善过显问题的能力有限；若去除的钝化层201的厚度过厚，则相应第一显影处理后，第二焊垫203上方的钝化层201的厚度较薄，后续在第二显影处理过程中，第一焊垫202上方的钝化层201的厚度与第二焊垫203上方的钝化层201的厚度之差较大，容易带来第二焊垫203上方的钝化层201过快被去除的问题。
为此，本实施例中，在进行所述第一曝光处理204之前，所述钝化层201的厚度为初始厚度，在所述第一显影处理工艺步骤中，去除的钝化层201的厚度为所述初始厚度的10％～50％，例如为20％、30％、40％。
本实施例中，确定所述第一显影处理去除的钝化层201的厚度的方法包括：
S1、获取在后续第二曝光处理工艺步骤之后第二显影处理对第一焊垫202上方的钝化层201的显影速率为第一显影速率V1；
S2、获取在后续第二曝光处理工艺步骤之后第二显影处理对第二焊垫203上方的钝化层201的显影速率为第二显影速率V2，V1大于V2；
S3、在进行所述第一曝光处理之前，所述钝化层201的厚度为初始厚度D，基于所述初始厚度D以及第二显影速率V2，获取后续第二显影处理所需的显影时长T，其中，T＝D/V2；
S4、基于所述第一显影速率V1和第二显影速率V2之间的速率差V1-V2、以及所述显影时长T，确定所述第一显影处理去除的钝化层201的厚度d，其中，d＝(V1-V2)*T。
由上述分析可知，在实际工艺制造过程中，可以首先选取一个或多个基底进行测试，以获取第一显影处理去除的钝化层201的厚度，基于获取的所述厚度，以完成对实际生产工艺过程中的钝化层201的第一显影处理。
本实施例中，通过控制所述第一显影处理的显影时间，去除部分厚度的钝化层201，形成所述第一开口205。在其他实施例中，前述的第一曝光处理仅对第二焊垫上方的部分厚度的钝化层进行曝光，则相应的无需严格控制第一显影处理的工艺条件。
参考图7，在形成所述第一开口205之后，对所述第一焊垫202上方的钝化层201进行第二曝光处理206。
对所述第一焊垫202上方的全部的厚底的钝化层201进行第二曝光处理206。本实施例中，由于前述第一曝光处理对第二焊垫203上方的全部厚度的钝化层201进行了曝光，因此在所述第二曝光处理206工艺过程中，无需对第一开口205下方的钝化层201进行曝光，所述第一开口205下方的钝化层201被光罩遮住，从而能够降低第二曝光处理206中所需光罩的制造难度。
需要说明的是，在其他实施例中，前述第一曝光处理对第二焊垫上方的部分厚度的钝化层进行曝光时，相应的，在第二曝光处理工艺过程中，还需要对第一开口下方的钝化层进行曝光。
所述第二曝光处理采用第二曝光能量，由于第一焊垫202上方的钝化层201的显影能力比第二焊垫203上方的钝化层201的显影能力弱，为了弥补或抵消显影能力差异性，所述第二曝光能量大于第一曝光能量。本实施例中，所述第二曝光能量为600mj～1400mj，例如为700mj、800mj、1000mj、1250mj、1300mj、1350mj。
参考图8，在进行所述第二曝光处理之后，对所述第一开口205(参考图7)下方以及第一焊垫202上方的钝化层201进行第二显影处理，在第一时长内去除第一焊垫202上方的钝化层201，在所述第一区域I的钝化层201内形成第二开口207，在第二时长内去除位于第一开口205下方的钝化层201，在第二区域II的钝化层201内形成第三开口208，且所述第二时长与第一时长之间的时间差在工艺允许阈值内。
所述第二显影处理采用的显影液为正型显影液。本实施例中，所述第二显影处理采用的显影液为TMAH。
对所述第一开口205下方的钝化层201进行的第二显影处理与对所述第一焊垫202上方的钝化层201进行的第二显影处理为同时开始的。在所述第二显影处理工艺过程中，显影去除位于所述第一焊垫202上方的钝化层201，直至暴露出第一焊垫202表面，且显影去除位于第一开口205下方的钝化层201，直至暴露出第二焊垫203表面。
所述第二显影处理对第一焊垫202上方的钝化层201的显影速率为第一显影速率V1，第二显影处理对第二焊垫203上方的钝化层201的显影速率为第二显影速率V2，且V1大于V2，显影速率具有差异；然而，第二显影处理需要去除的第一焊垫202上方的钝化层201的厚度较第二焊垫203上方的钝化层201的厚度更厚，显影厚度具有差异，因此，所述显影厚度的差异可以减小甚至消除显影速率差异带来的第一时长与第二时长之间的时间差过大的问题，保证第一焊垫202上方的钝化层201完全去除的时间点与第二焊垫203上方的钝化层201完全去除的时间点接近或相同，以保证所述第二时长与第一时长之间的时间差在工艺允许阈值内，从而减小甚至消除过显问题，使得形成的第二开口207的宽度符合预期目标，形成的第三开口208的宽度符合预期目标，从而提高了半导体器件的生产量率。
本实施例中，所述工艺允许阈值为10s，也就是说，所述第二时长与第一时长的时间差小于或等于10s，例如，所述第二时长与第一时长的时间差可以为1s、3s、5s，所述第二时长与第一时长的时间差在工艺允许范围内。需要说明的是，在其他实施例中，根据不同的工艺需求，所述工艺允许阈值还可以为其他时间值。
本实施例中，所述第二时长与第一时长的时间差为零，即，所述第二焊垫203上方的钝化层201与所述第一焊垫202上方的钝化层201同时显影去除，所述第二开口207的宽度尺寸与所述第三开口208的宽度尺寸相同。
后续的工艺步骤包括：形成填充满所述第二开口207的第一焊球，所述第一焊球与第一焊盘202电连接，且所述第一焊球顶面高于所述钝化层201表面；形成填充满所述第三开口208的第二焊球，所述第二焊球与第二焊盘203电连接，且所述第二焊球顶面高于所述钝化层201表面。
本实施例中，由于第二开口207和第三开口208的宽度尺寸符合预期目标，相应的，形成的所述第一焊球以及第二焊球也将符合要求。若第二开口由于过显带来宽度过大的问题，则在形成第一焊球和第二焊球的工艺步骤中，由于在第二开口和第三开口内填充的焊球的材料的量相同，则第二开口内形成的焊球顶部将低于第三开口内形成的焊球顶部，甚至有可能出现焊球难以完全填充满第二开口的情形，造成半导体器件失效。
本实施例提供的半导体器件的制造方法，能够改善第一焊垫202上方的钝化层201的显影速率快带来的过显问题，提高半导体器件的生产良率，避免工艺成本的增加。
相应的，本发明还提供一种半导体器件。参考图6，本发明提供的半导体器件包括：基底200以及位于所述基底200上的钝化层201，所述钝化层201的材料为正光刻胶材料，其中，所述基底200包括第一区域和第二区域，所述第一区域基底200内具有第一焊垫202，所述第二区域基底200内具有第二焊垫203，且在同样的曝光显影条件下，所述第一焊垫202上方的钝化层201的显影速率比第二焊垫203上方的钝化层201的显影速率快；位于所述第二区域的钝化层201内的第一开口205，所述第一开口205位于所述第二焊垫201上方，所述第一开口205与第二焊垫203之间的钝化层201厚度小于所述第一焊垫202上方的钝化层201厚度。
有关所述基底200、第一焊垫202、第二焊垫203以及钝化层201的相应描述可参考前述实施例的相应说明，在此不再赘述。
本实施例中，由于所述第一开口205与第二焊垫203之间的钝化层201厚度小于第一焊垫202上方的钝化层201厚度，因此，在后续对半导体器件中的钝化层201进行曝光处理以及显影处理分别形成暴露出第一焊垫202和第二焊垫203的开口的工艺过程中，第一焊垫202上方待显影去除的钝化层201的厚度大于第二焊垫203上方待显影去除的钝化层201的厚度；而第一焊垫202上方的钝化层201的显影速率比第二焊垫203上方的钝化层201的显影速率快，前述的待形影去除的钝化层201的厚度之差正好可以减小或抵消显影速率差异带来的显影时间终点差异过大的问题，保证所述第一焊垫202上方的钝化层201显影时长与第二焊垫203上方的钝化层201显影时长之差在工艺允许时间范围内，从而避免钝化层201过显的问题。
本实施例中，所述第一开口205与第二焊垫203之间的钝化层201的厚度为第一厚度，所述第一焊垫202上方的钝化层201的厚度为第二厚度，所述第二厚度与第一厚度的厚度之差为所述第二厚度的10％～50％。在此范围内，第一厚度与第二厚度之差适中，在后续对半导体器件中的钝化层201进行曝光显影处理过程中，既能有效避免第二焊垫203上方的钝化层201过快被去除的同时，还能显著的改善第一焊垫202上方的钝化层201的过显的问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体器件的制造方法，其特征在于，包括：
提供基底以及位于所述基底上的钝化层，所述钝化层的材料为正光刻胶材料，其中，所述基底包括第一区域和第二区域，所述第一区域基底内具有第一焊垫，所述第二区域基底内具有第二焊垫，且在同样的曝光显影条件下，所述第一焊垫上方的钝化层的显影速率比第二焊垫上方的钝化层的显影速率快；
对所述第二焊垫上方的钝化层进行第一曝光处理；
对进行所述第一曝光处理后的钝化层进行第一显影处理，去除部分厚度的钝化层，在所述第二区域的钝化层内形成第一开口；
在形成所述第一开口之后，对所述第一焊垫上方的钝化层进行第二曝光处理；
在进行所述第二曝光处理之后，对所述第一开口下方以及第一焊垫上方的钝化层进行第二显影处理，在第一时长内去除第一焊垫上方的钝化层，在所述第一区域的钝化层内形成第二开口，在第二时长内去除位于第一开口下方的钝化层，在所述第二区域的钝化层内形成第三开口，且所述第二时长与第一时长之间的时间差在工艺允许阈值内。
2.如权利要求1所述半导体器件的制造方法，其特征在于，对所述第一开口下方的钝化层进行的第二显影处理与对所述第一焊垫上方的钝化层进行的第二显影处理为同时开始的。
3.如权利要求2所述半导体器件的制造方法，其特征在于，所述第二时长与第一时长之间的时间差小于或等于10s。
4.如权利要求1或3所述半导体器件的制造方法，其特征在于，所述第二时长与第一时长的时间差为零。
5.如权利要求1所述半导体器件的制造方法，其特征在于，在进行所述第一曝光处理之前，所述钝化层的厚度为初始厚度，在所述第一显影处理工艺步骤中，去除的钝化层的厚度为所述初始厚度的10％～50％。
6.如权利要求1所述半导体器件的制造方法，其特征在于，所述第一曝光处理工艺步骤中，对位于所述第二焊垫上方的全部厚度的钝化层进行曝光；在进行所述第二曝光处理工艺步骤中，所述第一开口下方的钝化层被光罩遮住。
7.如权利要求1所述半导体器件的制造方法，其特征在于，所述第一曝光处理工艺步骤中，对位于所述第二焊垫上方的部分厚度的钝化层进行曝光；在进行所述第二曝光处理工艺步骤中，对所述第一开口下方的钝化层进行曝光。
8.如权利要求6或7所述半导体器件的制造方法，其特征在于，通过控制所述第一显影处理的显影时间，去除部分厚度的钝化层，形成所述第一开口。
9.如权利要求6或7所述半导体器件的制造方法，其特征在于，确定所述第一显影处理去除的钝化层的厚度的方法包括：
获取在第二曝光处理工艺步骤之后，第二显影处理对第一焊垫上方的钝化层的显影速率为第一显影速率；
获取在第二曝光处理工艺步骤之后，第二显影处理对第二焊垫上方的钝化层的显影速率为第二显影速率；
在进行所述第一曝光处理之前，所述钝化层的厚度为初始厚度，基于所述钝化层的初始厚度以及第二显影速率，获取所述第二显影处理所需的显影时长；
基于第一显影速率和第二显影速率之间的速率差以及所述显影时长，确定所述第一显影处理去除的钝化层的厚度。
10.如权利要求1所述半导体器件的制造方法，其特征在于，所述第一曝光处理采用第一曝光能量，所述第二曝光处理采用第二曝光能量，且所述第二曝光能量大于第一曝光能量。
11.如权利要求10所述半导体器件的制造方法，其特征在于，所述第一曝光能量为
500mj～1300mj。
12.如权利要求10所述半导体器件的制造方法，其特征在于，所述第二曝光能量为
600mj～1400mj。
13.如权利要求1所述半导体器件的制造方法，其特征在于，所述第二开口的宽度尺寸与所述第三开口的宽度尺寸相同。
14.如权利要求1所述半导体器件的制造方法，其特征在于，所述钝化层的材料为正性光阻绝缘材料。
15.如权利要求14所述半导体器件的制造方法，其特征在于，所述钝化层的材料包括聚苯并二恶唑、苯环丁烯或者聚亚酰胺。
16.如权利要求14所述半导体器件的制造方法，其特征在于，所述第一显影处理采用的显影液为TMAH；所述第二显影处理采用的显影液为TMAH。
17.如权利要求1所述半导体器件的制造方法，其特征在于，在形成所述第二开口和第三开口之后，还包括步骤：形成填充满所述第二开口的第一焊球，所述第一焊球顶面高于所述钝化层表面；形成填充满所述第三开口的第二焊球，所述第二焊球顶面高于所述钝化层表面。
18.一种半导体器件，其特征在于，包括：
基底以及位于所述基底上的钝化层，所述钝化层的材料为正光刻胶材料，其中，所述基底包括第一区域和第二区域，所述第一区域基底内具有第一焊垫，所述第二区域基底内具有第二焊垫，且在同样的曝光显影条件下，所述第一焊垫上方的钝化层的显影速率比第二焊垫上方的钝化层的显影速率快；
位于所述第二区域的钝化层内的第一开口，所述第一开口位于所述第二焊垫上方，所述第一开口与第二焊垫之间的钝化层厚度小于所述第一焊垫上方的钝化层厚度。
19.如权利要求18所述半导体器件，其特征在于，所述第一开口与第二焊垫之间的钝化层的厚度为第一厚度，所述第一焊垫上方的钝化层的厚度为第二厚度，所述第二厚度与第一厚度的厚度之差为所述第二厚度的10％～50％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811324375.8A CN111162007B (zh) | 2018-11-08 | 2018-11-08 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811324375.8A CN111162007B (zh) | 2018-11-08 | 2018-11-08 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111162007A CN111162007A (zh) | 2020-05-15 |
| CN111162007B true CN111162007B (zh) | 2022-04-12 |
Family
ID=70554822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811324375.8A Active CN111162007B (zh) | 2018-11-08 | 2018-11-08 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111162007B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030096887A (ko) * | 2002-06-18 | 2003-12-31 | 삼성전자주식회사 | 패드를 갖는 반도체소자의 형성방법 |
| JP2007047533A (ja) * | 2005-08-11 | 2007-02-22 | Sanyo Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| CN101312130A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 蚀刻铝垫层的方法及凸点的形成方法 |
| CN101335203A (zh) * | 2007-06-26 | 2008-12-31 | 株式会社神户制钢所 | 层叠构造及其制造方法 |
| CN101419924A (zh) * | 2007-10-25 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101673692A (zh) * | 2008-09-09 | 2010-03-17 | 中芯国际集成电路制造(北京)有限公司 | 一种形成焊盘的两步刻蚀方法 |
| CN101964315A (zh) * | 2009-07-24 | 2011-02-02 | 中芯国际集成电路制造(上海)有限公司 | 形成焊接凸块的方法 |
| CN102593023A (zh) * | 2012-02-22 | 2012-07-18 | 苏州晶方半导体科技股份有限公司 | 凸块封装结构及凸块封装方法 |
| CN103123896A (zh) * | 2011-11-18 | 2013-05-29 | 上海华虹Nec电子有限公司 | 非感光性聚酰亚胺钝化层的制备方法 |
| CN103187323A (zh) * | 2011-12-28 | 2013-07-03 | 北大方正集团有限公司 | 一种半导体芯片及其压焊块金属层增厚制作方法 |
| CN103309164A (zh) * | 2012-03-09 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN103811308A (zh) * | 2014-03-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 电感的形成方法 |
| CN104253083A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 熔丝器件的制备方法 |
| CN105575760A (zh) * | 2014-10-10 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6579666B2 (en) * | 2000-12-27 | 2003-06-17 | Intel Corportion | Methodology to introduce metal and via openings |
| GB2379284A (en) * | 2001-09-01 | 2003-03-05 | Zarlink Semiconductor Ltd | Multiple level photolithography |
-
2018
- 2018-11-08 CN CN201811324375.8A patent/CN111162007B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030096887A (ko) * | 2002-06-18 | 2003-12-31 | 삼성전자주식회사 | 패드를 갖는 반도체소자의 형성방법 |
| JP2007047533A (ja) * | 2005-08-11 | 2007-02-22 | Sanyo Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| CN101312130A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 蚀刻铝垫层的方法及凸点的形成方法 |
| CN101335203A (zh) * | 2007-06-26 | 2008-12-31 | 株式会社神户制钢所 | 层叠构造及其制造方法 |
| CN101419924A (zh) * | 2007-10-25 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101673692A (zh) * | 2008-09-09 | 2010-03-17 | 中芯国际集成电路制造(北京)有限公司 | 一种形成焊盘的两步刻蚀方法 |
| CN101964315A (zh) * | 2009-07-24 | 2011-02-02 | 中芯国际集成电路制造(上海)有限公司 | 形成焊接凸块的方法 |
| CN103123896A (zh) * | 2011-11-18 | 2013-05-29 | 上海华虹Nec电子有限公司 | 非感光性聚酰亚胺钝化层的制备方法 |
| CN103187323A (zh) * | 2011-12-28 | 2013-07-03 | 北大方正集团有限公司 | 一种半导体芯片及其压焊块金属层增厚制作方法 |
| CN102593023A (zh) * | 2012-02-22 | 2012-07-18 | 苏州晶方半导体科技股份有限公司 | 凸块封装结构及凸块封装方法 |
| CN103309164A (zh) * | 2012-03-09 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104253083A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 熔丝器件的制备方法 |
| CN103811308A (zh) * | 2014-03-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 电感的形成方法 |
| CN105575760A (zh) * | 2014-10-10 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 倒装芯片锡铅凸块良率的提高;潘燕玲;《中国优秀硕士学位论文全文数据库》;20091231;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111162007A (zh) | 2020-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10109573B2 (en) | Packaged semiconductor devices and packaging devices and methods | |
| JP6163550B2 (ja) | ピラーオンパッド相互接続構造、半導体ダイスおよび当該相互接続構造を含むダイアセンブリ、ならびに関連する方法 | |
| US11862512B2 (en) | Semiconductor package and method of fabricating semiconductor package | |
| KR20170003360A (ko) | 디바이스 패키지 및 그 형성 방법 | |
| KR101779673B1 (ko) | 반도체 디바이스에서의 도전성 트레이스 및 그 형성 방법 | |
| US11101176B2 (en) | Method of fabricating redistribution circuit structure | |
| KR20200036734A (ko) | 반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법 | |
| JP2010192478A (ja) | 半導体装置の製造方法 | |
| US9613921B2 (en) | Structure to prevent solder extrusion | |
| KR101132825B1 (ko) | 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스 | |
| US7271095B2 (en) | Process for producing metallic interconnects and contact surfaces on electronic components | |
| US9877386B2 (en) | Substrate structure and method of manufacturing the same | |
| CN111162007B (zh) | 半导体器件及其制造方法 | |
| JP2012074406A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20200091051A1 (en) | Integrated Circuit Package and a method for Forming a Wafer Level Chip Scale Package (WLCSP) with Through Mold Via (TMV) | |
| KR20140034491A (ko) | 웨이퍼 레벨 패키지 제조용 도금 디바이스 및 이것을 이용한 웨이퍼 레벨 패키지 제조 방법 | |
| CN212625563U (zh) | 半导体器件 | |
| JP2012049454A (ja) | 半導体装置の製造方法 | |
| JP4161754B2 (ja) | 半導体装置の製造方法 | |
| US11817413B2 (en) | Semiconductor package structure comprising via structure and redistribution layer structure and method for forming the same | |
| US20240071762A1 (en) | Integrated circuit having an improved metal layer | |
| US11682648B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI678743B (zh) | 半導體線路結構及其製作方法 | |
| JP2009140949A (ja) | 半導体パッケージの製造方法 | |
| KR20000021056A (ko) | 솔더 범프 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |