CN102593023A - 凸块封装结构及凸块封装方法 - Google Patents

凸块封装结构及凸块封装方法 Download PDF

Info

Publication number
CN102593023A
CN102593023A CN2012100410793A CN201210041079A CN102593023A CN 102593023 A CN102593023 A CN 102593023A CN 2012100410793 A CN2012100410793 A CN 2012100410793A CN 201210041079 A CN201210041079 A CN 201210041079A CN 102593023 A CN102593023 A CN 102593023A
Authority
CN
China
Prior art keywords
projection
weld pad
packaged
substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100410793A
Other languages
English (en)
Other versions
CN102593023B (zh
Inventor
王之奇
王宥军
俞国庆
王�琦
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201210041079.3A priority Critical patent/CN102593023B/zh
Publication of CN102593023A publication Critical patent/CN102593023A/zh
Application granted granted Critical
Publication of CN102593023B publication Critical patent/CN102593023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种凸块封装结构及凸块封装方法，其中，凸块封装方法包括：提供待封装衬底，所述待封装衬底表面具有焊垫，焊垫表面具有凸块；在所述待封装衬底表面形成覆盖所述凸块的异向导电胶层；提供PCB板，所述PCB板具有突出PCB板表面的电极，所述电极位置与凸块位置对应；将PCB板与待封装衬底压合，使得所述电极与所述凸块位置正对并且PCB板表面与异向导电胶层表面接触，其中，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。本发明实施例的凸块封装方法工艺简便，本发明实施例的凸块封装结构封装质量高。

Description

凸块封装结构及凸块封装方法
技术领域
本发明涉及芯片封装领域，特别涉及一种晶圆级封装的凸块封装结构及凸块封装方法。
背景技术
随着可携式及高性能微电子产品向短、小、轻、薄化方向发展，传统打线方式(Wire Bonding)作为晶片与各式基材结合的封装技术已不能满足现在消费电子产品的需求，取而代之的凸块封装成为晶圆级封装的关键技术。
凸块封装被广泛应用于平面显示器的驱动芯片、影像传感芯片、RFID等封装中。现有的凸块封装工艺包括如下步骤：
请参考图1，提供待封装芯片，所述待封装芯片包括：基底10，位于基底10表面的焊垫12，位于基底10表面且覆盖所述焊垫12部分表面的钝化层13；
请参考图2，在所述焊垫12和所述钝化层13表面形成凸块14，所述凸块14材料为金属；
请参考图3，在所述凸块14表面形成焊料，所述焊料为锡铅，通过焊料将所述凸块14与印刷电路板(Printed Circuit Board，PCB)20表面的电极21电连接，所述电极21位置与凸块14对应。
在公开号为CN100390983C的中国专利文件中，还可以发现更多与凸块封装相关的信息。
但是，随着待封装芯片电极数目不断增多，使得封装后凸块间距不断减小，较常用的凸块焊接材料为锡铅，凸块作为与基材结合的桥梁，后续与PCB板等匹配时容易出现过剩的变形，导致凸块间短路。
且随着待封装芯片的进一步发展，凸块的面积也随之缩小，使得凸块与PCB板上的电极的接触面积减小，封装的难度增加，且封装后的凸块封装结构良率低。
发明内容
本发明解决的问题是提供一种封装简易且良率高的凸块封装结构及凸块封装方法。
为解决上述问题，本发明提供一种凸块封装方法，包括：提供待封装衬底，所述待封装衬底表面具有焊垫，焊垫表面具有凸块；在所述待封装衬底表面形成覆盖所述凸块的异向导电胶层；提供PCB板，所述PCB板具有突出PCB板表面的电极，所述电极位置与凸块位置对应；将PCB板与待封装衬底压合，使得所述电极与所述凸块位置正对并且PCB板表面与异向导电胶层表面接触，其中，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
可选的，所述异向导电胶层材料为异向导电薄膜。
可选的，所述异向导电胶层组成为绝缘胶材中分散着导电粒子。
可选的，所述异向导电胶层组成为为胶状环氧树脂中分散着导电粒子。
可选的，所述凸块的形成步骤为：在所述焊垫表面形成光刻胶柱，所述光刻胶柱暴露出部分所述焊垫表面；在所述焊垫表面形成覆盖所述光刻胶柱的导电层。
可选的，所述凸块的形成步骤为：在所述焊垫两侧的待封装衬底表面形成光刻胶柱；在所述焊垫表面形成覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
可选的，所述凸块的形成步骤为：在所述焊垫一侧的待封装衬底表面形成光刻胶柱；在所述焊垫表面形成覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
可选的，所述导电层为铝层、镍层和金层的堆叠结构。
可选的，所述凸块的形成步骤为：采用物理气相沉积工艺形成覆盖所述焊垫和待封装衬底的金属膜；在所述金属膜表面形成光刻胶图形，所述光刻胶图形覆盖与所述焊垫对应的金属膜；以所述光刻胶图形为掩膜，刻蚀所述金属膜直至暴露出待封装衬底，形成凸块。
可选的，所述凸块的形成步骤为：提供金属板，将所述金属板与待封装衬底键合；在所述金属板表面形成光刻胶图形，所述光刻胶图形覆盖与所述焊垫对应的金属板；以所述光刻胶图形为掩膜，采用湿法刻蚀或干法刻蚀所述金属板，直至暴露出待封装衬底，形成凸块。
可选的，所述凸块为单一覆层或多层堆叠结构。
可选的，所述异向导电胶层表面高于所述凸块表面。
可选的，所述待封装衬底表面具有钝化层，且所述钝化层覆盖部分所述焊垫表面。
本发明还提供一种凸块封装结构，包括：待封装衬底，所述待封装衬底表面具有焊垫，焊垫表面具有凸块；位于所述待封装衬底表面且覆盖所述凸块的异向导电胶层；与所述异向导电胶层粘合的PCB板，所述PCB板表面具有突出PCB板表面的电极，所述电极位置与凸块位置对应，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
可选的，所述异向导电胶层材料为异向导电薄膜。
可选的，所述异向导电胶层组成为绝缘胶材中分散着导电粒子。
可选的，所述异向导电胶层组成为为胶状环氧树脂中分散着导电粒子。
可选的，所述凸块为单一覆层或多层堆叠结构。
可选的，所述凸块包括：位于所述焊垫表面的光刻胶柱和位于所述焊垫表面且覆盖所述光刻胶柱的导电层。
可选的，所述凸块包括：位于所述焊垫两侧所述钝化层表面的光刻胶柱，覆盖所述焊垫表面、且覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
可选的，所述凸块包括：位于所述焊垫一侧所述钝化层表面的光刻胶柱，覆盖所述焊垫表面、且覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
可选的，所述异向导电胶层表面高于所述凸块表面。
可选的，所述待封装衬底表面具有钝化层，且所述钝化层覆盖部分所述焊垫表面。
与现有技术相比，本发明具有以下优点：本发明实施例的凸块封装方法在待封装衬底表面形成覆盖所述凸块的异向导电胶层，然后将具有突出PCB板表面的电极PCB板与待封装衬底压合，使得所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力，位于所述凸块与所述电极间的异向导电胶层在垂直所述封装衬底表面方向具有导电能力，使得所述凸块与所述电极电连接，但是未受到压力的异向导电胶层不具备导电能力。
所述PCB板表面与不具备导电能力的异向导电胶层表面通过导电胶粘合接触，接触面积比现有技术的凸块封装大，封装难度减小且封装质量提高。
此外，本发明实施例凸块封装方法不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
进一步的，本发明实施例凸块封装方法凸块可以采用导电胶为支撑，工艺灵活，并且在节约成本的同时还能够保证封装质量。
本实施例的凸块封装结构位于所述凸块与所述电极间的异向导电胶层由于受到垂直所述封装衬底表面的压力，在垂直所述封装衬底表面方向具有导电能力，而与PCB板粘合的所述异向导电胶层没有导电能力，所述PCB板表面与不具备导电能力的异向导电胶层表面通过导电胶粘合接触，接触面积比现有技术的凸块封装结构大，封装难度减小且封装质量提高，本发明的实施例不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
附图说明
图1至图3为现有的凸块封装工艺的剖面结构示意图；
图4为本发明的一实施例的凸块封装方法流程示意图；
图5为本发明的第一实施例的凸块封装方法流程示意图；
图6至图10为本发明的第一实施例的凸块封装方法的剖面结构示意图；
图11为本发明的第二实施例的凸块封装方法流程示意图；
图12至图17为本发明的第二实施例的凸块封装方法的剖面结构示意图；
图18为本发明的第三实施例的凸块封装方法流程示意图；
图19至图22为本发明的第三实施例的凸块封装方法的剖面结构示意图；
图23为本发明又一实施例的凸块封装结构剖面示意图。
具体实施方式
现有的凸块封装通常在待封装芯片10的凸块14表面形成焊料，然后通过焊料将凸块14与PCB板上的电极21电连接；由于待封装芯片的进一步发展，凸块的面积也随之缩小，使得凸块与PCB板上的电极的接触面积减小，封装的难度增加，且现有的凸块封装需要在小面积的所述凸块14表面形成焊料，焊料容易过剩，导致相邻或相近的凸块间短路，此外，凸块作为与基材结合的桥梁，后续与PCB板等匹配时需要承受压力，发生形变，且凸块与凸块间间距较小，形变的凸块更容易与相邻和相近的凸块短路。
为此，本发明的发明人经过大量的研究，提供一种凸块封装方法，请参考图4，包括如下步骤：
步骤S10，提供待封装衬底，所述待封装衬底表面具有焊垫，焊垫表面具有凸块；
步骤S11，在所述待封装衬底表面形成覆盖所述凸块的异向导电胶层；
步骤S12，提供PCB板，所述PCB板具有突出PCB板表面的电极，所述电极位置与凸块位置对应；
步骤S13，将PCB板与待封装衬底压合，使得所述电极与所述凸块位置正对并且PCB板表面与异向导电胶层表面接触，其中，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
需要说明的是，所述异向导电胶层表面高于所述凸块表面。
本发明的实施例形成在待封装衬底表面覆盖所述凸块的异向导电胶层，然后将具有突出PCB板表面的电极PCB板与待封装衬底压合，使得所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力，位于所述凸块与所述电极间的异向导电胶层在垂直所述封装衬底表面方向具有导电能力，使得所述凸块与所述电极电连接，但是未受到压力的异向导电胶层不具备导电能力；进一步的，所述PCB板表面与不具备导电能力的异向导电胶层表面通过导电胶粘合接触，接触面积比现有技术的凸块封装大，封装难度减小且封装质量提高；此外，本发明的实施例不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
本发明还提供一种凸块封装结构，包括：
待封装衬底，所述待封装衬底表面具有焊垫，焊垫表面具有凸块；
位于所述待封装衬底表面且覆盖所述凸块的异向导电胶层；
与所述异向导电胶层粘合的PCB板，所述PCB板表面具有突出PCB板表面的电极，所述电极位置与凸块位置对应，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
具体地，所述异向导电胶层表面高于所述凸块表面。
本实施例的凸块封装结构位于所述凸块与所述电极间的异向导电胶层由于受到垂直所述封装衬底表面的压力，在垂直所述封装衬底表面方向具有导电能力，而与PCB板粘合的所述异向导电胶层没有导电能力，所述PCB板表面与不具备导电能力的异向导电胶层表面通过导电胶粘合接触，接触面积比现有技术的凸块封装结构大，封装难度减小且封装质量提高，本发明的实施例不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
第一实施例
下面结合第一实施例对本发明的凸块封装方法做详细说明，请参考图5，包括如下步骤：
步骤S101，提供待封装衬底，所述待封装衬底表面具有焊垫，所述待封装衬底表面具有钝化层，且所述钝化层覆盖部分所述焊垫表面；
步骤S102，在所述焊垫表面形成凸块；
步骤S103，在所述钝化层表面形成覆盖所述凸块的异向导电胶层；
步骤S104，提供PCB板，所述PCB板具有突出PCB板表面的电极，所述电极位置与凸块位置对应；
步骤S105，将所述PCB板与待封装衬底压合，使得所述凸块与所述电极位置正对并且PCB板表面与异向导电胶层表面粘合，其中，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
图6至图10为本发明提供的凸块封装方法的第一实施例过程示意图。
请参考图6，提供待封装衬底100，所述待封装衬底100表面具有焊垫101，所述待封装衬底100表面具有钝化层102，且所述钝化层102覆盖部分所述焊垫101表面。
所述待封装衬底100可以是形成有半导体器件的硅衬底、砷化镓衬底、绝缘层上的硅衬底。
所述焊垫101通过后续形成的凸块与电路板电连接，所述焊垫101的材料为导电材料，比如为铜、铝、金等导电金属，所述焊垫101可以为多个且彼此之间分立，在本实施例中，仅示出1个焊垫，本领域的技术人员可以根据具体的产品选择所述焊垫101的数量和位置，所述焊垫101的数量和位置不应过分限制本发明的保护范围，在此特意声明。
所述焊垫101的侧壁覆盖有所述钝化层102，所述钝化层102用于保护所述焊垫101避免受到损伤，所述钝化层102的材料为氮化硅、氧化硅，所述钝化层102覆盖所述焊垫101的侧壁和部分表面。
请参考图7，在所述焊垫101表面形成凸块110。
所述凸块110用于电连接所述焊垫101和后续的封装的PCB板，所述凸块为导电结构，在本实施例中，所述凸块为金属块体、金属膜、合金块体、合金膜或多层金属层堆叠结构。
实例1
采用物理气相沉积工艺形成覆盖所述焊垫101和钝化层102的金属膜；在所述金属膜表面形成光刻胶图形，所述光刻胶图形覆盖与所述焊垫101对应的金属膜；以所述光刻胶图形为掩膜，刻蚀所述金属膜直至暴露出钝化层102，形成凸块110；
在本实例中，所述金属膜可以是单一膜层也可以是多层堆叠结构。
实例2
提供一金属板，将所述金属板与待封装衬底100键合；在所述金属板表面形成光刻胶图形，所述光刻胶图形覆盖与所述焊垫101对应的金属板；以所述光刻胶图形为掩膜，采用湿法刻蚀或干法刻蚀所述金属板，直至暴露出钝化层102，形成凸块110。
在本实例中，所述金属板可以是多层堆叠或单一层，所述金属板材料可以是金属或合金。
请参考图8，在所述钝化层102表面形成覆盖所述凸块110的异向导电胶层120。
所述异向导电胶层120表面高于所述凸块110表面。
所述异向导电胶层120材料为异向导电薄膜(Anisotropic ConductiveFilm，ACF)，具有沿受力方向导电的特性，在本实施例中，所述异向导电胶层120材料组成为导电粒子及绝缘胶材两部分，具体为绝缘胶材中分散着导电粒子，所述异向导电胶上下表面各有一层保护膜来保护主成分。使用时先将上保护膜(Cover Film)撕去，将ACF胶膜贴附至所述钝化层102表面，再后续工艺中把下保护膜(Base Film)也撕掉。在精准对位后将后续的PCB板与待封装衬底100压合，经加热及加压一段时间后使绝缘胶材固化，最后形成垂直导通、横向绝缘的稳定结构。
在一实施例中，所述异向导电胶层120具体为胶状环氧树脂中分散着导电粒子121。
请参考图9，提供PCB板130，所述PCB板130具有突出PCB板130表面的电极131，所述电极131位置与所述凸块110位置对应。
所述PCB板130印刷有电路、且所述PCB板具有端口，所述PCB板与待封装衬底100电连接，便于待封装衬底100输入或输出信号。
所述PCB板130具有突出PCB板130表面的电极131，所述电极131在后续封装时与所述焊垫电连接。
需要说明的是，所述电极131突出PCB板130表面，在后续封装时，在PCB板130与所述异向导电胶层120接触时，突出的电极131能够与凸块110一起对位于电极131和凸块110之间的异向导电胶层120施加垂直所述PCB板130表面的力，使得位于电极131和凸块110之间的异向导电胶层120垂直导通。
请参考图10，将所述PCB板130与待封装衬底100压合，使得所述凸块110与所述电极131位置正对并且PCB板130表面与异向导电胶层120表面粘合，其中，位于所述凸块110与电极131间的异向导电胶层120受到垂直所述封装衬底100表面的压力。
具体地，把所述异向导电胶层120的下保护膜(Base Film)撕掉，在精准对位后将所述PCB板130与待封装衬底100压合，经加热及加压一段时间，使得所述凸块110与电极131位置正对并且PCB板130表面与异向导电胶层120表面粘合，使所述异向导电胶层120的绝缘胶材固化，最后形成垂直导通、横向绝缘的稳定结构，其中由于电极131凸出于所述PCB板，在加压工程中对位于所述凸块110与电极131之间的异向导电胶层120施加垂直所述封装衬底100表面的压力，使得位于所述凸块110与电极131之间的异向导电胶层120垂直导通。
而对于不位于所述凸块110与电极131之间的异向导电胶层120，受到垂直的压力较小或根本不受到压力，没有受到压力的部分异向导电胶层120与所述PCB板130通过加热粘合，形成一体，提高了PCB板130与待封装衬底100的接触面积，粘合牢固，封装效果佳。
本发明的实施例不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
采用上述凸块封装方法形成的凸块封装结构，请参考图10，包括：
待封装衬底100，所述待封装衬底100表面具有焊垫101，所述待封装衬底100表面具有钝化层102，且所述钝化层102覆盖部分所述焊垫101表面；
所述焊垫101表面具有凸块110；
位于所述待封装衬底100表面、且覆盖所述凸块110的异向导电胶层120；
与所述异向导电胶层120粘合的PCB板130，所述PCB板130表面具有突出PCB板130表面的电极131，所述电极131位置与凸块110位置对应，位于所述凸块110与所述电极131间的异向导电胶层120受到垂直所述封装衬底100表面的压力。
具体地，所述焊垫101材料为金属，比如为铜、金、铝或镍；所述钝化层102的材料为氧化硅或氮化硅。
所述凸块110是多层堆叠或单一层结构，所述凸块的材料为金属、合金；
所述异向导电胶层120材料为ACF，所述异向导电胶层120材料组成为导电粒子及绝缘胶材两部分，比如所述异向导电胶层120为胶状环氧树脂中分散着导电粒子121。
本实施例的凸块封装结构位于所述凸块与所述电极间的异向导电胶层由于受到垂直所述封装衬底表面的压力，在垂直所述封装衬底表面方向具有导电能力，而与PCB板粘合的所述异向导电胶层没有导电能力，所述PCB板表面与不具备导电能力的异向导电胶层表面通过导电胶粘合接触，接触面积比现有技术的凸块封装结构大，封装难度减小且封装质量提高，本发明的实施例不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
第二实施例
下面结合第二实施例对本发明的凸块封装方法做详细说明，请参考图11，包括如下步骤：
步骤S201，提供待封装衬底，所述待封装衬底表面具有焊垫，所述待封装衬底表面具有钝化层，且所述钝化层覆盖部分所述焊垫表面；
步骤S202，在所述焊垫表面形成光刻胶柱，所述光刻胶柱暴露出部分所述焊垫表面；
步骤S203，在所述焊垫表面形成覆盖所述光刻胶柱的导电层；
步骤S204，在所述钝化层表面形成覆盖所述导电层的异向导电胶层；
步骤S205，提供PCB板，所述PCB板具有突出PCB板表面的电极，所述电极位置与导电层位置对应；
步骤S206，将所述PCB板与待封装衬底压合，使得所述导电层与所述电极位置正对并且PCB板表面与异向导电胶层表面粘合，其中，位于所述导电层与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
图12至图17为本发明提供的凸块封装方法的第二实施例过程示意图。
请参考图12，提供待封装衬底200，所述待封装衬底200表面具有焊垫201，所述待封装衬底200表面具有钝化层202，且所述钝化层202覆盖部分所述焊垫201表面。
所述待封装衬底200可以是形成有半导体器件的硅衬底、砷化镓衬底、绝缘层上的硅衬底。
所述焊垫201通过后续形成的凸块与电路板电连接，所述焊垫201的材料为导电材料，比如为铜、铝、金等导电金属，所述焊垫201可以为多个且彼此之间分立，在本实施例中，仅示出1个焊垫，本领域的技术人员可以根据具体的产品选择所述焊垫201的数量和位置，所述焊垫201的数量和位置不应过分限制本发明的保护范围，在此特意声明。
所述焊垫201的侧壁覆盖有所述钝化层202，所述钝化层202用于保护所述焊垫201避免受到损伤，所述钝化层202的材料为氮化硅、氧化硅，所述钝化层202覆盖所述焊垫201的侧壁和部分表面。
请参考图13，在所述焊垫201表面形成光刻胶柱211，所述光刻胶柱211暴露出部分所述焊垫201表面。
所述光刻胶柱211作为凸块的支撑体，后续在所述光刻胶柱211表面形成导电覆盖层，与所述焊垫201电连接，采用光刻胶柱211作为凸块的支撑体具有成本低廉、形成位置灵活的优点。
所述光刻胶柱211的形成步骤包括：在所述焊垫201和所述钝化层202表面形成光刻胶层，对所述光刻胶层进行曝光显影，保留位于所述焊垫201表面的光刻胶层形成所述光刻胶柱211。
需要说明的是，由于所述光刻胶柱211的材料为光刻胶，而光刻胶为不导电材料，因此所述光刻胶柱211暴露出部分所述焊垫201表面，若采用导电的光刻胶，则光刻胶柱不需要暴露出部分所述焊垫201表面且不需要额外形成导电覆盖层，但是不导电的光刻胶柱成本低廉，在本实施例中，采用不导电的光刻胶柱做示范性说明。
请参考图14，在所述焊垫201表面形成覆盖所述光刻胶柱211的导电层212。
所述导电层212用于与所述光刻胶柱211一起形成凸块，所述导电层212材料为Ni、Au、Al，所述导电层形成在所述光刻胶柱211的表面和侧壁并且形成在所述焊垫201未被光刻胶柱211覆盖的表面。
在本实施例中，所述导电层212的形成步骤包括：
采用溅镀工艺形成一层覆盖所述钝化层202、所述焊垫201和所述光刻胶柱211的铝层(未图示)；
然后，对所述铝层进行光刻，去除位于所述钝化层202表面的铝层，保留覆盖所述焊垫201和所述光刻胶柱211的铝层，需要说明的是，为了降低光刻工艺难度，也可以保留部分位于所述钝化层202表面的铝层，只需要与所述光刻胶柱211对应的铝层之间彼此绝缘即可，本领域的技术人员可以根据实际的生产需求，选择保留合适的铝层，在这里不应过分限制本发明的保护范围，在此特意说明。
之后，通过电镀工艺，在铝层表面依次电镀镍层和金层，在电镀完镍层和金层之后，还可以采用刻蚀工艺去除形成在所述钝化层202表面的多余金属层(铝层、镍层和/或金层)。
在本实施例中，所述导电层212包括：位于所述焊垫201表面且覆盖所述光刻胶柱211的铝层；位于所述铝层表面的镍层；位于镍层表面的金层。
需要说明的是，在其他实施例中，所述导电层212可以是单一覆层，比如单一的金层、单一的铜层、单一的镍层、单一的铝层；或者导电层212可以是金层、铜层、镍层、铝层的一种或几种堆叠结构。
请参考图15，在所述钝化层202表面形成覆盖所述导电层212的异向导电胶层220。
所述异向导电胶层220表面高于所述导电层212表面。
所述异向导电胶层220(Anisotropic Conductive Film，ACF)具有沿受力方向导电的特性，在本实施例中，所述异向导电胶层220材料组成为导电粒子及绝缘胶材两部分，所述异向导电胶上下表面各有一层保护膜来保护主成分。使用时先将上保护膜(Cover Film)撕去，将ACF胶膜贴附至所述钝化层202表面，再后续工艺中把下保护膜(Base Film)也撕掉。在精准对位后将后续的PCB板与待封装衬底200压合，经加热及加压一段时间后使绝缘胶材固化，最后形成垂直导通、横向绝缘的稳定结构。
在一实施例中，所述异向导电胶层220具体为胶状环氧树脂中分散着导电粒子221。
请参考图16，提供PCB板230，所述PCB板230具有突出PCB板230表面的电极231，所述电极231位置与所述导电层212位置对应。
所述PCB板230印刷有电路、且所述PCB板具有端口，所述PCB板与待封装芯片200电连接，便于待封装芯片200输入或输出信号。
所述PCB板230具有突出PCB板230表面的电极231，所述电极231在后续封装时与所述焊垫电连接。
需要说明的是，所述电极231突出PCB板230表面，在后续封装时，在PCB板230与所述异向导电胶层220接触时，突出的电极231能够与所述导电层212一起对位于电极231和所述导电层212之间的异向导电胶层220施加垂直所述PCB板230表面的力，使得位于电极231和所述导电层212之间的异向导电胶层220垂直导通。
请参考图17，将所述PCB板230与待封装衬底200压合，使得所述导电层212与所述电极231位置正对并且PCB板表面与异向导电胶层表面粘合，其中，位于所述导电层212与所述电极231间的异向导电胶层受到垂直所述封装衬底200表面的压力。
具体地，把所述异向导电胶层220的下保护膜(Base Film)撕掉，在精准对位后将所述PCB板230与待封装衬底200压合，经加热及加压一段时间，使得所述导电层212与电极231位置正对并且PCB板230表面与异向导电胶层220表面粘合，使所述异向导电胶层220的绝缘胶材固化，最后形成垂直导通、横向绝缘的稳定结构，其中由于电极231凸出于所述PCB板，在加压工程中对位于所述导电层212与电极231之间的异向导电胶层220施加垂直所述封装衬底200表面的压力，使得位于所述导电层212与电极231之间的异向导电胶层220垂直导通。
需要说明的是，在本实施例中，由于凸块由所述光刻胶柱211和所述导电层212组成，本实施例的凸块较软，而采用异向导电胶层220使得凸块与电极231电连接的结构，能够避免电极231直接与凸块电连接，较软的凸块受到应力较大而产生形变的缺陷。
本实施例具有如下优点：本实施例中，对于不位于所述导电层212与电极231之间的异向导电胶层220，受到垂直的压力较小或根本不受到压力，没有受到压力的部分异向导电胶层220与所述PCB板230通过加热粘合，形成一体，提高了PCB板230与待封装衬底200的接触面积，粘合牢固，封装效果佳。
本发明的实施例不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
采用本实施例的凸块封装方法形成的凸块封装结构，请参考图17，包括：
待封装衬底200，所述待封装衬底200表面具有焊垫201，所述待封装衬底200表面具有钝化层202，且所述钝化层202覆盖部分所述焊垫201表面；
所述焊垫201表面具有凸块，所述凸块包括：位于所述焊垫201表面的光刻胶柱211和位于所述焊垫201表面且覆盖所述光刻胶柱211的导电层212；
位于所述待封装衬底200表面、且覆盖所述凸块的异向导电胶层220；
与所述异向导电胶层220粘合的PCB板230，所述PCB板230表面具有突出PCB板230表面的电极231，所述电极231位置与所述导电层212位置对应，位于所述导电层212与所述电极231间的异向导电胶层220受到垂直所述封装衬底200表面的压力。
具体地，所述焊垫201材料为金属，比如为铜、金、铝或镍；所述钝化层202的材料为氧化硅或氮化硅。
所述光刻胶柱211暴露出部分所述焊垫201。
所述异向导电胶层220材料为ACF，所述异向导电胶层220材料组成为导电粒子及绝缘胶材两部分，比如所述异向导电胶层220为胶状环氧树脂中分散着导电粒子221。
本实施例的凸块封装结构位于所述凸块与所述电极间的异向导电胶层由于受到垂直所述封装衬底表面的压力，在垂直所述封装衬底表面方向具有导电能力，而与PCB板粘合的所述异向导电胶层没有导电能力，所述PCB板表面与不具备导电能力的异向导电胶层表面通过导电胶粘合接触，接触面积比现有技术的凸块封装结构大，封装难度减小且封装质量提高，本发明的实施例不需要采用焊料，在凸块间距减小的凸块封装中，不会出现焊料容易过剩，导致相邻或相近的凸块间短路；进一步的，本发明的实施例的凸块虽然采用光刻胶柱211作为支撑，但是凸块不与焊垫直接接触，受到应力较小，发生形变可能性也较小，封装质量高。
第三实施例
下面结合第三实施例对本发明的凸块封装方法做详细说明，请参考图18，包括如下步骤：
步骤S301，提供待封装衬底，所述待封装衬底表面具有焊垫，所述待封装衬底表面具有钝化层，且所述钝化层覆盖部分所述焊垫表面；
步骤S302，在所述焊垫两侧的钝化层表面形成光刻胶柱；
步骤S303，在所述焊垫表面形成覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层；
步骤S304，在所述钝化层表面形成覆盖所述导电层的异向导电胶层；
步骤S305，提供PCB板，所述PCB板具有突出PCB板表面的电极，所述电极位置与导电层位置对应；
步骤S306，将所述PCB板与待封装衬底压合，使得所述导电层与所述电极位置正对并且PCB板表面与异向导电胶层表面粘合，其中，位于所述导电层与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
图19至图22为本发明提供的凸块封装方法的第三实施例过程示意图。
请参考图19，提供待封装衬底300，所述待封装衬底300表面具有焊垫301，所述待封装衬底300表面具有钝化层302，且所述钝化层302覆盖部分所述焊垫301表面。
所述待封装衬底300的具体描述可以参加第一实施例和第二实施例的相关叙述，在这里不再赘述。
请参考图20，在所述焊垫301两侧的钝化层302表面形成光刻胶柱311。
所述光刻胶柱311作为凸块的支撑体，后续在所述光刻胶柱311表面形成导电覆盖层，与所述焊垫301电连接，采用光刻胶柱311作为凸块的支撑体具有成本低廉、形成位置灵活的优点。
所述光刻胶柱311的形成步骤包括：在所述焊垫301和所述钝化层302表面形成光刻胶层，对所述光刻胶层进行曝光显影，保留位于所述焊垫301两侧的钝化层302表面的光刻胶层，形成所述光刻胶柱311。
需要说明的是，所述光刻胶柱311可以部分覆盖所述焊垫301，当光刻胶柱311为导电材料时，所述光刻胶柱311可以完全覆盖所述焊垫301；但是不导电的光刻胶柱成本低廉，在本实施例中，采用不导电的光刻胶柱做示范性说明。
请参考图21，在所述焊垫301表面形成覆盖所述光刻胶柱311表面和位于所述焊垫301表面的光刻胶柱311侧壁的导电层312。
所述导电层312用于与位于所述焊垫301两侧的所述光刻胶柱311一起形成凸块，所述导电层312材料为Ni、Au、Al，所述导电层312位于所述焊垫301表面、覆盖位于所述焊垫301表面的光刻胶柱311侧壁、以及覆盖所述光刻胶柱311表面。
在本实施例中，所述导电层312的形成步骤包括：
采用溅镀工艺形成一层覆盖所述钝化层302、所述焊垫301和所述光刻胶柱311的铝层(为图示)；
然后，对所述铝层进行光刻，去除位于所述钝化层302表面的铝层，保留覆盖所述焊垫301和所述光刻胶柱311的铝层。
之后，通过电镀工艺，在铝层表面依次电镀镍层和金层，在电镀完镍层和金层之后，还可以采用刻蚀工艺去除形成在所述钝化层302表面的多余金属层(铝层、镍层和/或金层)。
在本实施例中，所述导电层312包括：位于所述焊垫301表面且覆盖所述光刻胶柱311表面、覆盖位于所述焊垫301表面的光刻胶柱311侧壁的铝层；位于所述铝层表面的镍层；位于镍层表面的金层。
需要说明的是，在其他实施例中，所述导电层312可以是单一覆层，比如单一的金层、单一的铜层、单一的镍层、单一的铝层；或者导电层312可以是金层、铜层、镍层、铝层的一种或几种堆叠结构。
请参考图22，在所述钝化层302表面形成覆盖所述导电层312的异向导电胶层320。
所述异向导电胶层320的特性和形成方法可以参考第一实施例和第二实施例的相关所述异向导电胶层320的叙述，在这里不再赘述。
同样地，步骤S305的具体描述也请参考第一实施例和第二实施例的相关叙述，在这里不再赘述。
请参考图22，将所述PCB板330与待封装衬底300压合，使得所述导电层312与所述电极331位置正对并且PCB板330表面与异向导电胶层320表面粘合，其中，位于所述导电层312与所述电极331间的异向导电胶层320受到垂直所述封装衬底300表面的压力。
其中，具体的描述请参考第一实施例和第二实施例的相关叙述，在这里不再赘述。
本实施例中，位于所述焊垫301两侧所述钝化层302表面的光刻胶柱311形成较大的接触面积，与PCB板330连接时，所述电极331能够充分与位于光刻胶柱311表面的导电层312接触，产品可靠性高。
请参考图22，采用本实施例的凸块封装方法形成的凸块封装结构包括：
待封装衬底300，所述待封装衬底300表面具有焊垫301，所述待封装衬底300表面具有钝化层302，且所述钝化层302覆盖部分所述焊垫301表面；
所述焊垫301表面具有凸块，所述凸块包括：位于所述焊垫301两侧所述钝化层302表面的光刻胶柱311，覆盖所述焊垫301表面、且覆盖所述光刻胶柱311表面和位于所述焊垫301表面的光刻胶柱311侧壁的导电层312。
位于所述待封装衬底300表面、且覆盖所述凸块的异向导电胶层320；
与所述异向导电胶层320粘合的PCB板330，所述PCB板330表面具有突出PCB板330表面的电极331，所述电极331位置与所述导电层312位置对应，位于所述导电层312与所述电极331间的异向导电胶层320受到垂直所述封装衬底300表面的压力。
本实施例中，位于所述焊垫301两侧所述钝化层302表面的光刻胶柱311具有较大的接触面积，与PCB板330连接时，在不改变焊垫301尺寸大小的前提下，所述电极331能够充分与位于光刻胶柱311表面的导电层312接触，产品可靠性高。
请参考图23，在另一实施例中，也可以在所述焊垫301一侧的钝化层302表面形成光刻胶柱311，在所述焊垫表面形成覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。后续参考第三实施例的步骤形成封装结构。在所述焊垫301一侧的钝化层302表面形成光刻胶柱311具有PCB板的电极设计灵活，工艺可调性高的优点。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (23)

1.一种凸块封装方法，其特征在于，包括：
提供待封装衬底，所述待封装衬底表面具有焊垫，焊垫表面具有凸块；
在所述待封装衬底表面形成覆盖所述凸块的异向导电胶层；
提供PCB板，所述PCB板具有突出PCB板表面的电极，所述电极位置与凸块位置对应；
将PCB板与待封装衬底压合，使得所述电极与所述凸块位置正对并且PCB板表面与异向导电胶层表面接触，其中，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
2.如权利要求1所述凸块封装方法，其特征在于，所述异向导电胶层材料为异向导电薄膜。
3.如权利要求2所述凸块封装方法，其特征在于，所述异向导电胶层组成为绝缘胶材中分散着导电粒子。
4.如权利要求3所述凸块封装方法，其特征在于，所述异向导电胶层组成为为胶状环氧树脂中分散着导电粒子。
5.如权利要求1所述凸块封装方法，其特征在于，所述凸块的形成步骤为：在所述焊垫表面形成光刻胶柱，所述光刻胶柱暴露出部分所述焊垫表面；在所述焊垫表面形成覆盖所述光刻胶柱的导电层。
6.如权利要求1所述凸块封装方法，其特征在于，所述凸块的形成步骤为：在所述焊垫两侧的待封装衬底表面形成光刻胶柱；在所述焊垫表面形成覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
7.如权利要求1所述凸块封装方法，其特征在于，所述凸块的形成步骤为：在所述焊垫一侧的待封装衬底表面形成光刻胶柱；在所述焊垫表面形成覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
8.如权利要求5、6或7所述凸块封装方法，其特征在于，所述导电层为铝层、镍层和金层的堆叠结构。
9.如权利要求1所述凸块封装方法，其特征在于，所述凸块的形成步骤为：采用物理气相沉积工艺形成覆盖所述焊垫和待封装衬底的金属膜；在所述金属膜表面形成光刻胶图形，所述光刻胶图形覆盖与所述焊垫对应的金属膜；以所述光刻胶图形为掩膜，刻蚀所述金属膜直至暴露出待封装衬底，形成凸块。
10.如权利要求1所述凸块封装方法，其特征在于，所述凸块的形成步骤为：提供金属板，将所述金属板与待封装衬底键合；在所述金属板表面形成光刻胶图形，所述光刻胶图形覆盖与所述焊垫对应的金属板；以所述光刻胶图形为掩膜，采用湿法刻蚀或干法刻蚀所述金属板，直至暴露出待封装衬底，形成凸块。
11.如权利要求9或10所述凸块封装方法，其特征在于，所述凸块为单一覆层或多层堆叠结构。
12.如权利要求1所述凸块封装方法，其特征在于，所述异向导电胶层表面高于所述凸块表面。
13.如权利要求1所述凸块封装方法，其特征在于，所述待封装衬底表面具有钝化层，且所述钝化层覆盖部分所述焊垫表面。
14.一种凸块封装结构，其特征在于，包括：
待封装衬底，所述待封装衬底表面具有焊垫，焊垫表面具有凸块；
位于所述待封装衬底表面且覆盖所述凸块的异向导电胶层；
与所述异向导电胶层粘合的PCB板，所述PCB板表面具有突出PCB板表面的电极，所述电极位置与凸块位置对应，位于所述凸块与所述电极间的异向导电胶层受到垂直所述封装衬底表面的压力。
15.如权利要求14所述的凸块封装结构，其特征在于，所述异向导电胶层材料为异向导电薄膜。
16.如权利要求14所述的凸块封装结构，其特征在于，所述异向导电胶层组成为绝缘胶材中分散着导电粒子。
17.如权利要求14所述的凸块封装结构，其特征在于，所述异向导电胶层组成为为胶状环氧树脂中分散着导电粒子。
18.如权利要求14所述的凸块封装结构，其特征在于，所述凸块为单一覆层或多层堆叠结构。
19.如权利要求14所述的凸块封装结构，其特征在于，所述凸块包括：位于所述焊垫表面的光刻胶柱和位于所述焊垫表面且覆盖所述光刻胶柱的导电层。
20.如权利要求14所述的凸块封装结构，其特征在于，所述凸块包括：位于所述焊垫两侧所述钝化层表面的光刻胶柱，覆盖所述焊垫表面、且覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
21.如权利要求14所述的凸块封装结构，其特征在于，所述凸块包括：位于所述焊垫一侧所述钝化层表面的光刻胶柱，覆盖所述焊垫表面、且覆盖所述光刻胶柱表面和位于所述焊垫表面的光刻胶柱侧壁的导电层。
22.如权利要求14所述的凸块封装结构，其特征在于，所述异向导电胶层表面高于所述凸块表面。
23.如权利要求14所述的凸块封装结构，其特征在于，所述待封装衬底表面具有钝化层，且所述钝化层覆盖部分所述焊垫表面。
CN201210041079.3A 2012-02-22 2012-02-22 凸块封装结构及凸块封装方法 Active CN102593023B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210041079.3A CN102593023B (zh) 2012-02-22 2012-02-22 凸块封装结构及凸块封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210041079.3A CN102593023B (zh) 2012-02-22 2012-02-22 凸块封装结构及凸块封装方法

Publications (2)

Publication Number Publication Date
CN102593023A true CN102593023A (zh) 2012-07-18
CN102593023B CN102593023B (zh) 2016-04-13

Family

ID=46481491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210041079.3A Active CN102593023B (zh) 2012-02-22 2012-02-22 凸块封装结构及凸块封装方法

Country Status (1)

Country Link
CN (1) CN102593023B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895769A (zh) * 2015-02-17 2016-08-24 新世纪光电股份有限公司 发光装置及其制作方法
US10573779B2 (en) 2014-07-14 2020-02-25 Genesis Photonics Inc. Method for manufacturing light emitting unit
WO2020087594A1 (zh) * 2018-10-31 2020-05-07 中芯集成电路（宁波）有限公司 使用可光刻键合材料的晶圆级封装方法
CN111162007A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US10755979B2 (en) 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
CN113471159A (zh) * 2021-07-02 2021-10-01 颀中科技（苏州）有限公司 一种金属凸块结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354526A (zh) * 2000-11-21 2002-06-19 财团法人工业技术研究院 发光元件覆晶组装的方法及其结构
CN1447425A (zh) * 2002-03-22 2003-10-08 裕沛科技股份有限公司 制作封装输出输入端点的方法以及其结构
CN1956177A (zh) * 2005-10-24 2007-05-02 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
CN101988994A (zh) * 2009-07-30 2011-03-23 瀚宇彩晶股份有限公司 焊垫、晶片-基板接合的封装构造及液晶显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354526A (zh) * 2000-11-21 2002-06-19 财团法人工业技术研究院 发光元件覆晶组装的方法及其结构
CN1447425A (zh) * 2002-03-22 2003-10-08 裕沛科技股份有限公司 制作封装输出输入端点的方法以及其结构
CN1956177A (zh) * 2005-10-24 2007-05-02 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
CN101988994A (zh) * 2009-07-30 2011-03-23 瀚宇彩晶股份有限公司 焊垫、晶片-基板接合的封装构造及液晶显示面板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573779B2 (en) 2014-07-14 2020-02-25 Genesis Photonics Inc. Method for manufacturing light emitting unit
CN105895769A (zh) * 2015-02-17 2016-08-24 新世纪光电股份有限公司 发光装置及其制作方法
WO2020087594A1 (zh) * 2018-10-31 2020-05-07 中芯集成电路（宁波）有限公司 使用可光刻键合材料的晶圆级封装方法
US10755979B2 (en) 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
CN111162007A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN111162007B (zh) * 2018-11-08 2022-04-12 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN113471159A (zh) * 2021-07-02 2021-10-01 颀中科技（苏州）有限公司 一种金属凸块结构的制备方法
WO2023273593A1 (zh) * 2021-07-02 2023-01-05 颀中科技（苏州）有限公司 一种金属凸块结构的制备方法

Also Published As

Publication number Publication date
CN102593023B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
CN102593023B (zh) 凸块封装结构及凸块封装方法
TWI240399B (en) Chip package structure and process for fabricating the same
WO2007026392A1 (ja) 半導体装置およびその製造方法
TW201312723A (zh) 晶片封裝結構及其製造方法
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN102270590A (zh) 晶圆级封装结构及封装方法
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
US7659620B2 (en) Integrated circuit package employing a flexible substrate
CN101471269A (zh) 半导体器件的制造方法
CN100483703C (zh) 堆叠式半导体封装结构及其制造方法
TWI355731B (en) Chips-between-substrates semiconductor package and
US10050187B1 (en) Light-emitting device and manufacturing method of light-emitting device
KR101219086B1 (ko) 패키지 모듈
TWI243437B (en) Sliding type thin fingerprint sensor package
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
CN211045375U (zh) 晶圆级芯片封装结构
CN111554618A (zh) 一种芯片封装方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
TW200836306A (en) Multi-chip stack package
JP2004288815A (ja) 半導体装置及びその製造方法
TWI345823B (en) Semiconductor package with wire-bonding connections
TWI394219B (zh) 半導體封裝之電性連接方法及其使用之可撕式黏性軟板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant