CN100483703C - 堆叠式半导体封装结构及其制造方法 - Google Patents

堆叠式半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN100483703C
CN100483703C CN200710109262.1A CN200710109262A CN100483703C CN 100483703 C CN100483703 C CN 100483703C CN 200710109262 A CN200710109262 A CN 200710109262A CN 100483703 C CN100483703 C CN 100483703C
Authority
CN
China
Prior art keywords
substrate
semiconductor element
projections
package structure
conductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710109262.1A
Other languages
English (en)
Other versions
CN101075596A (zh
Inventor
吴彦毅
张简宝徽
宋威岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200710109262.1A priority Critical patent/CN100483703C/zh
Publication of CN101075596A publication Critical patent/CN101075596A/zh
Application granted granted Critical
Publication of CN100483703C publication Critical patent/CN100483703C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种可堆叠式半导体封装结构及其制造方法，该可堆叠式半导体封装结构包括一第一基板、一半导体元件、若干个凸块、若干条第一导线、一第二基板及一封胶材料。半导体元件位于第一基板上，且电性连接至第一基板。这些凸块位于半导体元件上方。这些第一导线将这些凸块与第一基板电性连接。这些凸块与第二基板相接触。封胶材料包覆第一基板、半导体元件、这些凸块、这些第一导线及第二基板。通过这种方式，可以避免在第二基板上进行打线作业，因此不会出现在现有封装结构中所存在的第二基板悬空及摇晃等问题。

Description

堆叠式半导体封装结构及其制造方法
技术领域
本发明是有关于一种可堆叠式半导体封装结构，且特别是有关于一种利用凸块支撑基板的可堆叠式半导体封装结构。
背景技术
请参考图1所示的现有堆叠式半导体封装结构的剖视示意图。该现有堆叠式半导体封装结构1包括一第一基板11、一芯片12、一第二基板13、若干条导线14及一封胶材料15。该第一基板11具有一第一表面111及一第二表面112。该芯片12是以覆晶方式附着至该第一基板11的第一表面111上。该第二基板13利用一黏胶层16黏附于该芯片12上，该第二基板13具有一第一表面131及一第二表面132，其中该第一表面131上具有若干个第一焊垫133及若干个第二焊垫134。该第二基板13的表面积大于该芯片12的表面积，使得该第二基板13的一部分会延伸于该芯片12之外，从而形成一悬空部分。
这些导线14将该第二基板13的这些第一焊垫133电性连接至该第一基板11的第一表面111。该封胶材料15包覆第一基板11的第一表面111、芯片12、这些导线14及部分第二基板13，且暴露出位于该第二基板13的第一表面131上的这些第二焊垫134，而形成一封胶开口(Mold Area Opening)17。在通常情况下，该现有堆叠式半导体封装结构1可以在该封胶开口17中再叠放另一封装结构18或其它元件，其中该封装结构18的焊球181电性连接至位于该第二基板13的这些第二焊垫134。
该现有堆叠式半导体封装结构1的缺点如下。首先，由于该第二基板13会有悬空部分，这些第一焊垫133位于该芯片12相对位置的外围(即该悬空部分)，且将这些第一焊垫133与该芯片12的边缘的相对位置间的距离定义为一悬空长度。经实验显示，当该悬空长度大于该第二基板13的厚度三倍以上时，而在这种情况下进行打线(Wire Bonding)作业时，该悬空部分会有摇晃或是震荡的情况，而不利打线作业的进行。更甚至于，在打线作业时，当第二基板13所受到的向下的应力太大时，会造成该第二基板13破裂(crack)。其次，由于会有上述摇晃、震荡或是破裂的情况，因此该悬空部分不能太长，使得该第二基板13的面积受到限制，因而需要限制在封胶开口17内才可暴露出该第二基板13的第一表面131上的这些第二焊垫134的布局空间。此外，在灌胶(Molding)制程中，该封胶材料15会溢入上模具(图中未表示)与该第二基板13的第一表面131之间，所溢入的材料会形成余料(Flash)，从而污染这些第二焊垫134。
因此，有必要提供一种新的可堆叠式半导体封装结构，以解决上述问题。
发明内容
本发明的主要目的在于提供一种可堆叠式半导体封装结构，其结构排布合理，不但可以使得该封装结构具有良好的结构稳定性，而且能够确保其信号传输效果良好。
本发明的另一目的在于提供一种可堆叠式半导体封装结构的制造方法，其不需要在第二基板进行打线作业，从而能够确保结构的稳定性，而且在封胶过程中，因其焊垫不易受到污染，从而能够产生良好的信号传输效果。
为达成上述目的或是其它目的，本发明采用如下技术方案：一种可堆叠式半导体封装结构，其包括有：一第一基板、一半导体元件、若干个凸块、一支撑胶体、若干条第一导线、一第二基板及一封胶材料，其中所述第一基板具有一第一表面及一第二表面，所述第二基板的第一表面具有若干个第一焊垫，所述第二基板的第二表面具有若干个第二焊垫；所述半导体元件位于所述第一基板的第一表面，且电性连接至所述第一基板的第一表面；所述凸块位于所述半导体元件的上方；所述第一导线的一端连接于凸块上，第一导线的另一端连接于第一基板的第一表面上，用来将这些凸块电性连接至所述第一基板的第一表面；所述第二基板具有一第一表面及一第二表面，且所述凸块与所述第二基板的第二表面上的这些第二焊垫相接触；所述支撑胶体位于所述第二基板的第二表面上；所述封胶材料用来包覆所述第一基板的第一表面、所述半导体元件、所述凸块、所述第一导线、所述支撑胶体及所述第二基板的第二表面，而第二基板的第一表面则全部暴露于外。
为达成上述目的或是其它目的，本发明还采用如下技术方案：一种可堆叠式半导体封装结构的制造方法，其包括有步骤a至步骤g，其中步骤a是提供一第一基板，所述第一基板具有一第一表面及一第二表面；步骤b是将一半导体元件附着至所述第一基板的第一表面，且所述半导体元件电性连接至所述第一基板的第一表面；步骤c是在所述半导体元件上方形成若干个凸块及一支撑胶体；步骤d是形成若干条第一导线用来将这些凸块电性连接至所述第一基板的第一表面，其中第一导线的一端连接于凸块上，第一导线的另一端连接于第一基板的第一表面上；步骤e是提供一第二基板，所述第二基板具有一第一表面及一第二表面，所述第二基板的第一表面具有若干个第一焊垫，所述第二基板的第二表面具有若干个第二焊垫；步骤f是将所述第二基板设置于这些凸块及所述支撑胶体上，使得这些凸块接触到所述第二基板的第二表面上的这些第二焊垫，而所述支撑胶体则接触并支撑所述第二基板的第二表面；及步骤g是利用一封胶材料，用以包覆所述第一基板的第一表面、所述半导体元件、这些凸块、这些第一导线、所述支撑胶体及所述第二基板的第二表面，而第二基板的第一表面则全部暴露于外。
相较于现有技术，在本发明中，由于不需要在第二基板上进行打线作业，因此不会出现如现有封装结构中所存在的第二基板悬空及摇晃等问题。而且在封胶材料的灌胶制程中，封胶材料不会溢进上模具与第二基板的第一表面之间，因此这些第一焊垫不会受到污染。此外，本发明可堆叠式半导体封装结构的上表面(即第二基板的第一表面)为一平整的表面，其不仅平面度佳，而且可再置放更大或是更多的另一封装结构或其它元件。
附图说明
图1为现有堆叠式半导体封装结构的剖视示意图。
图2为本发明可堆叠式半导体封装结构的第一实施例的剖视示意图。
图3为本发明可堆叠式半导体封装结构的第一实施例的制造方法流程图。
图4为本发明可堆叠式半导体封装结构的第二实施例的剖视示意图。
图5为本发明可堆叠式半导体封装结构的第二实施例的制造方法流程图。
图6为本发明可堆叠式半导体封装结构的第三实施例的剖视示意图。
具体实施方式
请参考图2所示的本发明可堆叠式半导体封装结构的第一实施例的剖视示意图。该可堆叠式半导体封装结构2包括一第一基板21、一半导体元件22、若干个凸块(Stud Bump)23、若干条第一导线24、一第二基板25、一支撑胶体26、一封胶材料27、若干个焊球28。
该第一基板21具有一第一表面211及一第二表面212。该半导体元件22位于该第一基板21的第一表面211，且电性连接至该第一基板21的第一表面211。在本实施例中，该半导体元件22为一芯片，该半导体元件22是以覆晶方式附着至该第一基板21的第一表面211上。
这些凸块23(例如金凸块(Gold Stud Bump))位于该半导体元件22上方。在本实施例中，这些凸块23位于该半导体元件22的顶面上。这些第一导线24用来将这些凸块23连接至该第一基板21的第一表面211上。
该第二基板25具有一第一表面251及一第二表面252。该第二基板25的第一表面251具有若干个第一焊垫253，该第二基板25的第二表面252具有若干个第二焊垫254。这些凸块23与位于该第二基板25的第二表面252上的这些第二焊垫254相接触并形成电性连接。这些凸块23用以支撑该第二基板25，且将该第二基板25的信号经由这些第一导线24传递至该第一基板21。
该支撑胶体26位于该半导体元件22的顶面和该第二基板25的第二表面252之间，用以增加对该第二基板25的支撑力量。该封胶材料27包覆该第一基板21的第一表面211、该半导体元件22、这些凸块23、这些第一导线24、该第二基板25的第二表面252及该支撑胶体26。这些焊球28位于该第一基板21的第二表面212。
在通常情况下，该可堆叠式半导体封装结构2可以再将另一封装结构29或其它元件叠放于该第二基板25的第一表面251上，且与该第二基板25的第一表面251上的这些第一焊垫253电性连接。
请参考图3所示的本发明可堆叠式半导体封装结构的第一实施例的制造方法流程图。请同时参考图2，该可堆叠式半导体封装结构2的制造方法包括以下步骤。步骤S301是提供一第一基板21，该第一基板21具有一第一表面211及一第二表面212。步骤S302是将一半导体元件22附着至该第一基板21的第一表面211，且该半导体元件22电性连接至该第一基板21的第一表面211。在本实施例中，该半导体元件22为一芯片，该半导体元件22是以覆晶方式附着至该第一基板21的第一表面211上。
步骤S303是在该半导体元件22上方形成一支撑胶体26。在本实施例中，该支撑胶体26是直接形成且黏附于该半导体元件22的顶面。要注意的是，本步骤为一选择性的步骤。步骤S304是在该半导体元件22上方形成若干个凸块23(例如金凸块(Gold Stud Bump))。在本实施例中，这些凸块23是直接形成且附着于该半导体元件22的顶面。
步骤S305是形成若干条第一导线24，用以将这些凸块23电性连接至该第一基板21的第一表面211。步骤S306是提供一第二基板25，该第二基板25具有一第一表面251及一第二表面252。步骤S307是将该第二基板25设置于这些凸块23及该支撑胶体26上，使得这些凸块23及该支撑胶体26接触且支撑该第二基板25的第二表面252。
步骤S308为灌胶制程，其利用一封胶材料27以包覆该第一基板21的第一表面211、该半导体元件22、这些凸块23、这些第一导线24、该支撑胶体26及该第二基板25的第二表面252。步骤S309是在该第一基板21的第二表面212上形成若干个焊球28，从而得到该可堆叠式半导体封装结构2。
在本发明中，由于不需要在该第二基板25上进行打线作业，因此不会出现如现有封装结构1(图1)中所产生的该第二基板13悬空及摇晃等问题。再者，在该封胶材料27的灌胶制程中，该封胶材料27不会溢进上模具(图中未表示)与该第二基板25的第一表面251之间，因此这些第一焊垫253不会受到污染。此外，该可堆叠式半导体封装结构2的上表面(即该第二基板25的第一表面251)为一平整的表面，其不仅平面度佳，而且可再置放更大或是更多的另一封装结构29或其它元件。
请参考图4所示的本发明可堆叠式半导体封装结构的第二实施例的剖视示意图。该可堆叠式半导体封装结构3包括一第一基板31、一半导体元件32、若干条第二导线33、一中介元件34、若干个凸块35、若干条第一导线36、一第二基板37、一支撑胶体38、一封胶材料39及若干个焊球40。
该第一基板31具有一第一表面311及一第二表面312。该半导体元件32位于该第一基板31的第一表面311，且电性连接至该第一基板31的第一表面311。在本实施例中，该半导体元件32为一第一芯片，该半导体元件32黏附于该第一基板31的第一表面311上，且利用这些第二导线33电性连接至该第一基板31的第一表面311。
该中介元件34黏附于该半导体元件32上。该中介元件34可以是一间隔物(Spacer)，该间隔物不具有电性功能；或是该中介元件34也可以是另一个具有电性功能的芯片。
这些凸块35(例如金凸块(Gold Stud Bump))位于该半导体元件32上方。在本实施例中，这些凸块35位于该中介元件34的顶面上。这些第一导线36可以将这些凸块35电性连接至该第一基板31的第一表面311。
该第二基板37具有一第一表面371及一第二表面372。该第二基板37的第一表面371具有若干个第一焊垫373，该第二基板37的第二表面372具有若干个第二焊垫374。这些凸块35是与位于该第二基板37的第二表面372上的这些第二焊垫374电性连接并相互接触。这些凸块35用以支撑该第二基板37，且将该第二基板37的信号经由这些第一导线35传递至该第一基板31。
该支撑胶体38位于该中介元件34的顶面及该第二基板37的第二表面372之间，用以增加对该第二基板37的支撑力量。该封胶材料39包覆该第一基板31的第一表面311、该半导体元件32、这些第二导线33、该中介元件34、这些凸块35、这些第一导线36、该第二基板37的第二表面372及该支撑胶体38。这些焊球40位于该第一基板31的第二表面312。
在通常情况下，由于本发明可堆叠式半导体封装结构3的上表面(即第二基板37的第一表面371)为一平整的表面，所以该可堆叠式半导体封装结构3可以再将另一封装结构41或其它元件叠放于该第二基板37的第一表面371上，且与该第二基板37的第一表面371上的这些第一焊垫373电性连接。
参考图5所示的本发明可堆叠式半导体封装结构的第二实施例的制造方法流程图。请同时参考图4所示，该可堆叠式半导体封装结构3的制造方法包括以下步骤。步骤S501是提供一第一基板31，该第一基板31具有一第一表面311及一第二表面312。步骤S502是将一半导体元件32附着至该第一基板31的第一表面311，且该半导体元件32电性连接至该第一基板31的第一表面311。在本实施例中，该半导体元件32为一第一芯片，本步骤是将该半导体元件32黏附于该第一基板31的第一表面311上，且利用这些第二导线33将该半导体元件32电性连接至该第一基板31的第一表面311。
步骤S503是将一中介元件34黏附至该半导体元件32的顶面。该中介元件34可以是一间隔物，该间隔物不具有电性功能；或是该中介元件34也可以是另一个具有电性功能的芯片。
步骤S504是在该半导体元件32上方形成一支撑胶体38。在本实施例中，该支撑胶体38直接形成且黏附于该中介元件34的顶面。要注意的是，本步骤为一选择性的步骤。步骤S505是在该半导体元件32上方形成若干个凸块35(例如金凸块(Gold Stud Bump))。在本实施例中，这些凸块35直接形成且附着于该中介元件34的顶面。
步骤S506是形成若干条第一导线36以将这些凸块35电性连接至该第一基板31的第一表面311。步骤S507是提供一第二基板37，该第二基板37具有一第一表面371及一第二表面372。步骤S508是将该第二基板37设置于这些凸块35及该支撑胶体38上，使得这些凸块35与该支撑胶体38相接触且用于支撑该第二基板37的第二表面372。
步骤S509为灌胶制程，其利用一封胶材料39以包覆该第一基板31的第一表面311、该半导体元件32、这些第二导线33、该中介元件34、这些凸块35、这些第一导线36、该第二基板37的第二表面372及该支撑胶体38。步骤S510是于该第一基板31的第二表面312上形成若干个焊球40，从而得到该可堆叠式半导体封装结构3。
请参考图6所示的本发明可堆叠式半导体封装结构的第三实施例的剖视示意图。该可堆叠式半导体封装结构5与该第二实施例的可堆叠式半导体封装结构3(图4)的不同之处在于：该可堆叠式半导体封装结构5多了一第二芯片42，该第二芯片42黏附于该中介元件34上，且该支撑胶体38与这些凸块35位于该第二芯片42的顶面上。而且在本实施例中，该中介元件34为一不具有信号传输功能的间隔物。
该可堆叠式半导体封装结构5的制造方法与该第二实施例的可堆叠式半导体封装结构3的制造方法(图5)的不同之处在于：在该图5所示的步骤S503之后，还包括一将一第二芯片42黏附于该中介元件34上的步骤。且在该图5所示的步骤S504中的支撑胶体38直接形成且黏附于该第二芯片42的顶面，在该图5所示的步骤S505中的这些凸块35直接形成且附着于该第二芯片42的顶面。

Claims (10)

1.一种可堆叠式半导体封装结构，其包括有：一第一基板、一半导体元件、若干条第一导线、一第二基板及一封胶材料，其中所述第一基板具有一第一表面及一第二表面；所述半导体元件位于所述第一基板的第一表面，且电性连接至所述第一基板的第一表面；所述第二基板具有一第一表面及一第二表面，所述第二基板的第一表面具有若干个第一焊垫，所述第二基板的第二表面具有若干个第二焊垫；其特征在于：可堆叠式半导体封装结构还包括有若干个凸块及一支撑胶体，其中这些凸块位于所述半导体元件的上方，第一导线的一端连接于凸块上，第一导线的另一端连接于第一基板的第一表面上，用来将这些凸块电性连接至所述第一基板的第一表面，且这些凸块与所述第二基板的第二表面上的这些第二焊垫相接触；所述支撑胶体位于所述第二基板的第二表面上；而所述封胶材料用来包覆所述第一基板的第一表面、所述半导体元件、所述凸块、所述第一导线、所述支撑胶体及所述第二基板的第二表面，而第二基板的第一表面则全部暴露于外。
2.如权利要求1所述的可堆叠式半导体封装结构，其特征在于：所述半导体元件为一芯片，所述半导体元件以覆晶方式附着至所述第一基板的第一表面上，且这些凸块位于所述芯片上。
3.如权利要求1所述的可堆叠式半导体封装结构，其特征在于：所述可堆叠式半导体封装结构还包括有一中介元件，且所述半导体元件为一第一芯片，所述半导体元件黏附于所述第一基板的第一表面上，且利用若干条第二导线电性连接至所述第一基板的第一表面，所述中介元件黏附于所述半导体元件上，这些凸块位于所述中介元件上，所述中介元件为一不具有电性功能的间隔物或为另一芯片。
4.如权利要求1所述的可堆叠式半导体封装结构，其特征在于：所述可堆叠式半导体封装结构还包括有一间隔物及一第二芯片，且所述半导体元件为一第一芯片，所述半导体元件黏附于所述第一基板的第一表面上，且利用若干条第二导线电性连接至所述第一基板的第一表面，所述间隔物黏附于所述半导体元件上，所述第二芯片黏附于所述间隔物上，这些凸块位于所述第二芯片上。
5.如权利要求1所述的可堆叠式半导体封装结构，其特征在于：所述可堆叠式半导体封装结构还包括有若干个焊球，这些焊球位于所述第一基板的第二表面。
6.一种可堆叠式半导体封装结构的制造方法，其包括有：步骤a是提供一第一基板，所述第一基板具有一第一表面及一第二表面；步骤b是将一半导体元件附着至所述第一基板的第一表面，且所述半导体元件电性连接至所述第一基板的第一表面；其特征在于：所述可堆叠式半导体封装结构的制造方法还包括有步骤c至步骤g，其中步骤c是在所述半导体元件上方形成若干个凸块及一支撑胶体；步骤d是形成若干条第一导线用来将这些凸块电性连接至所述第一基板的第一表面，其中第一导线的一端连接于凸块上，第一导线的另一端连接于第一基板的第一表面上；步骤e是提供一第二基板，所述第二基板具有一第一表面及一第二表面，所述第二基板的第一表面具有若干个第一焊垫，所述第二基板的第二表面具有若干个第二焊垫；步骤f是将所述第二基板设置于这些凸块及所述支撑胶体上，使得这些凸块接触到所述第二基板的第二表面上的这些第二焊垫，而所述支撑胶体则接触并支撑所述第二基板的第二表面；及步骤g是利用一封胶材料，用以包覆所述第一基板的第一表面、所述半导体元件、这些凸块、这些第一导线、所述支撑胶体及所述第二基板的第二表面，而第二基板的第一表面则全部暴露于外。
7.如权利要求6所述的可堆叠式半导体封装结构的制造方法，其特征在于：在步骤b中所述的半导体元件为一芯片，所述半导体元件以覆晶方式附着至所述第一基板的第一表面上，且在步骤c中的这些凸块形成于半导体元件上。
8.如权利要求6所述的可堆叠式半导体封装结构的制造方法，其特征在于：在步骤b之后，还包括有一将一中介元件黏附于所述半导体元件上的步骤，且在步骤c中的这些凸块形成于所述中介元件上，所述中介元件为一不具有电性功能的间隔物或为另一芯片。
9.如权利要求6所述的可堆叠式半导体封装结构的制造方法，其特征在于：在步骤b之后，还包括有一将一间隔物黏附于所述半导体元件上的步骤，以及一将一第二芯片黏附于所述间隔物上的步骤，且在步骤c中的这些凸块形成于所述第二芯片上。
10.如权利要求6所述的可堆叠式半导体封装结构的制造方法，其特征在于：在步骤b之后，还包括有一在所述第一基板的第二表面形成若干个焊球的步骤。
CN200710109262.1A 2007-05-25 2007-05-25 堆叠式半导体封装结构及其制造方法 Active CN100483703C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710109262.1A CN100483703C (zh) 2007-05-25 2007-05-25 堆叠式半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710109262.1A CN100483703C (zh) 2007-05-25 2007-05-25 堆叠式半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101075596A CN101075596A (zh) 2007-11-21
CN100483703C true CN100483703C (zh) 2009-04-29

Family

ID=38976518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710109262.1A Active CN100483703C (zh) 2007-05-25 2007-05-25 堆叠式半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100483703C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539131C (zh) * 2007-11-29 2009-09-09 日月光半导体制造股份有限公司 电子元件封装结构
CN103311207A (zh) * 2013-05-29 2013-09-18 华为技术有限公司 堆叠式封装结构
US9293442B2 (en) * 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
CN112038299B (zh) * 2019-06-04 2022-05-06 胜丽国际股份有限公司 堆叠式感测器封装结构
CN117423663A (zh) * 2022-07-08 2024-01-19 长鑫存储技术有限公司 半导体封装结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861761B2 (en) * 2002-12-31 2005-03-01 Advanced Semiconductor Engineering Inc. Multi-chip stack flip-chip package
CN1964036A (zh) * 2005-11-11 2007-05-16 南茂科技股份有限公司 堆叠型晶片封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861761B2 (en) * 2002-12-31 2005-03-01 Advanced Semiconductor Engineering Inc. Multi-chip stack flip-chip package
CN1964036A (zh) * 2005-11-11 2007-05-16 南茂科技股份有限公司 堆叠型晶片封装结构

Also Published As

Publication number Publication date
CN101075596A (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US20080164595A1 (en) Stackable semiconductor package and the method for making the same
CN100452396C (zh) 半导体装置及其制造方法
JP2009099697A (ja) 半導体装置及びその製造方法
TWI495080B (zh) 具有無黏性封裝件固接之積體電路封裝件內封裝件系統及其形成方法
KR20080063097A (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
CN100483703C (zh) 堆叠式半导体封装结构及其制造方法
KR20220007192A (ko) 언더필이 구비된 반도체 패키지 및 이의 제조 방법
US20070252284A1 (en) Stackable semiconductor package
CN102593023B (zh) 凸块封装结构及凸块封装方法
CN102779768A (zh) 半导体器件及其制造方法
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
CN102208391A (zh) 具有凹陷的单元片接合区域的引线框
KR20110020547A (ko) 스택 패키지
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP4428141B2 (ja) 半導体パッケージの製造方法
JP2010056244A (ja) 半導体装置
CN102751203A (zh) 半导体封装结构及其制作方法
CN101369559A (zh) 具有焊接裂缝抑制环的半导体封装构造
JP2006032625A (ja) 半導体装置及びその製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法
CN101540300A (zh) 晶片封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant