CN112038299B - 堆叠式感测器封装结构 - Google Patents

堆叠式感测器封装结构 Download PDF

Info

Publication number
CN112038299B
CN112038299B CN201910479956.7A CN201910479956A CN112038299B CN 112038299 B CN112038299 B CN 112038299B CN 201910479956 A CN201910479956 A CN 201910479956A CN 112038299 B CN112038299 B CN 112038299B
Authority
CN
China
Prior art keywords
supporting
colloid
substrate
sensor package
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910479956.7A
Other languages
English (en)
Other versions
CN112038299A (zh
Inventor
彭宇强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to CN201910479956.7A priority Critical patent/CN112038299B/zh
Publication of CN112038299A publication Critical patent/CN112038299A/zh
Application granted granted Critical
Publication of CN112038299B publication Critical patent/CN112038299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种堆叠式感测器封装结构，包含一基板、安装于所述基板上的一半导体芯片、电性耦接所述基板与所述半导体芯片的多条第一金属线、设置于所述基板上并位于所述半导体芯片外侧的一第一支撑胶体、设置于所述基板上并间隔地围绕于所述第一支撑胶体外侧的一第二支撑胶体、设置于所述第一支撑胶体与所述第二支撑胶体上的一感测芯片、及电性耦接所述感测芯片与所述基板的多条第二金属线。每条第一金属线的至少部分埋置于所述第一支撑胶体内，而所述感测芯片与所述半导体芯片间隔一距离。据此，通过在所述基板上形成间隔设置的所述第一支撑胶体与所述第二支撑胶体来支撑所述感测芯片，据以强化组件之间的结合效果。

Description

堆叠式感测器封装结构
技术领域
本发明涉及一种封装结构，尤其涉及一种堆叠式感测器封装结构。
背景技术
现有的感测器封装结构为了使其尺寸缩小，大都将其内部组件以堆叠方式设置。然而，在现有感测器封装结构的架构之下，还是容易衍生内部组件之间的脱落或热干涉的问题，进而影响现有感测器封装结构的良率与效能。
于是，本发明人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本发明。
发明内容
本发明实施例在于提供一种堆叠式感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的问题。
本发明实施例公开一种堆叠式感测器封装结构，包括：一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离，所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫；一透光层与一间隔层，所述透光层通过所述间隔层而设置于所述感测芯片上；一封装体，设置于所述基板上并包覆所述第二支撑胶体的外侧缘、所述感测芯片的外侧缘、所述透光层的外侧缘、及所述间隔层的外侧缘。
优选地，多个所述第一焊垫埋置于所述第一支撑胶体内。
优选地，所述堆叠式感测器封装结构进一步包含有至少一个内支撑胶体，并且至少一个所述内支撑胶体夹持于所述半导体芯片与所述感测芯片之间。
优选地，每条所述第一金属线的相反两端部位分别埋置于所述第一支撑胶体及至少一个所述内支撑胶体。
优选地，所述堆叠式感测器封装结构进一步包含有呈十字状的一内支撑胶体，并且所述内支撑胶体位于所述第一支撑胶体的内侧；所述内支撑胶体的局部夹持于所述半导体芯片与所述感测芯片之间。
优选地，所述第一支撑胶体呈方环状，并且所述内支撑胶体的四个末端点分别连接于所述第一支撑胶体的四个角落。
优选地，所述间隔层位于所述第一支撑胶体的正上方。
优选地，邻近于所述感测芯片的每条所述第二金属线部位是位于所述第二支撑胶体的上方。
优选地，每条所述第二金属线完全埋置于所述封装体内。
本发明实施例也公开一种堆叠式感测器封装结构，包括：一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离；所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫。
综上所述，本发明实施例所公开的堆叠式感测器封装结构，其通过在所述基板上形成间隔设置的所述第一支撑胶体与所述第二支撑胶体来支撑所述感测芯片，据以强化组件之间的结合效果，并且所述基板、所述感测芯片、及所述第二支撑胶体能够包围形成较小的封闭空间，据以能够缩小所述堆叠式感测器封装结构的体积、并能够同时降低所述感测芯片与所述半导体芯片之间的热干涉。再者，每条第一金属线能以其至少部分埋置于所述第一支撑胶体内，进而通过所述第一支撑胶体来保护每条第一金属线。
为能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明实施例一的堆叠式感测器封装结构的剖视示意图。
图2为本发明实施例一的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。
图3为本发明实施例二的堆叠式感测器封装结构的剖视示意图。
图4为本发明实施例二的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。
图5为本发明实施例三的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。
图6为本发明实施例四的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。
具体实施方式
请参阅图1至图6所示，其为本发明的实施例，需先说明的是，本实施例对应附图所提及的相关数量与外型，仅用来具体地说明本发明的实施方式，以便于了解本发明的内容，而非用来局限本发明的保护范围。
[实施例一]
请参阅图1和图2所示，其为本发明的实施例一。本实施例公开一种堆叠式感测器封装结构100，其较佳是适用于系统级封装(system in package，SIP)，但本发明不受限于此。需说明的是，内部组件非为堆叠形式的任何感测器封装结构，结构设计基础不同于本实施例所指的堆叠式感测器封装结构100，故两者之间并无比较基础存在。
所述堆叠式感测器封装结构100包含有一基板1、安装于所述基板1上的一半导体芯片2、电性耦接所述基板1与所述半导体芯片2的多条第一金属线3、间隔地设置于所述基板1上且位于所述半导体芯片2外侧的一第一支撑胶体4与一第二支撑胶体5、设置于所述第一支撑胶体4与所述第二支撑胶体5上的一感测芯片6、电性耦接所述基板1与所述感测芯片6的多条第二金属线7、设置于所述感测芯片6上的一间隔层8、通过所述间隔层8而设置于所述感测芯片6上的一透光层9、及设置于所述基板1上且包围在上述组件外侧的一封装体P。
其中，所述堆叠式感测器封装结构100于本实施例中虽是以包含上述组件来做说明，但也可以依据设计需求而加以调整变化。举例来说，在本发明未绘示的其他实施例中，所述堆叠式感测器封装结构100也可以包含有上述基板1、半导体芯片2、多条第一金属线3、第一支撑胶体4、第二支撑胶体5、感测芯片6、及多条第二金属线7；也就是说，所述堆叠式感测器封装结构100可以将上述间隔层8、透光层9、及封装体P省略或是以其他方式设置。
需先阐明的是，为便于说明本实施例堆叠式感测器封装结构100，图1是以剖视图呈现，但可以理解的是，在图1所未呈现的堆叠式感测器封装结构100之部位也会形成有相对应的构造。例如：图1仅呈现两条第一金属线3与两条第二金属线7，但在图1所未呈现的堆叠式感测器封装结构100之部位还包含其他条第一金属线3与其他条第二金属线7。以下将分别就本实施例堆叠式感测器封装结构100的各个组件构造与连接关系作一说明。
所述基板1于本实施例中为呈方形或矩形的一印刷电路板(printed circuitboard，PCB)，但本发明不受限于此。其中，所述基板1于其上表面的大致中央处设有一芯片固定区11，并且所述基板1于其上表面形成有位于所述芯片固定区11外侧的多个第一焊垫12以及位于多个所述第一焊垫12外侧的多个第二焊垫13。多个所述第一焊垫12(或多个所述第二焊垫13)于本实施例中是大致排列呈环状，但本发明不限于此。举例来说，在本发明未绘示的其他实施例中，多个所述第一焊垫12(或多个所述第二焊垫13)也可以是在所述芯片固定区11的相反两侧分别排成两列。
此外，在本发明未绘示的其他实施例中，所述基板1也可以于其下表面设有多个焊接球(图未示)，并且所述堆叠式感测器封装结构100能通过多个所述焊接球而焊接固定于一电子构件上，据以使所述堆叠式感测器封装结构100能电性连接所述电子构件。
所述半导体芯片2于本实施例中是以数字信号处理器(digital signalprocessor，DSP)来说明，但本发明不受限于此。其中，所述半导体芯片2是固定于所述基板1的芯片固定区11，也就是说，所述半导体芯片2是位于多个所述第一焊垫12的内侧。
再者，多个所述第一金属线3的一端连接于所述半导体芯片2，而多个所述第一金属线3的另一端分别连接于所述基板1的多个所述第一焊垫12，据以使所述半导体芯片2能通过多个所述第一金属线3而电性耦接于多个所述第一焊垫12。需说明的是，本实施例的半导体芯片2是限定以多个所述第一金属线3电性耦接于所述基板1。
所述第一支撑胶体4于本实施例中呈环状(如：方环状)且间隔地(与独立地)围绕于所述半导体芯片2的外侧。所述第一支撑胶体4相对于基板1的一高度是大于所述半导体芯片2相对于所述基板1的一高度、也大于任一条第一金属线3相对于所述基板1的一高度。此外，在本发明未绘示的其他实施例中，所述第一支撑胶体4也可以是非呈环形(如：所述第一支撑胶体4包含分别平行于所述半导体芯片2多个边缘的多条长形构造)。
再者，所述第一支撑胶体4于所述基板1上所处的位置较佳是能够使多个所述第一焊垫12皆埋置于其内(也就是说，所述第一支撑胶体4的宽度较佳是大于第一焊垫12的宽度)，并且每条第一金属线3的部分埋置于所述第一支撑胶体4内，但本发明不受限于此。
举例来说，在本发明未绘示的其他实施例中，所述第一支撑胶体4也可以是覆盖在所述半导体芯片2的多个边缘，并且多个所述第一焊垫12与多个所述第一金属线3皆完全埋置于所述第一支撑胶体4内。据此，上述每条第一金属线3于本发明中能以其至少部分埋置于所述第一支撑胶体4内，进而通过所述第一支撑胶体4来保护每条第一金属线3。
所述第二支撑胶体5呈环状(如：方环状)且间隔地(与独立地)围绕于所述第一支撑胶体4的外侧，并且所述第二支撑胶体5相对于基板1的一高度大致等于所述第一支撑胶体4相对于基板1的高度。也就是说，所述第一支撑胶体4与所述第二支撑胶体5之间于本实施例中形成有一环形间隙G，以使所述第一支撑胶体4不接触所述第二支撑胶体5。再者，所述第二支撑胶体5位于所述基板1的多个所述第二焊垫13的内侧，并且所述第二支撑胶体5的宽度较佳是大致等于所述第一支撑胶体4的宽度。
所述感测芯片6于本实施例中是以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片6的尺寸大于所述半导体芯片2的尺寸，所述感测芯片6设置于所述第一支撑胶体4与所述第二支撑胶体5上、并与所述半导体芯片2间隔一距离。于本实施例中，所述感测芯片6与所述半导体芯片2是以空气隔开，并且所述感测芯片6的中心轴线较佳是与所述半导体芯片2的中心轴线重叠，但不受限于此。
更详细地说，所述感测芯片6(的外表面)包含有位于相反两侧的一顶面61及一底面62、及相连于所述顶面61与底面62边缘的一外侧缘63。其中，所述感测芯片6于其顶面61的大致中央处设有一感测区611，所述感测芯片6的底面62设置于所述第一支撑胶体4与所述第二支撑胶体5上，而所述感测芯片6的外侧缘63于本实施例中从所述第二支撑胶体5的外侧缘51向外略突伸出，但本发明不受限于此。举例来说，在本发明未绘示的其他实施例中，所述感测芯片6的外侧缘63也可以是大致切齐于所述第二支撑胶体5的外侧缘51。
再者，多个所述第二金属线7的一端连接于所述感测芯片6，而多个所述第二金属线7的另一端分别连接于所述基板1的多个所述第二焊垫13，据以使所述感测芯片6能通过多个所述第二金属线7而电性耦接于多个所述第二焊垫13。其中，邻近于所述感测芯片6的每条第二金属线7部位较佳是位于所述第二支撑胶体5的上方(或正上方)，据以通过所述第二支撑胶体5支撑所述感测芯片6，使多个所述第二金属线7和接到所述感测芯片6时，施加在所述感测芯片6的力量能被承受住。
依上所述，本实施例的堆叠式感测器封装结构100通过在所述基板1上形成间隔设置的所述第一支撑胶体4与所述第二支撑胶体5来支撑所述感测芯片6，据以强化组件之间的结合效果，并且所述基板1、所述感测芯片6、及所述第二支撑胶体5能够包围形成较小的封闭空间，据以能够缩小所述堆叠式感测器封装结构100的体积、并能够同时降低所述感测芯片6与所述半导体芯片2之间的热干涉。
所述间隔层8的材质于本实施例中是相同于所述第一支撑胶体4与所述第二支撑胶体5的材质，但本发明不受限于此。其中，所述间隔层8设置于所述感测芯片6的顶面61上、并位于所述感测区611的外侧及多个所述第二金属线7的内侧。再者，所述间隔层8较佳是位于所述第一支撑胶体4的正上方，据以通过所述第一支撑胶体4支撑经由所述间隔层8而施加于所述感测芯片6的作用力(如：所述透光层9的重量)。
所述透光层9于本实施例中是以呈透明状的一平板玻璃来说明，但本发明不受限于此。所述透光层9设置于所述间隔层8上，据以通过所述间隔层8而设置于所述感测芯片6上。其中，所述透光层9、所述间隔层8、及所述感测芯片6共同包围形成有一封闭空间E，而所述感测芯片6的感测区611位于所述封闭空间E内且面向所述透光层9。再者，所述透光层9的外侧缘91于本实施例中是大致切齐于所述间隔层8的外侧缘81，但于本发明未绘示的其他实施例中，所述透光层9的外侧缘也可以突伸出所述间隔层8的外侧缘81。
所述封装体P设置于所述基板1上并包覆所述第二支撑胶体5的外侧缘51、所述感测芯片6的外侧缘63、所述透光层9的外侧缘91、及所述间隔层8的外侧缘81。再者，多个所述第二焊垫13及多个所述第二金属线7皆完全埋置于所述封装体P内。
更详细地说，所述封装体P于本实施例中包含有形成于所述基板1上的一第一封胶P1及形成于所述第一封胶P1上的一第二封胶P2。其中，所述第一封胶P1为液态封胶(liquidcompound)，而所述第二封胶P2为模制封胶(molding compound)。
再者，所述第一封胶P1包覆所述第二支撑胶体5的外侧缘51、所述感测芯片6的外侧缘63、所述透光层9的外侧缘91、及所述间隔层8的外侧缘81，并且多个所述第二焊垫13及多个所述第二金属线7皆完全埋置于所述第一封胶P1内，而所述第二封胶P2的顶缘大致共平面于所述透光层9的顶面，但本发明不受限于此。举例来说，在本发明未绘示的其他实施例中，所述封装体P也可以仅为液态封胶或模制封胶。
[实施例二]
请参阅图3和图4所示，其为本发明的实施例二。基于本实施例类似于上述实施例一，所以两个实施例的相同处则不再加以赘述，而两个实施例的差异大致说明如下：所述堆叠式感测器封装结构100于本实施例中进一步包含有呈间隔设置的多个内支撑胶体S，并且每个内支撑胶体S呈环状(如：方环状)且夹持于所述半导体芯片2与所述感测芯片6之间，而每条第一金属线3的相反两端部位分别埋置于所述第一支撑胶体4及相邻于所述第一支撑胶体4的所述内支撑胶体S。
此外，在本发明未绘示的其他实施例中，所述堆叠式感测器封装结构100的内支撑胶体S数量也可以是至少一个，并且至少一个所述内支撑胶体S呈环状(如：方环状)且夹持于所述半导体芯片2与所述感测芯片6之间，而每条所述第一金属线3的相反两端部位分别埋置于所述第一支撑胶体4及至少一个所述内支撑胶体S。
据此，本实施例的堆叠式感测器封装结构100通过在所述半导体芯片2与所述感测芯片6之间夹持有至少一个内支撑胶体S，据以使所述感测芯片6能够进一步被所述内支撑胶体S所支撑，并且避免所述半导体芯片2的热能对所述感测芯片6产生热干涉。
[实施例三]
请参阅图5所示，其为本发明的实施例三。基于本实施例类似于上述实施例一，所以两个实施例的相同处则不再加以赘述，而两个实施例的差异大致说明如下：所述堆叠式感测器封装结构100于本实施例中进一步包含有呈十字状的一内支撑胶体S，并且所述内支撑胶体S位于呈方环状的所述第一支撑胶体4的内侧。其中，所述内支撑胶体S的局部夹持于所述半导体芯片2与所述感测芯片6之间，而所述内支撑胶体S的四个末端点分别连接于所述第一支撑胶体4的四个边长的中心。
[实施例四]
请参阅图6所示，其为本发明的实施例四。基于本实施例类似于上述实施例三，所以两个实施例的相同处则不再加以赘述，而两个实施例的差异大致说明如下：所述内支撑胶体S的四个末端点于本实施例中分别连接于所述第一支撑胶体4的四个角落。
[本发明实施例的技术效果]
综上所述，本发明实施例所公开的堆叠式感测器封装结构，其通过在所述基板上形成间隔设置的所述第一支撑胶体与所述第二支撑胶体来支撑所述感测芯片，据以强化组件之间的结合效果，并且所述基板、所述感测芯片、及所述第二支撑胶体能够包围形成较小的封闭空间，据以能够缩小所述堆叠式感测器封装结构的体积、并能够同时降低所述感测芯片与所述半导体芯片之间的热干涉。再者，每条第一金属线能以其至少部分埋置于所述第一支撑胶体内，进而通过所述第一支撑胶体来保护每条第一金属线。
另，本发明实施例所公开的堆叠式感测器封装结构，其能够通过所述第一支撑胶体与所述第二支撑胶体的位置选择，来使整体构造更为稳固。如：邻近于所述感测芯片的每条第二金属线部位是位于所述第二支撑胶体的上方，据以通过所述第二支撑胶体支撑所述感测芯片，使多个所述第二金属线焊接到所述感测芯片时，施加在感测芯片上的力量能被承受住。或者，所述间隔层是位于所述第一支撑胶体的正上方，据以通过所述第一支撑胶体支撑经由所述间隔层而施加于所述感测芯片的作用力(如：所述透光层的重量)。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的专利范围内。

Claims (10)

1.一种堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结包括：
一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；
一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；
一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；
一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；
一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离，所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫；
一透光层与一间隔层，所述透光层通过所述间隔层而设置于所述感测芯片上；以及
一封装体，设置于所述基板上并包覆所述第二支撑胶体的外侧缘、所述感测芯片的外侧缘、所述透光层的外侧缘、及所述间隔层的外侧缘。
2.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，多个所述第一焊垫埋置于所述第一支撑胶体内。
3.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结构进一步包含有至少一个内支撑胶体，并且至少一个所述内支撑胶体夹持于所述半导体芯片与所述感测芯片之间。
4.依据权利要求3所述的堆叠式感测器封装结构，其特征在于，每条所述第一金属线的相反两端部位分别埋置于所述第一支撑胶体及至少一个所述内支撑胶体。
5.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结构进一步包含有呈十字状的一内支撑胶体，并且所述内支撑胶体位于所述第一支撑胶体的内侧；所述内支撑胶体的局部夹持于所述半导体芯片与所述感测芯片之间。
6.依据权利要求5所述的堆叠式感测器封装结构，其特征在于，所述第一支撑胶体呈方环状，并且所述内支撑胶体的四个末端点分别连接于所述第一支撑胶体的四个角落。
7.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，所述间隔层位于所述第一支撑胶体的正上方。
8.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，邻近于所述感测芯片的每条所述第二金属线部位是位于所述第二支撑胶体的上方。
9.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，每条所述第二金属线完全埋置于所述封装体内。
10.一种堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结包括：
一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；
一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；
一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；
一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；以及
一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离；所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫。
CN201910479956.7A 2019-06-04 2019-06-04 堆叠式感测器封装结构 Active CN112038299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910479956.7A CN112038299B (zh) 2019-06-04 2019-06-04 堆叠式感测器封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910479956.7A CN112038299B (zh) 2019-06-04 2019-06-04 堆叠式感测器封装结构

Publications (2)

Publication Number Publication Date
CN112038299A CN112038299A (zh) 2020-12-04
CN112038299B true CN112038299B (zh) 2022-05-06

Family

ID=73576017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910479956.7A Active CN112038299B (zh) 2019-06-04 2019-06-04 堆叠式感测器封装结构

Country Status (1)

Country Link
CN (1) CN112038299B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312549A (zh) * 2021-05-05 2022-11-08 胜丽国际股份有限公司 传感器封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2384314Y (zh) * 1999-07-15 2000-06-21 张志林 有多层密封的有机薄膜电致发光元件
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
CN101075596A (zh) * 2007-05-25 2007-11-21 日月光半导体制造股份有限公司 可堆叠式半导体封装结构及其制造方法
CN101145557A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 可堆叠式半导体封装结构
CN106252297A (zh) * 2015-06-10 2016-12-21 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107591374A (zh) * 2016-07-06 2018-01-16 胜丽国际股份有限公司 感测器封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210246A1 (en) * 2005-04-14 2007-09-13 Amkor Technology, Inc. Stacked image sensor optical module and fabrication method
US10340250B2 (en) * 2017-08-15 2019-07-02 Kingpak Technology Inc. Stack type sensor package structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
CN2384314Y (zh) * 1999-07-15 2000-06-21 张志林 有多层密封的有机薄膜电致发光元件
CN101145557A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 可堆叠式半导体封装结构
CN101075596A (zh) * 2007-05-25 2007-11-21 日月光半导体制造股份有限公司 可堆叠式半导体封装结构及其制造方法
CN106252297A (zh) * 2015-06-10 2016-12-21 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107591374A (zh) * 2016-07-06 2018-01-16 胜丽国际股份有限公司 感测器封装结构

Also Published As

Publication number Publication date
CN112038299A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
JP6530479B2 (ja) センサパッケージ構造
US20180012919A1 (en) Sensor package structure
JPH11135713A (ja) 半導体モジュール
US20070029668A1 (en) Package module having a stacking platform
US11133348B2 (en) Sensor package structure and sensing module thereof
CN111048534B (zh) 感测器封装结构
US11984516B2 (en) Sensor package structure having ring-shaped solder mask frame
US10236313B2 (en) Sensor package structure
US10720370B2 (en) Sensor package structure
US7091607B2 (en) Semiconductor package
CN112038299B (zh) 堆叠式感测器封装结构
US9397026B2 (en) Semiconductor device having flat leads
EP3628776B1 (en) Sensor package structure
CN110943049B (zh) 光学感测器
US20230397354A1 (en) Sensor package structure
TWI685926B (zh) 堆疊式感測器封裝結構
US20020076849A1 (en) Focusing cup on a folded frame for surface mount optoelectric semiconductor package
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
TWI676250B (zh) 光學感測器
CN110518027B (zh) 感测器封装结构
US20210398934A1 (en) Sensor package structure
US20040085743A1 (en) Tape carrier package
CN116417482A (zh) 感测器封装结构
CN115312549A (zh) 传感器封装结构
KR200411246Y1 (ko) 이미지 센서 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230119

Address after: Taipei City, Taiwan Chinese Zhongzheng District Yanping Road No. 83 6 floor

Patentee after: TONG HSING ELECTRONIC INDUSTRIES, Ltd.

Address before: Hsinchu County

Patentee before: KINGPAK TECHNOLOGY Inc.