CN102779768A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102779768A
CN102779768A CN2012101538135A CN201210153813A CN102779768A CN 102779768 A CN102779768 A CN 102779768A CN 2012101538135 A CN2012101538135 A CN 2012101538135A CN 201210153813 A CN201210153813 A CN 201210153813A CN 102779768 A CN102779768 A CN 102779768A
Authority
CN
China
Prior art keywords
pressure welding
pad
welding ball
ball
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101538135A
Other languages
English (en)
Other versions
CN102779768B (zh
Inventor
住友芳
新川秀之
堀部裕史
高田泰纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102779768A publication Critical patent/CN102779768A/zh
Application granted granted Critical
Publication of CN102779768B publication Critical patent/CN102779768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H01L2224/78304—Shape of the pressing surface, e.g. tip or head comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的实施例涉及半导体器件及其制造方法。本发明提供一种能够抑制施加到焊盘的损伤的技术。当内倒角部分的发散角小于90度时，垂直于焊盘表面的方向上的超声转换负载的量值极小。换句话说，垂直于焊盘表面的方向上的超声转换负载在量值上充分小于平行于焊盘表面的方向上的超声转换负载。从而，当内倒角部分的发散角小于90度时，可充分地减小垂直于焊盘表面的方向上的超声转换负载的量值，这可防止焊盘剥落。

Description

半导体器件及其制造方法
相关申请的交叉引用
这里通过参考引入2011年5月13日提交的日本专利申请第2011-108530号的全部公开内容，包括说明书、附图和摘要。
技术领域
本发明涉及一种半导体器件及其制造技术。更具体地而言，其涉及一种可有效地适用于其中将铜线键合到布置在半导体芯片表面上的焊盘的半导体器件的技术及其制造技术。
背景技术
日本未审查专利公开第2009-194136号(专利文献1)公开了下列内容。毛细管的内倒角为60度或120度。接着，将毛细管与球一起压向键合焊盘。因此，可向其施加键合负载，并且通过毛细管在与键合焊盘表面平行的方向上供应超声振动。结果，在键合焊盘上形成压焊球。
[专利文献1]日本未审查专利公开第2009-194136号
发明内容
半导体器件是由半导体芯片和以覆盖该半导体芯片的方式形成的封装形成的，该半导体芯片之上形成有诸如MOSFET(金属氧化物半导体场效应晶体管)之类的半导体元件和多层布线。所述封装具有：(1)将形成于半导体芯片之上的半导体元件与外部电路电耦合的功能；以及(2)保护半导体芯片不受外部环境(例如湿度或温度)的影响并且防止由于振动或碰撞或者半导体芯片的特性退化而引起的破裂的功能。此外，所述封装还具有：(3)便于操控半导体芯片的功能；(4)耗散在半导体芯片的运行过程中产生的热量以及充分利用半导体元件的能力的功能；以及其它组合功能。
对于封装，例如，为了实施将形成于半导体芯片之上的半导体元件与外部电路电耦合的功能，执行下列步骤：将半导体芯片安装在布线板之上；因此，通过导线将形成于半导体芯片之上的焊盘与形成于布线板之上的端子耦合。在此步骤，作为将每个焊盘与每个端子耦合的导线，例如，可使用利用金作为材料的金线。
然而，近年来，金的价格不断增高。因此，为了抑制半导体器件的制造步骤中的直接材料成本，已对由比金便宜的铜形成的铜线的使用做出研究。尤其，铜线具有不仅成本而且电阻率低于金线的特性，因此其还具有极好的电特性，并且已经受到关注。
这里，通过导线将形成于半导体芯片之上的焊盘与形成于布线板之上的端子耦合。在这种情况下，首先，在毛细管的尖端部分形成初始球。接着，将形成于毛细管的尖端部分的初始球压向焊盘顶部。具体地，通过由毛细管产生的负载和超声振动将初始球压向焊盘顶部。结果，使初始球变形。这导致压焊球的形成，该压焊球能够充分确保与焊盘的接触面积。接着，在将毛细管移向布线板的端子的同时，引出导线。因此，通过毛细管将导线键合到布线板的端子。结果，通过导线将焊盘和端子耦合。
因此，当在焊盘之上形成压焊球时，需要将由毛细管产生的负载和超声振动施加到初始球。然而，铜比金更硬。此外，金不会被氧化，而铜可被氧化。由于这些原因，与使用金线的情况相比，在使用铜线的情况下所施加的用于使初始球变形并去除氧化膜的负载和超声振动更大。因此，当使用铜线时，对焊盘造成的损伤不利地增大。
本发明的一个目的为提供一种能够抑制对焊盘造成的损伤的技术。
通过本说明书和附图中提供的描述，本发明的上述和其它目的以及新颖特征将更为清晰。
将如下简要地描述对本申请中所公开的本发明的代表性发明的概要。
代表性实施例中的一种用于制造半导体器件的方法包括以下步骤：向形成于毛细管尖端部分的初始球施加负载和超声波，由此使所述初始球变形以形成压焊球，并且将焊盘与所述压焊球电耦合。这里，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上并与从毛细管引出的铜线耦合的第三部分。于是，形成所述压焊球的第二部分的所述毛细管的内倒角部分的发散角小于90度。
此外，代表性实施例中的一种用于制造半导体器件的方法包括以下步骤：向形成于毛细管尖端部分的初始球施加负载和超声波，由此使所述初始球变形以形成压焊球，并且将焊盘与所述压焊球电耦合。这里，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上并与从毛细管引出的铜线耦合的第三部分。于是，所述压焊球的所述第三部分的纵截面形状为锥形。
代表性实施例中的一种半导体器件具有形成于焊盘之上的由铜形成的压焊球。这里，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上的第三部分。于是，所述第二部分的发散角小于90度。
此外，代表性实施例中的一种半导体器件具有形成于焊盘之上的由铜形成的压焊球。这里，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上的第三部分。于是，所述压焊球的所述第三部分的纵截面形状为锥形。
将如下简要地描述可通过本申请中所公开的本发明的代表性发明获得的效果。
可抑制对焊盘造成的损伤。
附图说明
图1是由BGA封装形成的半导体器件的从其顶表面看到的平面图；
图2是示出从其顶表面并且透过树脂看到的所述半导体器件的图；
图3是从其背表面看到的第一实施例中的半导体器件的图；
图4是沿图1的线A-A截取的横截面图；
图5为流程图，示出制造由BGA封装形成的半导体器件的步骤的流程；
图6为由QFP封装形成的半导体器件的从其顶表面看到的平面图；
图7是沿图6的线A-A截取的横截面图；
图8为流程图，示出在半导体芯片中形成集成电路并随后制造由QFP封装形成的半导体器件的步骤的流程；
图9是用于图示导线键合步骤的图；
图10是用于图示图9之后的导线键合步骤的图；
图11是用于图示图10之后的导线键合步骤的图；
图12是用于图示图11之后的导线键合步骤的图；
图13是用于图示图12之后的导线键合步骤的图；
图14是用于图示本发明人发现的问题的图；
图15是用于图示本发明人发现的问题的图；
图16是用于图示本发明人发现的问题的图；
图17示出曲线图，示出当使用金线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅；
图18是示出在焊盘之上形成由金形成的压焊球的方式的图；
图19是示出在形成压焊球之后向上提升毛细管的方式的图；
图20示出曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅；
图21是示出在焊盘之上形成由铜形成的压焊球的方式的图；
图22是示出在形成压焊球之后向上提升毛细管的方式的图；
图23是示出毛细管的外部构造的图；
图24是示出放大比例的图23的部分区域的图；
图25是示出通过毛细管在焊盘之上形成压焊球的方式的图；
图26A示出内倒角部分的发散角大于90度的情况，图26B示出内倒角部分的发散角为90度的情况，并且图26C示出内倒角部分的发散角小于90度的情况；
图27示出曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅；
图28是示出第一实施例中的在焊盘之上形成由铜形成的压焊球的方式的图；
图29是示出在形成压焊球之后向上提升毛细管的方式的图；
图30是示出通过通用导线键合步骤形成的压焊球的结构的图；
图31是示出通过第一实施例中的导线键合步骤形成的压焊球的结构的图；
图32是示出形成于半导体芯片之上的多个接线柱(stud)凸块电极的图；
图33是示出其中将包括形成于其上的接线柱凸块电极的半导体芯片安装在布线基板之上的一个实例的图；
图34示出曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅；
图35是示出第二实施例中的在焊盘之上形成由铜形成的压焊球的方式的图；
图36是示出在形成压焊球之后向上提升毛细管的方式的图；
图37是示出通过第二实施例中的导线键合步骤形成的压焊球的结构的图；
图38示出曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅；
图39是示出现有技术的毛细管的尖端部分的形状的图；
图40是示出第三实施例中使用的毛细管尖端部分的形状的图；
图41A至图41C是示出使用现有技术的毛细管的导线键合步骤的图；
图42A至图42C是示出使用第三实施例中的毛细管的导线键合步骤的图；
图43是示出通过第三实施例中的导线键合步骤形成的压焊球的结构的图；
图44是示出修改实例中的压焊球的结构的图；
图45示出曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅；
图46是示出第四实施例中的在焊盘之上形成由铜形成的压焊球的方式的图；
图47是示出在形成压焊球之后向上提升毛细管的方式的图；
图48是示出通过第四实施例中的导线键合步骤形成的压焊球的结构的图；
图49为横截面图，示出出现于焊盘下面的层中的多个层间绝缘膜的构造；
图50是示出导线键合步骤的图；
图51是示出图50之后的导线键合步骤的图；
图52是示出相对不易于出现焊盘剥落的焊盘结构中的导线键合步骤的图；
图53是示出相对易于出现焊盘剥落的焊盘结构中的导线键合步骤的图；
图54为流程图，示出其中减小形成焊盘的阻挡导电膜的厚度的制造步骤的流程；以及
图55为流程图，示出其中增大形成焊盘的阻挡导电膜的厚度的制造步骤的流程。
具体实施方式
在下列实施例中，为了方便起见，若需要，则可以多个分开的部分或实施例来描述本发明的实施例。然而，除非另外指明，否则这些实施例并非彼此独立，而是存在这样的关系：一个实施例是其它实施例中的部分或全部的修改实例、详细解释、补充解释等。
此外，在下列实施例中，当提到元件的数量等(包括数字、数值、量和范围等)时，除非另外指明以及除了数量在原则上明显局限于特定的数字的情况以及其它情况，否则元件的数量并非局限于特定的数字，而是可大于或小于所述特定的数字。
此外，在下列实施例中，除非另外指明以及除了其在原则上明显必需的情况和其它情况，否则组成元件(包括元件步骤等)并非总是必需的。
类似地，在下列实施例中，当提到组成元件等的形状、位置关系等时，除非另外指明，除非原则上明显另外认为以及除了其它情况，否则应理解为其包括大体上相似或类似于所述形状的形状等。这也适用于上述数值和范围。
此外，在示出本发明实施例的所有附图中，相同的组件原则上具有相同的参考符号和数字，并且省略其重复描述。顺便提及，为了易于理解附图，即使在平面图中也可提供阴影。
第一实施例
半导体器件的构造实例(BGA封装)
半导体器件的封装结构包括各种类型，例如，BGA(球栅阵列)封装和QFP(四边扁平封装)封装。本发明的技术理念适用于所述封装。下文将描述由BGA封装形成的半导体器件的构造实例和由QFP封装形成的半导体器件的构造实例。
首先，将参照附图描述由BGA封装形成的半导体器件的构造实例。图1为从其顶表面看到的由BGA封装形成的半导体器件SA1的平面图。如图1所示，本实施例中的半导体器件SA1的形状为矩形，并且半导体器件SA1的顶表面覆盖有树脂(密封体)MR。
接着，图2是示出从其顶表面并且透过树脂MR看到的半导体器件SA1的图。如图2所示，在透过树脂MR看到的半导体器件SA1的内部存在矩形的布线基板WB。在布线基板WB之上，布置半导体芯片CHP。半导体芯片CHP的形状也为矩形。半导体芯片CHP的尺寸小于布线基板WB的尺寸。布置半导体芯片CHP以使其二维地包括在布线基板WB中。尤其，布置半导体芯片CHP使得半导体芯片CHP的四边分别与布线基板WB的对应的四边相互平行。
在半导体芯片CHP中，形成集成电路。具体地，在形成半导体芯片CHP的半导体衬底之上，形成多个半导体元件，例如MOSFET。接着，在覆盖半导体衬底的层中，经由层间绝缘膜形成多层布线。将多层布线与在半导体衬底之上形成的多个MOSFET电耦合以形成集成电路。换句话说，半导体芯片CHP具有包括形成于其上的多个MOSFET的半导体衬底以及形成于所述半导体衬底之上的多层布线。因此，在半导体芯片CHP中，多个MOSFET和多层布线形成集成电路。为了在集成电路与外部电路之间建立接口，在半导体芯片CHP之上形成焊盘PD。通过暴露在多层布线的最上层形成的最上层布线的一部分，形成各个焊盘PD。
如图2所示，在半导体芯片CHP的主表面(正表面或顶表面)之上，形成有多个焊盘PD。具体地，形成多个焊盘PD以使其沿着半导体芯片CHP的相应的四边。接着，沿布线基板WB相应的四边形成多个焊区端子LD1，以使其分别朝向形成于半导体芯片CHP之上的多个焊盘PD。接着，经由导电组件将形成于半导体芯片CHP之上的焊盘PD与形成于布线基板WB之上的焊区端子LD1分别电耦合。顺便提及，本实施例中的导电组件为由例如铜(Cu)形成的导线W。
接着，图3是示出从其背表面看到的本第一实施例中的半导体器件SA1的图。如图3所示，在半导体器件SA1的背表面之上，将多个焊球SB以阵列(以行)来布置。焊球SB充当半导体器件SA1的外部耦合端子。
图4是示出沿图1的线A-A截取的横截面图。在图4中，在布线基板WB的顶表面之上，形成焊区端子LD1。然而，在布线基板WB的底表面之上，形成端子(凸块焊区或电极)LD2。在布线基板WB的内部，形成多层布线和过孔。通过形成于布线基板WB内部的多层布线和形成于过孔内部的布线，将形成于布线基板WB的顶表面之上的焊区端子LD1和形成于布线基板WB的底表面之上的端子LD2彼此电耦合。将形成于布线基板WB的底表面之上的端子LD2以阵列来布置。在端子LD2之上，分别安装焊球SB。结果，在布线基板WB的背表面(底表面)之上，将与端子LD2耦合的焊球SB以阵列来布置。
在布线基板WB的顶表面(正表面或主表面)之上，安装半导体芯片CHP。通过绝缘粘合剂AD将半导体芯片CHP与布线基板WB粘合在一起。接着，通过导线W将形成于半导体芯片CHP的主表面之上的焊盘PD与形成于布线基板WB的顶表面之上的焊区端子LD1彼此耦合。此外，在布线基板WB的顶表面，形成树脂(密封体)MR以使其覆盖半导体芯片CHP和导线W。
在以此方式构造的半导体器件SA1中，经由导线W将形成于半导体芯片CHP之上的焊盘PD与形成于布线基板WB之上的焊区端子LD1耦合。通过该导线和形成于布线基板WB内部的过孔导线，将焊区端子LD1与形成于布线基板WB背表面之上的端子LD2电耦合。因此，表明形成于半导体芯片CHP处的集成电路将通过从焊盘PD开始经过导线W、焊区端子LD1和端子LD2到达焊球SB的路径最终与焊球SB耦合。这表明下列情况：通过将外部电路与形成于半导体器件SA1处的焊球SB电耦合，可将形成于半导体芯片CHP处的集成电路与外部电路耦合。
半导体器件(BGA封装)的制造方法
如上述构造由BGA封装形成的半导体器件SA1。下文将简要地描述其制造方法。图5为流程图，示出制造由BGA封装形成的半导体器件SA1的步骤的流程。
首先，在半导体衬底(半导体晶片)的相应芯片区之上形成半导体元件(MOSFET)、多层布线和焊盘。接着，执行半导体衬底的背表面研磨，由此减小半导体衬底的厚度。接着，对形成于半导体衬底中的芯片区进行划片。结果，形成多个半导体芯片。
接着，制备布线基板，其包括形成于其正表面之上的多个焊区端子，并且包括形成于与正表面相反的背表面之上的多个端子。接着，将粘合剂涂覆到位于布线基板表面上的芯片安装部分(芯片安装区)。其后，经由涂覆的粘合剂将半导体芯片安装到布线基板的芯片安装部分(裸片接合步骤)(S101)。
接着，通过导线将形成于半导体芯片之上的焊盘和形成于布线基板之上的焊区端子分别耦合(导线键合步骤)(S102)。具体地，首先，将毛细管压向形成于半导体芯片之上的焊盘以执行键合(第一键合)。接着，移动毛细管以将导线键合到在所述布线基板之上形成的焊区端子(第二键合)。因此，可通过导线将形成于半导体芯片之上的焊盘和形成于布线基板之上的焊区端子耦合。
接着，形成由例如树脂形成的密封体以使其覆盖半导体芯片、导线和布线基板的表面(模塑步骤)(S103)。其后，将由例如焊料形成的焊球(外部耦合端子)安装到形成于布线基板背表面之上的端子(焊球安装步骤)(S104)。接着，通过例如激光在密封体的表面铭刻标记，包括制造商的序列号等(标记步骤)(S105)。最后，对由此制造的半导体器件SA1进行测试(测试步骤)(S106)，并且将其分类成合格产品和劣质产品。对判断为合格产品的半导体器件SA1进行装运。
半导体器件SA1为由BGA封装形成的半导体器件。然而，可应用本发明的技术理念的封装形式并非局限于此。例如，本发明的技术理念还适用于其中不是将布线基板而是将引线框用作在其上安装半导体芯片的基底材料(布线板)的封装形式。具体地，本发明的技术理念还广泛地适用于QFP封装和QFN封装。尤其，下文将描述由QFP封装形成的半导体器件的构造实例。
半导体器件的构造实例(QFP封装)
首先，将参照附图描述由QFP封装形成的半导体器件的构造。图6为从其顶表面看到的由QFP封装形成的半导体器件SA2的平面图。如图6所示，半导体器件SA2的形状为矩形，并且半导体器件SA2的顶表面覆盖有树脂(密封体)RM。接着，外部引线OL从限定了树脂RM的外部形状的四边向外突出。
接着，将描述半导体器件SA2的内部结构。图7是沿图6的线A-A截取的横截面图。如图7所示，芯片安装部分TAB的背表面覆盖有树脂RM。另一方面，在芯片安装部分TAB的顶表面之上安装半导体芯片CHP。在半导体芯片CHP的主表面之上形成焊盘PD。接着，通过导线W将形成于半导体芯片CHP之上的焊盘PD与内部引线IL分别电耦合。以树脂RM覆盖半导体芯片CHP、导线W和内部引线IL。与每个内部引线IL成一体的每个外部引线OL从树脂RM突出。从树脂RM突出的外部引线OL的形状为鸥翼形，并且包括形成于其表面之上的镀覆膜PF。
芯片安装部分TAB、内部引线IL和外部引线OL是由例如铜材料或42合金形成的，其中42合金为铁和镍的合金。导线W是由例如铜线形成的。半导体芯片CHP是由例如硅或化合物半导体(例如GaAs)形成的。在半导体芯片CHP之上，形成多个半导体元件，例如MOSFET。接着，在半导体元件之上，经由层间绝缘膜形成多层布线。在多层布线的最上层，形成有与多层布线耦合的焊盘PD。这致使形成于半导体芯片CHP之上的半导体元件经由多层布线与焊盘PD电耦合。换句话说，形成于半导体芯片CHP之上的半导体元件和多层布线形成集成电路。焊盘PD充当将集成电路和半导体芯片CHP的外部耦合的端子。通过导线W将每个焊盘PD与每个内部引线IL耦合，并且与同内部引线IL一体形成的外部引线OL耦合。这表明下列情况：形成于半导体芯片CHP之上的集成电路可通过从焊盘PD开始经过导线W、内部引线IL和外部引线OL到达外部耦合器件的路径与半导体器件SA2的外部电耦合。换句话说，这表明如下情况：通过从形成于半导体器件SA2之上的外部引线OL输入电信号，可控制形成于半导体芯片CHP之上的集成电路。此外，这表明如下情况：还可从集成电路向外提取输出信号。
半导体器件(QFP封装)的制造方法
如上述构造由QFP封装形成的半导体器件SA2。下文将简要地描述其制造方法。图8为流程图，示出在半导体芯片中形成集成电路并且随后在半导体芯片之上形成集成电路之后制造由QFP封装形成的半导体器件的步骤的流程。首先，在将半导体芯片安装在形成于引线框中的芯片安装部分(裸片接合S201)之后，通过导线将形成于半导体芯片之上的焊盘和内部引线耦合(导线键合S202)。接着，以树脂密封芯片安装部分、半导体芯片、导线和内部引线(模塑S203)。接着，在切割形成于引线框处的坝体(坝体切割S204)之后，在从树脂暴露出的外部引线的表面之上形成镀覆膜(镀覆S205)。接着，在树脂的表面上形成标记(标记S206)之后，形成从树脂突出的外部引线(引线形成S207)。在以此方式形成半导体器件SA2之后，执行电特性测试(测试S208)，将判断为合格产品的半导体器件SA2作为成品进行装运。
导线键合步骤的细节
如上述，将由BGA封装形成的半导体器件SA1和由QFP封装形成的半导体器件SA2作为半导体器件封装的构造实例。然而，本发明的技术理念考虑了两者所共用的导线键合步骤(图5的S102和图8的S202)。因此，下文将描述导线键合步骤的细节。接着，将依次描述本发明人发现的问题以及其中实施用于解决所述问题的理念的第一实施例中的技术理念。
首先，将参照附图描述导线键合步骤的细节。如图9所示，通过以放电炬(discharge torch)TCH进行放电，在从毛细管CAP引出的导线W的尖端部分处形成初始球IBL。
接着，如图10所示，将形成于毛细管CAP的尖端部分的初始球IBL键合到安装在布线基板WB之上的半导体芯片CHP的焊盘PD上(第一键合)。在此步骤，向毛细管CAP施加负载和超声振动。因此，通过施加到毛细管CAP的负载和超声振动，使着陆于半导体芯片CHP的焊盘PD上的初始球IBL变形。这致使形成与焊盘PD具有较大接触面积的压焊球PBL。
接着，如图11所示，从形成焊盘PD的半导体芯片CHP的顶部位置移动毛细管CAP，同时从毛细管CAP引出导线W。接着，如图12所示，将导线W键合到形成于布线基板WB之上的焊区端子LD1(第二键合)。其后，如图13所示，将经历第二键合的导线W从毛细管CAP切割。因此，可通过导线W将形成于半导体芯片CHP之上的焊盘PD和形成于布线基板WB之上的焊区端子LD1耦合。
本发明人发现的问题
在导线键合步骤中，在将初始球IBL着陆在半导体芯片CHP上之后，通过施加到毛细管CAP的负载和超声振动，使初始球IBL变形。结果，形成压焊球PBL。接着，当提升毛细管CAP时，出现明显的问题：焊盘PD随压焊球PBL一起剥落。这已通过本发明人的研究进行披露。将参照附图对这点进行描述。
如图14所示，例如，焊盘PD是由阻挡导电膜BCF1、阻挡导电膜BCF2和铝膜(铝合金膜)形成，其中阻挡导电膜BCF1由氮化钛膜或钛膜形成。在焊盘PD之上，通过毛细管CAP形成压焊球PBL。在此步骤，毛细管CAP具有用于从中穿过导线W的孔部分HLU和呈锥形的内倒角部分ICU。沿着其形状形成压焊球PBL。具体地，如图14所示，压焊球PBL包括与焊盘PD接触的基座部分(环体部分)(第一部分)PE、形成于基座部分PE之上的颗粒(corn)部分(第二部分)CN以及形成于颗粒部分CN之上并且与导线W耦合的孔插入部分(第三部分)HI。这里，压焊球PBL的颗粒部分CN为由毛细管CAP的内倒角部分ICU成形的部分。压焊球PBL的孔插入部分HI为由毛细管CAP的孔部分HLU成形的部分。
如图14所示，通过毛细管CAP施加的压缩负载F1形成压焊球PBL。尤其，增大施加到压焊球PBL的外缘部分的压缩负载F1。因此，例如，如图15所示，局部地施加到压焊球PBL的外缘部分的压缩负载F1致使压焊球PBL的基座部分PE中的外缘部分进入焊盘PD的内部。结果，形成于焊盘PD的外缘部分的阻挡导电膜BCF2破裂。此外，施加到压焊球PBL的压缩负载还使将插入(用力推入)毛细管CAP的孔部分HLU的孔插入部分HI的厚度增大。
结果，如图16所示，当提升毛细管CAP时，由于基于毛细管CAP的孔部分HLU和压焊球PBL的孔插入部分HI之间的摩擦力的拉伸负载F2，位于进入焊盘PD的基座部分PE的外缘部分中的焊盘PD的一部分被剥落。
换句话说，在导线键合步骤中，首先，存在下列第一因素：从毛细管CAP施加到压焊球PBL的外缘部分的压缩负载增大；此致使压焊球PBL的基座部分PE的外缘部分进入焊盘的内部。此外，存在下列第二因素：压缩负载的增大使孔插入部分HI上的插入压力增大；此导致压焊球PBL的孔插入部分HI和毛细管CAP的孔部分之间的摩擦力增大；因此，提升毛细管CAP的拉伸应力增大。于是，第一因素和第二因素可以想象地导致焊盘PD的剥落。
这里，例如，常常使用金作为导线W的材料。然而，随着近来对金的需求的增加，其价格增加。因此，为了抑制半导体器件制造过程中的材料成本，已对由价格低于金的铜形成的铜线的使用进行了研究。尤其，与金线相比，铜线不仅具有较低的成本，还具有较低的电阻率。因此，铜线还具有极好的电特性，并且受到关注。然而，尤其，当将含有铜作为主要成分的材料用作导线W时，焊盘剥落变得明显。下文，在与将金用作导线W的材料的情况相比较时，将描述在将含有铜作为主要成分的材料用作导线W的材料时常常出现焊盘剥落的机制。
当使用铜线时常常出现焊盘剥落的机制
首先，将描述使用金线执行导线键合的情况。图17为曲线图，示出当使用金线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅。在图17的上部的曲线图中，首先，在导线键合步骤中，将压缩负载F1施加到初始球。压缩负载F1包括由毛细管自身的按压所引起的压缩负载以及由在焊盘的水平方向上施加的超声振幅由于毛细管的结构的转换产生的超声转换负载。接着，向初始球施加压缩负载，由此形成压焊球。其后，当提升毛细管时，向压焊球施加拉伸负载F2。
这里，金较软并且易于变形。因此，从初始球向压焊球施加的引起变形的压缩负载F1相对较小。此外，施加超声振幅以使压焊球相对焊盘摩擦，并由此去除形成于压焊球表面之上的氧化膜以及形成于所述焊盘表面之上的氧化膜(一般而言，常常为铝膜)。当使用金线时，金不被氧化。因此，将被施加到毛细管的超声振幅相对较小。因此，由超声振幅转换的超声转换负载也减小。
具体地，图18是示出在焊盘之上形成由金形成的压焊球PBL的方式的图。如图18所示，向压焊球PBL施加压缩负载F1。压缩负载F1包括由毛细管CAP的按压所引起的负载以及由归因于毛细管CAP的内倒角部分ICU的锥形形状的超声振动US到垂直方向上的转换产生的超声转换负载F1UY。在此步骤，金自身较软并且易于变形。因此，由毛细管CAP的按压所引起的负载也减小，并且金自身不被氧化。因此，超声振动US也减小。结果，超声转换负载F1UY也减小。这还导致压缩负载F1的减小，该压缩负载F1包括由毛细管CAP的按压所引起的负载以及向其添加的超声转换负载F1UY。因此，如图18所示，未向压焊球PBL的外缘部分局部地施加较大的压缩负载F1，并且向基座部分PE和焊盘PD之间的接触部分大致均匀地施加负载。这表明如下情况：当使用金线时，基座部分PE的外缘部分不进入焊盘PD。结果，几乎不出现导致焊盘剥落的第一因素。此外，压缩负载F1的量值本身也减小。因此，毛细管CAP向孔部分HLU的注入压力F1P也减小。这导致压焊球PBL的孔插入部分HI的厚度减小。
接着，图19是示出在形成压焊球PBL之后向上提升毛细管CAP的方式的图。在图19中，当使用金线时，如上述，将被插入毛细管CAP的孔部分HLU中的压焊球PBL的孔插入部分HI的厚度较小。因此，毛细管CAP的孔部分HLU和压焊球PBL的孔插入部分HI之间的摩擦力也减小。这还导致将被施加到压焊球PBL上的拉伸负载F2减小。因此，当使用金线时，第二因素的影响也减小。因此，这表明如下情况：在使用金线的导线键合中，第一因素和第二因素变得不明显；因此，由第一因素和第二因素所引起的焊盘剥落变得不大可能出现。
接着，将描述使用铜线执行导线键合的情况。图20为曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅。在图20上部的曲线图中，首先，在导线键合步骤中，向初始球施加压缩负载F1。压缩负载F1包括由毛细管自身的按压所引起的压缩负载以及由在焊盘的水平方向上施加的超声振幅归因于毛细管的结构的转换产生的超声转换负载。接着，向初始球施加压缩负载，由此形成压焊球。其后，当提升毛细管时，向压焊球施加拉伸负载F2。
这里，铜比金更硬。因此，为了使由铜形成的初始球变形并形成压焊球，需要施加比金线的情况中更大的压缩负载F1。此外，不同于金，铜可被氧化。因此，需要去除在压焊球与焊盘的接触表面之上形成的氧化膜。这还导致将被施加到压焊球上的超声振动(超声振幅)增大。
具体地，图21示出在焊盘PD之上形成由铜形成的压焊球PBL的方式。如图21所示，向压焊球PBL施加压缩负载F1。压缩负载F1包括由毛细管CAP的按压所引起的负载以及由归因于毛细管CAP的内倒角部分ICU的锥形形状的超声振动US到垂直方向上的转换产生的超声转换负载F1UY。在此步骤，铜比金更硬。因此，由毛细管CAP的按压所引起的负载也增大，并且铜自身被氧化。因此，超声振动US也增大。结果，超声转换负载F1UY也增大。这还导致压缩负载F1增大，其中压缩负载F1包括由毛细管CAP的按压所引起的负载以及向其添加的超声转换负载F1UY。因此，如图21所示，向压焊球PBL的外缘部分局部地施加较大的压缩负载F1。因此，基座部分PE的外缘部分进入焊盘PD的内部，并且使出现在焊盘PD内部的阻挡导电膜BCF2局部地破裂。即，铜线的使用增大了基座部分PE的外缘部分进入焊盘PD的可能性。这使导致焊盘剥落的第一因素较为明显。此外，压缩负载F1自身的量值增大。因此，毛细管CAP向孔部分HLU的注入压力F1P也增大。这还导致压焊球PBL的孔插入部分HI的厚度增大。
接着，图22是示出在形成压焊球PBL之后向上提升毛细管CAP的方式的图。在图22中，当使用铜线时，如上述，将被插入毛细管CAP的孔部分HLU中的压焊球PBL的孔插入部分HI的厚度较大。因此，毛细管CAP的孔部分HLU和压焊球PBL的孔插入部分HI之间的摩擦力也增大。这还导致将被施加到压焊球PBL上的拉伸负载F2增大。因此，当使用铜线时，第二因素也变得明显。因此，这表明如下情况：在使用铜线的导线键合中，第一因素和第二因素变得明显；因此，更可能出现由第一因素和第二因素所引起的焊盘剥落。
在这些情况下，在本第一实施例中，实施一种能够在使用铜线的导线键合步骤中抑制焊盘剥落(将施加到焊盘的损伤的一种模式)的理念。下文将描述实施此理念的本第一实施例中的技术理念。
第一实施例的特征
本第一实施例中的技术理念集中在以下的点：将在平行于焊盘表面的方向(水平方向)上施加的超声振动由于毛细管内倒角部分的锥形形状而被转换成垂直于焊盘表面的方向上的超声转换负载。即，超声转换负载的增大导致将被施加到压焊球上的压缩负载的增大。这导致焊盘剥落。因此，在本第一实施例中，实施一种理念以最小化超声转换负载。
首先，图23是示出毛细管CAP的外部构造的图。如图23所示，毛细管CAP的厚度随着向尖端部分靠近而减小。在尖端部分，存在发散角θICA。具体地，将通过其放大图对发散角θICA进行描述。图24是示出放大比例的图23的区域AR的图。如图24所示，在毛细管CAP的尖端部分，存在锥形形状的内倒角部分ICU。表明内倒角部分ICU的延伸的角为发散角θICA。发散角θICA也被称为内倒角。
当通过毛细管CAP在焊盘PD之上形成压焊球PBL时，在与焊盘PD的表面平行的方向上施加超声振动US。在此步骤，将被施加到毛细管CAP上的超声振动US由于形成于毛细管CAP的尖端部分的内倒角部分ICU的锥形形状而被转换成超声转换负载。将参照图25描述该机制。
图25是示出通过毛细管CAP在焊盘PD之上形成压焊球PBL的方式的图。如图25所示，在毛细管CAP中，形成有供导线W自其中穿过的孔部分HLU和锥形形状的内倒角部分ICU。形成压焊球PBL以使其沿着孔部分HLU和内倒角部分ICU的形状。具体地，压焊球PBL是由与焊盘PD接触的基座部分(环体部分)(第一部分)PE、形成于基座部分PE之上的颗粒部分(第二部分)CN和形成于颗粒部分CN之上并且与导线W耦合的孔插入部分(第三部分)HI形成。在此步骤，形成压焊球PBL的颗粒部分CN以反映毛细管CAP的内倒角部分ICU的锥形形状。形成压焊球PBL的孔插入部分HI以反映毛细管CAP的孔部分HLU的形状。
这里，如图25所示，在与焊盘PD的表面平行的方向上向毛细管CAP施加超声振动US。超声振动US产生致使焊盘PD的表面和压焊球PBL的底表面在其间彼此摩擦的力。这可去除在压焊球PBL的底表面和焊盘PD的表面之上形成的氧化膜。
如图25所示，在与焊盘PD的表面平行的方向上施加超声振动US本身。然而，毛细管CAP的内倒角部分ICU是锥形形状。因此，所述锥形形状将超声振动US转换成倾斜的超声转换负载F1U。倾斜的超声转换负载F1U垂直于毛细管CAP的内倒角部分ICU的锥形表面。接着，其导致倾斜的超声转换负载F1U具有以下分量：平行于焊盘PD表面的方向上的超声转换负载F1UX以及垂直于焊盘PD表面的方向上的超声转换负载F1UY。这里，这表明如下情况：垂直于焊盘PD表面的方向上的超声转换负载F1UY不充当致使焊盘PD的表面和压焊球PBL的底表面彼此摩擦的力，但是成为将压焊球PBL压向焊盘PD的压缩负载的一部分。因此，当垂直于焊盘PD表面的方向上的超声转换负载F1UY增大时，较大的压缩负载被局部地施加到压焊球PBL的外缘部分。这导致基座部分PE的外缘部分进入焊盘PD的内部的可能性增大。因此，导致焊盘剥落的第一因素更可能变得明显。此外，压缩负载自身的量值增大，因此，对毛细管CAP的孔部分HLU的注入压力也增大。这还导致压焊球PBL的孔插入部分HI的厚度增大。因此，当提升毛细管CAP时，压焊球PBL的孔插入部分HI和毛细管CAP的孔部分HLU之间的摩擦力也增大。因此，导致焊盘剥落的第二因素也更可能变得明显。因此，这表明如下情况：当垂直于焊盘PD表面的方向上的超声转换负载F1UY增大时，导致焊盘剥落的第一因素和第二因素更可能变得明显；因此，从防止焊盘剥落的观点来看，需要最小化垂直于焊盘PD表面的方向上的超声转换负载F1UY。
在此方面，本发明人的关注点如下：垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值取决于毛细管CAP的内倒角部分ICU的锥形形状而变化。将参照图26A至图26C对此进行进一步地描述。
图26A至图26C是示出如何通过改变毛细管CAP的内倒角部分ICU的发散角θICA来改变垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值。具体地，图26A示出内倒角部分ICU的发散角θICA大于90度的情况。图26B示出内倒角部分ICU的发散角θICA为90度的情况。而图26C示出内倒角部分ICU的发散角θICA小于90度的情况。
首先，如图26A所示，其表明如下情况：当内倒角部分ICU的发散角θICA大于90度时，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值增大。换句话说，其表明如下情况：在图26A的情况下，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值大于平行于焊盘PD表面的方向上的超声转换负载F1UX的量值；因此，当内倒角部分ICU的发散角θICA大于90度时，不可能减小垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值；因此，导致焊盘剥落的第一因素和第二因素更可能变得明显。
接着，如图26B所示，当内倒角部分ICU的发散角θICA为90度时，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值变成小于图26A的情况下的量值，但是尚未被充分减小。换句话说，在图26B的情况下，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值变得与平行于焊盘PD表面的方向上的超声转换负载F1UX的量值相当。然而，在这种情况下，不能说垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值充分小。其表明：该量值尚不能充分地抑制导致焊盘剥落的第一因素和第二因素。
相比之下，如图26C所示，其表明如下情况：当内倒角部分ICU的发散角θICA小于90度时，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值变得远小于图26A和图26B的情况。换句话说，在图26C的情况下，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值变得充分地小于平行于焊盘PD表面的方向上的超声转换负载F1UX的量值。结果，其表明如下情况：当内倒角部分ICU的发散角θICA小于90度时，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值可被充分地减小；这可充分地抑制导致焊盘剥落的第一因素和第二因素。
因此，在本第一实施例中，将形成压焊球PBL的颗粒部分CN的毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度。因此，执行导线键合步骤。换句话说，本第一实施例的特征在于：在焊盘PD之上形成压焊球PBL，其中将毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度。
结果，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值变成小于平行于焊盘PD表面的方向上的超声转换负载F1UX的量值。因此，可抑制较大的压缩负载被局部地施加到压焊球PBL的外缘部分。换句话说，根据本第一实施例，可减小基座部分PE的外缘部分进入焊盘PD的内部的可能性。因此，可抑制导致焊盘剥落的第一因素变得明显。此外，垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值变成小于平行于焊盘PD表面的方向上的超声转换负载F1UX的量值。因此，压缩负载的总量值也减小，从而对毛细管CAP的孔部分HLU的注入压力也减小。这还导致压焊球PBL的孔插入部分HI的厚度减小。因此，当提升毛细管CAP时，还可减小压焊球PBL的孔插入部分HI和毛细管CAP的孔部分HLU之间的摩擦力。这还可抑制导致焊盘剥落的第二因素变得明显。
因此，根据本第一实施例，将毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度。结果，可将垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值设定为小于平行于焊盘PD表面的方向上的超声转换负载F1UX的量值。因此，根据本第一实施例，可抑制导致焊盘剥落的第一因素和第二因素变得明显。因此，可防止焊盘剥落。
即，在本第一实施例中，将毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度。作为其直接效应，可将垂直于焊盘PD表面的方向上的超声转换负载F1UY设定为小于平行于焊盘PD表面的方向上的超声转换负载F1UX。这可减小将被施加到压焊球PBL的外缘部分的压缩负载的总量值。因此，可有效地防止焊盘剥落的第一因素，即，压焊球PBL的外缘部分进入焊盘PD。于是，此外，在本第一实施例中，可将垂直于焊盘PD表面的方向上的超声转换负载F1UY的量值设定为小于平行于焊盘PD表面的方向上的超声转换负载F1UX的量值。作为其间接效应，可减小对毛细管CAP的孔部分HLU的注入压力。这还导致将被插入毛细管CAP的孔部分HLU的压焊球PBL的孔插入部分HI的厚度减小。这可减小在提升毛细管CAP时产生的孔部分HLU和孔插入部分HI之间的摩擦力。结果，可减小将在提升毛细管CAP时被施加到压焊球PBL上的拉伸负载。因此，还可有效地防止焊盘剥落的第二因素。
如至此所描述的，本第一实施例的特征在于：将毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度。然而，此外，从减小作为导致焊盘剥落的因素的垂直于焊盘PD表面的方向上的超声转换负载F1UY的观点来看，理想地将毛细管CAP的内倒角部分ICU的发散角θICA设定在50度至70度的范围内。这是由于下列原因：发散角θICA设定得越小，垂直于焊盘PD表面的方向上的超声转换负载F1UY可被减小得越大。然而，在毛细管CAP的尖端部分形成锥形形状的内倒角部分ICU是有原因的。即，在毛细管CAP的尖端部分，通过放电炬形成初始球。为了固定初始球，将锥形形状的内倒角部分ICU布置在毛细管CAP的尖端部分。换句话说，将初始球的一部分插入锥形形状的内倒角部分ICU中。因此，初始球被固定。这使得初始球能无偏差地着陆在焊盘PD上。因此，从最小化垂直于焊盘PD表面的方向上的超声转换负载F1UY的观点来看，希望减小发散角θICA。然而，从固定初始球的观点来看，发散角θICA的过度减小将导致障碍。因此，在本第一实施例中，鉴于最小化垂直于焊盘PD表面的方向上的超声转换负载F1UY的观点与可靠地固定初始球的观点之间的兼容性，认为将内倒角部分ICU的发散角θICA设定在50度至70度的范围内是理想的。此范围内的发散角θICA可充分地减小垂直于焊盘PD表面的方向上的超声转换负载F1UY，并且还能够可靠地固定初始球。
接着，将描述本第一实施例中的导线键合步骤。图27为曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅。在图27上部的曲线图中，首先，在导线键合步骤中，向初始球施加压缩负载F1。压缩负载F1包括由毛细管自身的按压所引起的压缩负载以及由在焊盘的水平方向上施加的超声振幅归因于毛细管的结构的转换产生的超声转换负载。接着，向初始球施加压缩负载，由此形成压焊球。其后，当提升毛细管时，向压焊球施加拉伸负载F2。这里，如由图20和图27之间的比较所表明的，与使用铜线的通用导线键合步骤(参看图20)相比，在根据本第一实施例的导线键合步骤中(参看图27)，超声转换负载和拉伸负载F2两者均减小。
换句话说，其表明如下情况：关于超声转换负载，根据本第一实施例的导线键合步骤(参看图27)为如下过程：与使用铜线的通用导线键合步骤(参看图20)相比，即使在施加相当的超声波(能力或功率)时，也能够更多地抑制压缩负载F1；这可更好地改善压焊球和焊盘之间的粘合。垂直于焊盘PD表面的方向上的超声转换负载F1UY小于平行于焊盘PD表面的方向上的超声转换负载F1UX(平行于焊盘PD表面的方向上的超声转换负载F1UX大于垂直于焊盘PD表面的方向上的超声转换负载F1UY)意味着：所施加的超声波中促成粘合的比例已经增大。这对于增强铜线的粘附性是重要的，其中与金线相比，铜线更不易被键合到焊盘PD。
此外，对于根据本第一实施例的导线键合步骤(参看图27)，拉伸负载F2小于使用铜线的通用导线键合步骤(参看图20)中的拉伸负载。这意味着：对于根据本第一实施例的导线键合步骤(参看图27)，压入毛细管的孔部分中的压焊球的孔插入部分的厚度减小(体积减小)；因此，当提升毛细管时，压焊球的孔插入部分变得更易于离开孔部分。这对于抑制焊盘剥落是重要的。
具体地，图28是示出第一实施例中的在焊盘之上形成由铜形成的压焊球PBL的方式的图。如图28所示，向压焊球PBL施加压缩负载F1。压缩负载F1包括由毛细管CAP的按压所引起的负载以及由归因于毛细管CAP的内倒角部分ICU的锥形形状的超声振动US到垂直方向上的转换产生的超声转换负载F1UY。在此步骤，在本第一实施例中，毛细管CAP的内倒角部分ICU的发散角θICA(图28中未示出)小于90度。因此，垂直于焊盘PD表面的方向上的超声转换负载F1UY变成小于平行于焊盘PD表面的方向上的超声转换负载F1UX。因此，可减小压缩负载F1，包括由毛细管CAP的按压所引起的负载以及向其添加的超声转换负载F1UY。因此，如图28所示，可减小将被施加到压焊球PBL的外缘部分的压缩负载F1的量值。这导致基座部分PE的外缘部分进入焊盘PD的内部的可能性减小。这抑制导致焊盘剥落的第一因素变得明显。此外，垂直于焊盘PD表面的方向上的超声转换负载F1UY较小。因此，压缩负载F1的量值本身也减小，这还导致对毛细管CAP的孔部分HLU的注入压力F1P减小。结果，压焊球PBL的孔插入部分HI的厚度也减小。
接着，图29是示出在形成压焊球PBL之后提升毛细管CAP的方式的图。在图29中，在本第一实施例中，如上述，将被插入毛细管CAP的孔部分HLU中的压焊球PBL的孔插入部分HI的厚度减小。因此，还可减小毛细管CAP的孔部分HLU和压焊球PBL的孔插入部分HI之间的摩擦力。结果，可减小将被施加到压焊球PBL上的拉伸负载F2。因此，根据本第一实施例，还可抑制第二因素变得明显。因此，在本第一实施例中的导线键合中，抑制第一因素和第二因素变得明显。因此，可有效地抑制由第一因素和第二因素所引起的焊盘剥落。
本第一实施例中的压焊球的结构上的特征
如上述，本第一实施例的特征在于：执行铜线的导线键合，其中将毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度。然而，制造步骤中的特征清楚地显现为其在根据导线键合步骤中的特征形成的压焊球PBL的结构中的体征。通过与由通用导线键合步骤形成的压焊球PBL(P)的结构进行比较，将描述压焊球PBL的结构中的特征。
图30是示出通过通用导线键合步骤形成的压焊球PBL(P)的结构的图。在图30中，通用压焊球PBL(P)包括形成于焊盘PD之上的基座部分PE、形成于基座部分PE之上的颗粒部分CN和形成于颗粒部分CN之上的孔插入部分HI。接着，当A表示与焊盘PD接触的压焊球PBL(P)的压焊直径、B表示基座部分PE的厚度而C表示孔插入部分HI的厚度时，下列关系成立。即，B≤A/10且C≥A/6成立。此外，基座部分PE的外缘部分进入焊盘PD的内部，并且颗粒部分CN的发散角大于90度。
相比之下，图31是示出通过本第一实施例中的导线键合步骤形成的压焊球PBL的结构的图。在图31中，本第一实施例中的压焊球PBL包括形成于焊盘PD之上的基座部分PE、形成于基座部分PE之上的颗粒部分CN和形成于颗粒部分CN之上的孔插入部分HI。接着，当A表示与焊盘PD接触的压焊球PBL的压焊直径而C表示孔插入部分HI的厚度时，下列关系成立。即，C＜A/6成立。这基于下列内容：在本第一实施例中，垂直于焊盘PD表面的方向上的超声转换负载F1UY充分地减小，导致孔插入部分HI上的注入压力减小。此外，防止基座部分PE的外缘部分进入焊盘PD的内部。这还归因于由垂直于焊盘PD表面的方向上的超声转换负载F1UY的充分减小所引起的压缩负载的减小。此外，颗粒部分CN的发散角小于90度。这是由于下列原因：在本第一实施例中，执行铜线的导线键合，其中将毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度；因此，反映内倒角部分ICU的形状形成的颗粒部分CN的发散角也变成小于90度。如至此所描述的，其表明如下情况：通过执行本第一实施例中的导线键合步骤(制造方法中的特征)形成的压焊球PBL清楚地显现为压焊球PBL的结构中的特征。
修改实例
接着，将描述本第一实施例的修改实例。如上述，在本第一实施例中，以使用铜线的导线键合步骤为例进行描述。然而，本第一实施例中的技术理念还可广泛地适用于形成由铜构成的接线柱凸块电极的步骤。这是因为下列原因。接线柱凸块电极还以下列方式形成：在通过毛细管将形成于焊盘的尖端部分的初始球着陆在焊盘上之后，向初始球施加压缩负载和超声振动，由此产生变形，从而形成压焊球。在压焊球的尖端部分，对铜线进行切割，由此形成接线柱凸块电极。换句话说，使用铜线的导线键合步骤和接线柱凸块电极形成步骤共享以下要点：通过施加压缩负载和超声振动形成压焊球。因此认为，在接线柱凸块电极形成步骤中，焊盘剥落的问题也变得明显。因此，同样通过将本发明的技术理念应用于接线柱凸块电极形成步骤，可有效地防止焊盘剥落。
下文将描述接线柱凸块电极的构造实例。图32是示出形成于半导体芯片CHP之上的多个接线柱凸块电极SBMP的图。在图32中，尽管未示出，但是将接线柱凸块电极SBMP布置在形成于半导体芯片CHP表面上的焊盘之上。通过，例如面朝下键合，将包括以此方式形成于其上的接线柱凸块电极SBMP的半导体芯片CHP安装在布线基板之上。
图33是示出将包括形成于其上的接线柱凸块电极SBMP的半导体芯片CHP安装在布线基板WB上的一个实例的图。如图33所示，端子TE形成于布线基板WB之上，并且端子TE布置成使得端子TE和形成于半导体芯片CHP之上的接线柱凸块电极SBMP朝向彼此。接着，通过例如焊料S，将安装在半导体芯片CHP之上的接线柱凸块电极SBMP与形成于布线基板WB之上的端子TE耦合。以上述方式，可将包括形成于其上的接线柱凸块电极SBMP的半导体芯片CHP安装在布线基板WB之上。
第二实施例
本第二实施例中的技术理念也具有与第一实施例中的技术理念相同的防止焊盘剥落的目的。然而，在本第二实施例中，将描述通过与第一实施例中不同的途径防止焊盘剥落的实例。具体地，在本第二实施例中，将描述主要观点为最小化在提升毛细管时产生的施加到压焊球上的拉伸负载的技术理念。
第二实施例的特征
首先，将描述本第二实施例中的导线键合步骤。图34为曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅。在图34上部的曲线图中，首先，在导线键合步骤中，向初始球施加压缩负载F1。压缩负载F1包括由毛细管自身的按压所引起的压缩负载以及由在焊盘的水平方向上施加的超声振幅归因于毛细管的结构的转换产生的超声转换负载。接着，向初始球施加压缩负载，由此形成压焊球。其后，当提升毛细管时，向压焊球施加拉伸负载F2。这里，如由图27和图34之间的比较所表明的，与第一实施例中的导线键合步骤(参看图27)相比，在根据本第二实施例的导线键合步骤中(参看图34)，超声转换负载增大。但是，在本第二实施例中，拉伸负载F2也减小。在第一实施例中，采用下列方式：将毛细管的内倒角部分的发散角设定为小于90度；这减小了垂直于焊盘表面的方向上的超声转换负载的量值。相比之下，在本第二实施例中，实施与减小超声转换负载的理念不同的理念，由此减小将被施加到压焊球上的拉伸负载。下文将参照附图描述本第二实施例中的理念。
具体地，图35是示出本第二实施例中的在焊盘PD之上形成由铜形成的压焊球PBL的方式的图。如图35所示，向压焊球PBL施加压缩负载F1。压缩负载F1包括由毛细管CAP的按压所引起的负载以及由归因于毛细管CAP的内倒角部分ICU的锥形形状的超声振动US到垂直方向上的转换产生的超声转换负载F1UY。在此步骤，在本第二实施例中，不同于第一实施例，毛细管CAP的内倒角部分ICU的发散角θICA(图35中未示出)小于90度。因此，垂直于焊盘PD表面的方向上的超声转换负载F1UY与现有技术中相同，并且不会变得与第一实施例中一样小。因此，包括由毛细管CAP的按压所引起的负载以及向其添加的超声转换负载F1UY的压缩负载F1不会减小得太多。然而，在本第二实施例中，如图35所示，对毛细管CAP的孔部分HLU的注入压力F1P减小。因此，根据本第二实施例，注入压力F1P减小。这还导致形成压焊球PBL的孔插入部分HI的厚度减小。结果，可减小在提升毛细管CAP时所产生的毛细管CAP的孔部分HLU和压焊球PBL的孔插入部分HI之间的摩擦力。因此，可减小将被施加到压焊球PBL的拉伸负载。因此，根据本第二实施例，可防止焊盘剥落。
接着，将描述在本第二实施例中如何减小对毛细管CAP的孔部分HLU的注入压力F1P。如图35所示，在本第二实施例中，基座部分PE的厚度大于颗粒部分CN的厚度。换句话说，本第二实施例的特征在于：将基座部分PE的厚度设定为足够大。这导致压焊球PBL中的基座部分PE的体积增大。假定压缩负载F1不变，基座部分PE的体积的增大意味着压焊球PBL中每单位体积的负载的减小。因此，在本第二实施例中，通过增大基座部分PE的厚度，可减小每单位体积的负载。通过此构造，可减小对毛细管CAP的孔部分HLU的注入压力F1P。接着，这导致压焊球PBL的孔插入部分HI的厚度减小。
随后，图36是示出在形成压焊球PBL之后向上提升毛细管CAP的方式的图。在图36中，在本第二实施例中，如上述，将被插入毛细管CAP的孔部分HLU中的压焊球PBL的孔插入部分HI的厚度减小。因此，还可减小毛细管CAP的孔部分HLU和压焊球PBL的孔插入部分HI之间的摩擦力。结果，可减小将被施加到压焊球PBL上的拉伸负载F2。因此，根据本第二实施例，可抑制第二因素变得明显。此外，在本第二实施例中，通过将基座部分PE的厚度设定为较大的特征，可减小每单位体积的负载。因此，还可减小将被施加到压焊球PBL的外缘部分的压缩负载F1自身的量值。这导致基座部分PE的外缘部分进入焊盘PD的内部的可能性减小。因此，还可抑制导致焊盘剥落的第一因素变得明显。因此，在本第二实施例中的导线键合中，还可抑制第一因素和第二因素变得明显。这可有效地抑制由第一因素和第二因素所引起的焊盘剥落。
这里，本第二实施例的特征在于：将基座部分PE的厚度设定为充分地大于颗粒部分CN的厚度。可通过例如增大形成于毛细管CAP的尖端部分的初始球的尺寸实施该特征构造。具体地，通过增大放电炬的放电能量，可实现初始球尺寸的增大。例如，通过增大放电电流或延长放电时间，可实现放电炬放电能量的增大。例如，通过将初始球的直径设定为55μm至57μm，可将基座部分PE的厚度设定为足够大。
第二实施例中的压焊球的结构中的特征
如上述，制造步骤中的特征清楚地显现为其在根据本第二实施例的导线键合步骤中的特征形成的压焊球PBL的结构中的体征。将描述压焊球PBL的结构中的特征点。
图37是示出通过本第二实施例中的导线键合步骤形成的压焊球PBL的结构的图。在图37中，本第二实施例中的压焊球PBL包括形成于所述焊盘PD之上的基座部分PE、形成于基座部分PE之上的颗粒部分CN和形成于颗粒部分CN之上的孔插入部分HI。接着，当A表示与焊盘PD接触的压焊球PBL的压焊直径、B表示基座部分PE的厚度、C表示孔插入部分HI的厚度并且D表示颗粒部分CN的厚度时，下列关系成立。即，在本第二实施例中，B＞A/9、C＜A/6且B≥5D/4(B为D的1.25倍或更大)成立。这表明如下情况：在本第二实施例中，初始球的尺寸相比现有技术中的尺寸是增大的；结果，基座部分PE的厚度变得大于压焊直径的2/9倍，并且基座部分PE的厚度变为颗粒部分CN的厚度的1.25倍或更大。此外，CA/6基于下列要点：基座部分PE的厚度的增大导致每单位体积的负载的充分减小；这导致进入孔插入部分HI的注入压力减小。此外，还可防止基座部分PE的外缘部分进入焊盘PD的内部。这还归因于由每单位体积的负载的充分减小所引起的压缩负载的减小。如至此所描述的，其表明如下情况：在通过执行本第二实施例中的导线键合步骤形成的压焊球PBL中，制造方法中的特征清楚地显现为压焊球PBL的结构中的特征。
第三实施例
本第三实施例中的技术理念也具有与第一实施例或第二实施例中的技术理念相同的防止焊盘剥落的目的。然而，在本第三实施例中，将描述通过与第一实施例或第二实施例中不同的途径防止焊盘剥落的实例。具体地，在本第三实施例中，将描述主要观点为使在提升毛细管时产生的施加到压焊球上的拉伸负载无限地接近零的技术理念。
第三实施例的特征
首先，将描述本第三实施例中的导线键合步骤。图38为曲线图，示出当使用铜线时将被施加到压焊球上的压缩负载和拉伸负载，并且示出将被施加到压焊球上的超声振幅。在图38上部的曲线图中，首先，在导线键合步骤中，向初始球施加压缩负载F1。压缩负载F1包括由毛细管自身的按压所引起的压缩负载以及由在焊盘的水平方向上施加的超声振幅归因于毛细管的结构的转换产生的超声转换负载。接着，向初始球施加压缩负载，由此形成压焊球。其后，当提升毛细管时，在本第三实施例中，将被施加到压焊球上的拉伸负载无限地接近零。因此，本第三实施例的特征在于：使将被施加到压焊球上的拉伸负载无限地接近零。实施用于实现该特征的理念。下文将参照附图描述本第三实施例中的理念。
在本第三实施例中，在毛细管CAP的尖端部分的形状中实现一种理念。因此，将描述所述理念。图39是示出现有技术的毛细管的尖端部分的形状的图。在图39中，在毛细管CAP的尖端部分，形成锥形形状的内倒角部分ICU。在内倒角部分ICU的上部部分，形成有供导线自其中穿过的孔部分HLU1。孔部分HLU1的侧表面通常为垂直形状。相比之下，图40是示出本第三实施例中所使用的毛细管CAP的尖端部分的形状的图。如图40所示，在本第三实施例中，在毛细管CAP的尖端部分，形成有锥形形状的内倒角部分ICU。在内倒角部分ICU的上部部分，形成有供导线自其中穿过的孔部分HLU2。本第三实施例的特征在于孔部分HLU2的形状；具体地，本第三实施例的特征在于：孔部分HLU2的纵截面形状为锥形。
下文，将通过在使用图39所示的现有技术中的毛细管CAP的导线键合步骤与使用图40所示的本第三实施例中的毛细管CAP的导线键合步骤之间进行比较，描述本第三实施例的优点。
图41A至图41C是用于图示使用现有技术的毛细管的导线键合步骤的图。首先，如图41A所示，在毛细管CAP的尖端部分形成初始球IBL。接着，如图41B所示，在使形成于毛细管CAP的尖端部分的初始球IBL着陆在焊盘PD之上后，从毛细管CAP向初始球IBL施加压缩负载和超声振动。结果，形成压焊球PBL。在此步骤，来自毛细管CAP的压缩负载使压焊球PBL的一部分插入毛细管CAP的孔部分HLU1。压焊球PBL的位置变为孔插入部分HI。随后，如图41C所示，提升毛细管CAP。在此步骤，对于现有技术的毛细管CAP，孔部分HLU1的纵截面形状为垂直形状。因此，当提升毛细管CAP时，在毛细管CAP的孔部分HLU1的侧表面和压焊球PBL的孔插入部分HI的侧表面之间(图41C的对角阴影部分)产生摩擦力。这导致向压焊球PBL施加由摩擦力所引起的拉伸负载F2。将被施加到压焊球PBL上的拉伸负载F2的增大导致致使压焊球PBL随毛细管CAP向上移动并导致焊盘剥落的因素。
接着，图42A至图42C是示出使用本第三实施例中的毛细管CAP的导线键合步骤的图。首先，如图42A所示，在毛细管CAP的尖端部分形成初始球IBL。接着，如图42B所示，在使形成于毛细管CAP的尖端部分的初始球IBL着陆在焊盘PD之上后，从毛细管CAP向初始球IBL施加压缩负载和超声振动。结果，形成压焊球PBL。在此步骤，来自毛细管CAP的压缩负载使压焊球PBL的一部分插入毛细管CAP的孔部分HLU1。压焊球PBL的位置变为孔插入部分HI。随后，如图42C所示，提升毛细管CAP。在此步骤，对于本第三实施例中的毛细管CAP，孔部分HLU2的纵截面形状为锥形TP。因此，当提升毛细管CAP时，在毛细管CAP的孔部分HLU2的侧表面与压焊球PBL的孔插入部分HI的侧表面之间几乎不产生摩擦力。这是由于下列原因：毛细管CAP自身垂直向上提升，其中孔部分HLU2的侧表面的横截面形状为锥形TP；因此，在毛细管CAP的孔部分HLU1的侧表面与压焊球PBL的孔插入部分HI的侧表面之间几乎不产生摩擦。因此，表明如下情况：根据本第三实施例，几乎不向压焊球PBL施加由摩擦力所引起的拉伸负载F2。换句话说，施加到压焊球PBL的拉伸负载无限地接近零。因此，在本第三实施例中，可有效地防止由于向压焊球PBL施加拉伸负载所引起的焊盘PD剥落。因此，在本第三实施例中，使毛细管CAP的孔部分HLU2的横截面形状形成为锥形。结果，可使将在提升毛细管CAP时被施加到压焊球PBL上的拉伸负载几乎变为零。这可防止基于拉伸负载的焊盘剥落。
第三实施例中的压焊球的结构中的特征
如上述，制造步骤中的特征清楚地显现为其在根据本第三实施例的导线键合步骤中的特征形成的压焊球PBL的结构中的体征。将描述压焊球PBL的结构中的特征点。
图43是示出通过本第三实施例中的导线键合步骤形成的压焊球PBL的结构的图。在图43中，本第三实施例中的压焊球PBL包括形成于所述焊盘PD之上的基座部分PE、形成于基座部分PE之上的颗粒部分CN和形成于颗粒部分CN之上的孔插入部分HI。接着，在本第三实施例中，毛细管CAP的孔部分HLU2的横截面形状为锥形。因此，反映孔部分HLU2的形状的压焊球PBL的孔插入部分HI的侧表面也变成锥形TP。此点为本第三实施例中的压焊球PBL的结构中的特征。换句话说，本第三实施例中的压焊球PBL的结构中的特征可表述如下：如图43所示，当绘制垂直于焊盘PD表面的假想垂直线L1时，在假想垂直线L1和穿过孔插入部分HI的侧表面的直线L2之间形成的锥角为0度或更大(θ＞0)。因此，本第三实施例的特征在于：锥角为0度或更大。然而，尤其，锥角理想地介于10度至20度的范围内。这是由于下列原因：当锥角介于10度至20度的范围内时，可以确保使在向上移动毛细管CAP时在毛细管CAP的孔部分HLU2和压焊球PBL的孔插入部分HI之间产生的摩擦力几乎变为零。另一方面，当锥角被设定得过大时，铜材料变得更易于注入到孔插入部分HI中。因此，锥角理想地介于10度至20度之间。此外，本第三实施例中的压焊球PBL的结构中的特征可解释如下：孔插入部分HI的锥形形状为在从毛细管CAP的根部向尖端部分的方向上变宽的形状。替代地，其还可被表述成，在压焊球PBL的孔插入部分HI中，与颗粒部分CN接触的孔插入部分HI的底表面的直径大于与导线W(铜线)接触的孔插入部分HI的顶表面的直径。
修改实例
顺便提及，即使在对毛细管CAP的孔部分HLU2的形状进行处理使得压焊球PBL的结构成为如图44所示的形状时，也可获得与本第三实施例相同的效果。图44是示出修改实例中的压焊球PBL的结构的图。在图44中，本修改实例中的压焊球PBL包括形成于焊盘PD之上的基座部分PE、形成于基座部分PE之上的颗粒部分CN和形成于颗粒部分CN之上的孔插入部分HI。接着，在本修改实例中，以一体化曲线形成压焊球PBL的孔插入部分HI的侧表面和颗粒部分CN的侧表面。而且，在这种情况下，如图44所示，当绘制垂直于焊盘PD的表面的假想垂直线L1时，在假想垂直线L1和与孔插入部分HI的侧表面接触的直线L2之间形成的锥角为0度或更大(θ＞0)。因此，本修改实例的特征还在于：锥角为0度或更大。然而，尤其，锥角理想地介于10度至20度的范围内。这是由于下列原因：当锥角介于10度至20度的范围内时，可以确保使在向上移动毛细管CAP时在毛细管CAP的孔部分HLU2和压焊球PBL的孔插入部分HI之间产生的摩擦力几乎变为零。另一方面，当锥角被设定得过大时，铜材料变得更易于注入到孔插入部分HI中。因此，锥角理想地介于10度至20度之间。
如至此所描述的，表明如下情况：对于通过执行本第三实施例中或本修改实施例中的导线键合步骤形成的压焊球PBL，制造步骤中的特征(这里，毛细管CAP的形状)清楚地显现为压焊球PBL的结构中的特征。
第四实施例
本第四实施例中的技术理念为第一实施例至第三实施例中的技术理念的组合。
第四实施例的特征
首先，将描述本第四实施例中的导线键合步骤。图45为曲线图，示出当使用铜线时将被施加到压焊球的压缩负载和拉伸负载，并且示出将被施加到压焊球的超声振幅。在图45上部的曲线图中，首先，在导线键合步骤中，向初始球施加压缩负载F1。压缩负载F1包括由毛细管自身的按压所引起的压缩负载以及由在焊盘的水平方向上施加的超声振幅归因于毛细管的结构的转换产生的超声转换负载。接着，向初始球施加压缩负载，由此形成压焊球。接着，当提升毛细管时，向压焊球施加拉伸负载F2。
这里，如由图20和图45之间的比较所表明的，与使用铜线的通用导线键合步骤(参看图20)相比，在根据本第四实施例的导线键合步骤(参看图34)中，超声转换负载减小。此外，同样在第四实施例中，拉伸负载F2减小，或无限地接近零。
具体地，图46是示出本第四实施例中的在焊盘PD之上形成由铜形成的压焊球PBL的方式的图。如图46所示，向压焊球PBL施加压缩负载F1。压缩负载F1包括由毛细管CAP的按压所引起的负载以及由归因于毛细管CAP的内倒角部分ICU的锥形形状的超声振动US到垂直方向上的转换产生的超声转换负载F1UY。在此步骤，在本第四实施例中，毛细管CAP的内倒角部分ICU的发散角θICA(图46中未示出)小于90度。因此，垂直于焊盘PD表面的方向上的超声转换负载F1UY减小。因此，包括由毛细管CAP的按压所引起的负载以及向其添加的超声转换负载F1UY的压缩负载F1可减小。因此，如图46所示，可减小将被施加到压焊球PBL的外缘部分的压缩负载F1的量值。这导致基座部分PE的外缘部分进入焊盘PD的内部的可能性减小。因此，抑制导致焊盘剥落的第一因素变得明显。此外，垂直于焊盘PD表面的方向上的超声转换负载F1UY较小。因此，压缩负载F1的量值本身也减小，这还导致对毛细管CAP的孔部分HLU的注入压力F1P减小。结果，压焊球PBL的孔插入部分HI的厚度也减小。
此外，在本第四实施例中，如图46所示，基座部分PE的厚度大于颗粒部分CN的厚度。换句话说，同样在本第四实施例中，将基座部分PE的厚度设定为充分大。这导致压焊球PBL中的基座部分PE的体积增大。假定压缩负载F1不变，则基座部分PE的体积的增大意味着压焊球PBL中每单位体积的负载的减小。因此，在本第四实施例中，通过增大基座部分PE的厚度，可减小每单位体积的负载。通过此构造，可减小对毛细管CAP的孔部分HLU的注入压力F1P。接着，这导致压焊球PBL的孔插入部分HI的厚度减小。
随后，图47是示出在形成压焊球PBL之后向上提升毛细管CAP的方式的图。在图47中，在本第四实施例中，如上述，将被插入毛细管CAP的孔部分HLU2的压焊球PBL的孔插入部分HI的厚度减小。因此，还可减小毛细管CAP的孔部分HLU和压焊球PBL的孔插入部分HI之间的摩擦力。结果，可减小将被施加到压焊球PBL上的拉伸负载F2。此外，在本第四实施例中，毛细管CAP的孔部分HLU2的纵截面形状为锥形TP。因此，当提升毛细管CAP时，在毛细管CAP的孔部分HLU2的侧表面与压焊球PBL的孔插入部分HI的侧表面之间几乎不产生摩擦力。因此，根据本第四实施例，几乎不向压焊球PBL施加由摩擦力所引起的拉伸负载F2。因此，在本第四实施例中，施加到压焊球PBL的拉伸负载F2无限地接近零。因此，可有效地防止由于向压焊球PBL施加拉伸负载所引起的焊盘PD剥落。
第四实施例中的压焊球的结构中的特征
如上述，制造步骤中的特征清楚地显现为其在根据本第四实施例中的导线键合步骤中的特征形成的压焊球PBL的结构中的体征。将描述压焊球PBL的结构中的特征点。
图48是示出通过本第四实施例中的导线键合步骤形成的压焊球PBL的结构的图。在图48中，本第四实施例中的压焊球PBL包括形成于焊盘PD之上的基座部分PE、形成于基座部分PE之上的颗粒部分CN和形成于颗粒部分CN之上的孔插入部分HI。
在此步骤，当A表示与焊盘PD接触的压焊球PBL的压焊直径且C表示孔插入部分HI的厚度时，下列关系成立。即，C＜A/6成立。这基于下列内容：在本第四实施例中，垂直于焊盘PD表面的方向上的超声转换负载F1UY充分地减小，导致进入孔插入部分HI的注入压力减小。此外，防止基座部分PE的外缘部分进入焊盘PD的内部。这还归因于由垂直于焊盘PD表面的方向上的超声转换负载F 1UY的充分减小所引起的压缩负载的减小。此外，颗粒部分CN的发散角小于90度。这是由于下列原因：在本第四实施例中，执行铜线的导线键合，其中将毛细管CAP的内倒角部分ICU的发散角θICA设定为小于90度；因此，反映内倒角部分ICU的形状形成的颗粒部分CN的发散角也变成小于90度。
此外，在本第四实施例中，当A表示与焊盘PD接触的压焊球PBL的压焊直径、B表示基座部分PE的厚度、C表示孔插入部分HI的厚度且D表示颗粒部分CN的厚度时，下列关系成立。即，在本第四实施例中，B＞2A/9且B≥5D/4(B为D的1.25倍或更大)成立。这表明：在本第四实施例中，将初始球的尺寸设定为大于现有技术中的尺寸；结果，基座部分PE的厚度变成大于压焊直径的2/9倍，并且基座部分PE的厚度变成颗粒部分CN的厚度的1.25倍或更大。此外，还防止基座部分PE的外缘部分进入焊盘PD的内部。这归因于由每单位体积的负载的充分减小所引起的压缩负载的减小。
此外，在本第四实施例中，毛细管CAP的孔部分HLU2的横截面形状为锥形。因此，反映孔部分HLU2的形状形成的压焊球PBL的孔插入部分HI的侧表面也为锥形TP。
如至此所描述的，表明如下情况：对于通过执行第四实施例中的导线键合步骤形成的压焊球PBL，制造方法中的特征清楚地显现为压焊球PBL的结构中的特征。
第五实施例
如第一实施例中所描述，尤其，在使用铜线的导线键合步骤中，存在焊盘剥落的问题。焊盘剥落是由下列第一因素引起：从毛细管CAP施加到压焊球PBL的外缘部分的压缩负载增大；这致使压焊球PBL的基座部分PE的外缘部分进入焊盘的内部。此外，焊盘剥落还由下列第二因素引起：压缩负载的增大使孔插入部分HI上的插入压力增大；这导致压焊球PBL的孔插入部分HI和毛细管CAP的孔部分之间的摩擦力增大；因此，用于提升毛细管CAP的拉伸应力增大。尤其，焊盘剥落不仅取决于焊盘PD的结构，还取决于在焊盘PD下面的层中形成的层间绝缘膜的构造。这增强了将本发明的技术理念应用于具有助长焊盘剥落的出现的层间绝缘膜构造的半导体器件的实用性。下文将描述可助长焊盘剥落的出现的层间绝缘膜构造的一个实例。
图49为横截面图，示出出现于焊盘PD下面的层中的多个层间绝缘膜的构造。顺便提及，在图49中，未示出形成于半导体衬底1S之上的半导体元件(例如，MOSFET)、形成于多个层间绝缘膜之间的布线，等等。如图49所示，在由例如硅衬底形成的半导体衬底1S之上，形成有层间绝缘膜IL1。在层间绝缘膜IL1之上，形成有层间绝缘膜IL2。接着，在层间绝缘膜IL2之上，形成有层间绝缘膜IL3。在层间绝缘膜IL3之上，形成有层间绝缘膜IL4。这里，例如，层间绝缘膜IL1、层间绝缘膜IL2和层间绝缘膜IL4各自由氧化硅膜形成。层间绝缘膜IL3是由SOG(旋涂玻璃)膜形成。即，在本第五实施例中，形成有由不同材料形成的多个层间绝缘膜IL1至层间绝缘膜IL4。
尤其，本第五实施例中的关注点为多个层间绝缘膜IL1至层间绝缘膜IL4的每个杨氏模量。例如，形成层间绝缘膜IL1、层间绝缘膜IL2和层间绝缘膜IL4的氧化硅膜的每个杨氏模量为约70GPa。形成层间绝缘膜IL3的SOG膜的杨氏模量为约20GPa。相比之下，由硅衬底形成的半导体衬底1S的杨氏模量为约170GPa。这些表明：层间绝缘膜IL1至层间绝缘膜IL4的杨氏模量小于半导体衬底1S的每个杨氏模量。这里，重点是多个层间绝缘膜IL1至层间绝缘膜IL4包括由具有低杨氏模量的SOG膜形成的层间绝缘膜IL3。因此，当包括具有低杨氏模量的层间绝缘膜IL3时，焊盘剥落倾向于变得明显。下文将参照附图描述该机制。
首先，如图50所示，在毛细管CAP的尖端部分形成初始球。接着，在使形成于毛细管CAP的尖端部分的初始球着陆在焊盘PD上之后，向初始球施加来自毛细管CAP的压缩负载F1和超声振动US，由此形成压焊球PBL。在此步骤，将来自毛细管CAP的压缩负载F1传递到焊盘PD，并且进一步传递到在焊盘PD下面的层中形成的多个层间绝缘膜IL1至层间绝缘膜IL4。因此，如图51所示，即使当向具有较小杨氏模量的层间绝缘膜IL3施加相同的压缩负载F1时，其也可展示比其它层间绝缘膜IL1、层间绝缘膜IL2和层间绝缘膜IL4更大的弯曲量。结果，具有较大弯曲量的层间绝缘膜IL3具有较大的剪应力，导致剥落的出现。接着，当具有较小杨氏模量的层间绝缘膜IL3中出现剥落时，在提升毛细管CAP时产生的拉伸应力导致焊盘剥落。换句话说，当多个层间绝缘膜IL1至层间绝缘膜IL4包括具有小于其它层间绝缘膜的杨氏模量的层间绝缘膜时，在具有较小杨氏模量的层间绝缘膜中更可能出现由压缩负载所引起的剥落。结果，在向上移动毛细管CAP时，更可能出现由拉伸负载所引起的焊盘剥落。因此，表明如下情况：在包含具有不同杨氏模量的层间绝缘膜的半导体器件中，更可能出现焊盘剥落；这导致应用本发明的技术理念的实用性增大。
此外，近年来，为了实施半导体芯片的高集成度，已推行多层布线的小型化。因此，由布线小型化引起的电阻增大和由布线之间的距离缩短引起的寄生电容增大已明显成为问题。换句话说，电信号穿过多层布线。然而，布线的电阻增大和布线之间的寄生电容增大导致电信号的延迟。例如，在定时较为重要的电路中，穿过布线的电信号的延迟导致故障，从而使电路不能用作正常电路。这表明，需要抑制布线的电阻增大和布线寄生电容的减小，从而防止穿过布线的电信号的延迟。
在这些情况下，形成多层布线的材料从铝膜变为铜膜。即，这是由于下列原因：铜膜的电阻率低于铝膜；因此，即使当减小布线的尺寸时，也可抑制布线电阻的增大。此外，从减小布线之间的寄生电容的观点来看，出现在布线之间的一些层间绝缘膜是由介电常数低于氧化硅膜的低介电常数膜形成的。如至此所描述的，对于具有多层布线的半导体器件，为了增强性能，倾向于使用铜膜作为布线材料，并且倾向于将低介电常数膜用于一些层间绝缘膜。
即，可使用介电常数低于氧化硅膜的低介电常数膜作为层间绝缘膜。低介电常数膜具有杨氏模量也较低的性质。通常，低介电常数膜的杨氏模量常常为约10GPa至20GPa。这是由于下列原因：低介电常数膜在膜的内部可具有小孔，从而减小介电常数；具有小孔的膜易碎，导致杨氏模量的减小。例如，作为低介电常数膜，存在具有小孔的SiOC膜、具有小孔的HSQ(氢硅倍半环氧乙烷，通过涂覆步骤形成的并且具有Si-H键的氧化硅膜，或者含氢的硅倍半环氧乙烷)膜或具有小孔的MSQ(甲基硅倍半环氧乙烷，通过涂覆步骤形成的并且具有Si-H键的氧化硅膜，或者含碳的硅倍半环氧乙烷)膜。而且，当层间绝缘膜是由具有低杨氏模量的低介电常数膜形成时，更可能出现焊盘剥落。这导致应用本发明的技术理念的实用性增大
第六实施例
在本第六实施例中，在与相对不易于出现焊盘剥落的焊盘结构进行比较的同时，将描述易于出现焊盘剥落的焊盘结构。图52是示出相对不易于出现焊盘剥落的焊盘结构中的导线键合步骤的图。在图52中，焊盘PD是由例如阻挡导电膜BCF1A、铝膜、阻挡导电膜BCF2A和铝膜形成的。这里，如图52所示，向初始球施加来自毛细管CAP的压缩负载和超声振动，由此形成压焊球PBL。在此步骤，当来自毛细管CAP的压缩负载增大时，压焊球PBL的基座部分PE进入焊盘PD的内部。结果，阻挡导电膜BCF2A破裂。这里，当阻挡导电膜BCF2A的厚度较小时，如图52所示，在压焊球PBL的整个底表面之上，阻挡导电膜BCF2A破裂。当在此状态中提升毛细管CAP时，向基座部分PE的底表面大致均匀地施加拉伸负载F2。因此，当阻挡导电膜BCF2A较薄时，不大可能局部地施加较大的拉伸负载F2。结果，不大可能出现焊盘剥落。
相比之下，图53是示出相对易于出现焊盘剥落的焊盘结构中的导线键合步骤的图。在图53中，焊盘PD是由例如阻挡导电膜BCF1B、铝膜、阻挡导电膜BCF2B和铝膜形成的。这里，如图53所示，向初始球施加来自毛细管CAP的压缩负载和超声振动，由此形成压焊球PBL。在此步骤，当来自毛细管CAP的压缩负载增大时，压焊球PBL的基座部分PE进入焊盘PD的内部。结果，阻挡导电膜BCF2A破裂。这里，当阻挡导电膜BCF2A的厚度较大时，如图53所示，阻挡导电膜BCF2A仅在压缩负载较大的基座部分PE的外缘部分破裂。即，对于图53所示的焊盘结构，阻挡导电膜BCF2B的厚度较大。这导致仅位于压缩负载较大的基座部分PE的外缘部分之下的阻挡导电膜BCF2B破裂。当在此状态中提升毛细管CAP时，阻挡导电膜BCF2B破裂。结果，向进入焊盘PD内部的外缘部分局部地施加较大的拉伸负载F2。因此，当阻挡导电膜BCF2B较厚时，向外缘部分局部地施加较大的拉伸负载F2。因此，更可能出现焊盘剥落。
如至此所描述的，表明如下情况：与阻挡导电膜的厚度较小的情况相比，当形成焊盘PD的阻挡导电膜的厚度更大时，更可能出现焊盘剥落。这导致应用本发明的技术理念的实用性增大，尤其在为其中形成焊盘PD的阻挡导电膜的厚度较大的焊盘结构执行使用铜线的导线键合时。
这里，形成焊盘PD的阻挡导电膜的厚度较小的情况和形成焊盘PD的阻挡导电膜的厚度较大的情况之间的差别归因于半导体器件的制造步骤的不同。下文，首先将描述其中使形成焊盘PD的阻挡导电膜的厚度减小的制造步骤。接着，将描述其中使形成焊盘PD的阻挡导电膜的厚度增大的制造步骤。
图54为流程图，示出其中形成焊盘PD的阻挡导电膜的厚度减小的制造步骤的流程。在图54中，首先，在半导体衬底之上形成MOSFET(S301)。接着，在半导体衬底之上形成第一层间绝缘膜以覆盖MOSFET(S302)。在此步骤，第一层间绝缘膜的表面呈现非平坦型轮廓，其反映由在下层形成的MOSFET所引起的非平坦形状。接着，通过使用光刻技术和蚀刻技术，在具有形成于其中的不平坦性的第一层间绝缘膜中，形成接触孔。在接触孔内，嵌入导电膜，由此在第一层间绝缘膜中形成第一插塞(S303)。接着，在第一层间绝缘膜之上形成其中形成有第一插塞的第一层布线(S304)。第一层布线是由例如阻挡导电膜和铝膜的层叠膜形成的。随后，在包括形成于其中的第一层布线的第一层间绝缘膜之上形成第二层间绝缘膜(S305)之后，在第二层间绝缘膜中形成第二插塞(S306)。在此步骤，形成第二插塞以使其到达在第一层间绝缘膜之上形成的第一层布线。然而，第一层间绝缘膜的表面呈现为形成于其中的非平坦型轮廓。因此，形成于第一层间绝缘膜之上的第一层布线的表面也反映所述非平坦形状。因此，当形成第二插塞以使其到达呈现为其中的非平坦形状的第一层布线时，其导致其中在深耦合孔内形成第二插塞的区域与其中在浅耦合孔内形成第二插塞的区域共存。因此，导致形成于深耦合孔内的第二插塞的电阻与形成于浅耦合孔内的第二插塞的电阻之间存在差异。因此，为了减小形成于深耦合孔内的第二插塞与形成于浅耦合孔内的第二插塞之间的电阻变化，去除在耦合孔的底部暴露的阻挡导电膜。即，在耦合孔的底部，形成有第一层布线，其包括阻挡导电膜、铝膜和阻挡导电膜的层叠膜。阻挡导电膜由具有相对较高电阻的膜形成，例如钛膜/氮化钛膜。因此，从减小第二插塞之间的电阻变化的观点来看，去除从每个耦合孔的底部暴露的具有相对较高电阻的阻挡导电膜。接着，将导电膜嵌入耦合孔，由此形成第二插塞。其后，重复相同的步骤以形成多层布线。在最上层形成焊盘(S307)。在此步骤中，去除从耦合孔暴露的阻挡导电膜。因此，在焊盘处，阻挡导电膜的厚度也变小。然而，随着近来的布线小型化趋势，图54所示的制造步骤已停止使用。这是由于下列原因：为了形成小型化布线图案，必须增大用于光刻步骤的曝光设备的分辨率精度；然而，分辨率精度的增大导致作为光学特性的聚焦深度的减小。换句话说，提供在很大程度上非平坦形状的图54所示的制造步骤导致难以形成精细布线图案。
在这些情况下，近年来，主要使用图55所示的制造步骤。下文将描述图55所示的制造步骤。图55为流程图，示出其中形成焊盘PD的阻挡导电膜的厚度增大的制造步骤的流程。在图55中，首先，在半导体衬底之上形成MOSFET(S401)。接着，在半导体衬底之上形成第一层间绝缘膜以覆盖MOSFET(S402)。在此步骤，第一层间绝缘膜的表面呈现非平坦型轮廓，其反映由在下层形成的MOSFET所引起的非平坦形状。然而，在图55所示的制造步骤中，通过CMP(化学机械抛光)方法对第一层间绝缘膜的表面进行抛光(S403)。结果，将第一层间绝缘膜的表面平坦化。接着，通过使用光刻技术和蚀刻技术，在表面平坦化的第一层间绝缘膜中形成接触孔。在接触孔内，嵌入导电膜。结果，在第一层间绝缘膜中形成第一插塞(S404)。接着，在包括形成于其中的第一插塞的第一层间绝缘膜之上，形成第一层布线(S405)。第一层布线是由例如阻挡导电膜和铝膜的层叠膜形成的。在此步骤，在图55所示的制造步骤中，将第一层间绝缘膜的表面平坦化。因此，形成于第一层间绝缘膜之上的第一层布线的表面也是平坦的。
随后，在包括形成于其上的第一层布线的第一层间绝缘膜之上形成第二层间绝缘膜(S406)之后，在第二层间绝缘膜中形成第二插塞(S407)。在此步骤，形成第二插塞以使其到达在第一层间绝缘膜之上形成的第一层布线。在图55所示的制造步骤中，将第一层间绝缘膜的表面平坦化。因此，形成于第一层间绝缘膜的表面之上的第一层布线的表面也是平坦的。结果，在图55所示的制造步骤中，其中在深耦合孔内形成第二插塞的区域和其中在浅耦合孔内形成第二插塞的区域并不像图54所示的制造步骤中那样共存。在具有大致均匀深度的耦合孔中形成第二插塞。因此，几乎不需要考虑多个第二插塞之间的电阻变化。因此，不去除在每个耦合孔的底部暴露的阻挡导电膜。其后，重复相同的步骤以形成多层布线，导致在最上层上形成焊盘(S408)。在图55所示的这样的制造步骤中，不去除从耦合孔暴露的阻挡导电膜。这还导致焊盘处的阻挡导电膜厚度的增大。因此，在图55所示的制造步骤中，通过CMP方法将第一层间绝缘膜的表面平坦化。因此，即使曝光设备的分辨率精度的增大引起聚焦深度的减小，也不会成为较大的问题。换句话说，图55所示的制造步骤为适用于形成小型化布线图案的制造步骤，并且可被看作是未来主流的半导体器件的制造步骤。然而，在图55所示的制造步骤中，形成焊盘的一部分的阻挡导电膜的厚度增大。因此，当在图55所示的制造步骤之后执行使用铜线的导线键合步骤时，焊盘剥落的问题变得明显。然而，通过应用本发明的技术理念，即使在图55所示的制造步骤之后使用利用铜线的导线键合步骤，也能够有效地防止焊盘剥落。
至此，已基于实施例对本发明人做出的本发明进行了具体的描述。然而，容易理解，本发明并非局限于所述实施例，并且可进行各种变化，而不背离本发明的要旨。
MOSFET并非局限于其中由氧化膜形成栅极绝缘膜的情况，而是假设其包括其中由各种绝缘膜形成栅极绝缘膜的MISFET(金属绝缘体半导体场效应晶体管)。换句话说，在本说明书中，为方便起见，使用术语“MOSFET”。然而，在本说明书中，术语“MOSFET”被用作意欲包含甚至MISFET的术语。
本发明可广泛地用于制造半导体器件的制造工业。

Claims (40)

1.一种用于制造半导体器件的方法，包含将铜线键合到布置在半导体芯片的表面之上的焊盘的步骤；
其特征在于，所述键合铜线的步骤包含以下步骤：
(a)在毛细管的尖端部分处形成由所述铜线形成的初始球；
(b)使所述初始球着陆于所述焊盘之上；
(c)向所述初始球施加负载和超声波，由此使所述初始球变形以形成压焊球，并且将所述焊盘与所述压焊球电耦合；以及
(d)从所述毛细管引出所述铜线，
其中，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上并且与所述步骤(d)中引出的铜线耦合的第三部分；并且
其中，形成所述压焊球的第二部分的所述毛细管的内倒角部分的发散角小于90度。
2.如权利要求1所述的用于制造半导体器件的方法，
其中所述毛细管的发散角介于50度至70度的范围内。
3.如权利要求1所述的用于制造半导体器件的方法，
其中所述压焊球的所述第一部分的厚度大于所述第二部分的厚度。
4.如权利要求1所述的用于制造半导体器件的方法，
其中所述压焊球的所述第一部分的厚度为所述第二部分的厚度的1.25倍或更大。
5.如权利要求1所述的用于制造半导体器件的方法，
其中所述压焊球的所述第一部分的厚度为所述压焊球的直径的2/9或更大。
6.如权利要求1所述的用于制造半导体器件的方法，
其中所述压焊球的所述第三部分的厚度小于所述压焊球的直径的1/6。
7.如权利要求1所述的用于制造半导体器件的方法，
其中在所述半导体芯片的所述焊盘下面的层处形成多个层间绝缘膜，并且
其中所述层间绝缘膜包括具有不同杨氏模量的多个绝缘膜。
8.如权利要求7所述的用于制造半导体器件的方法，
其中所述层间绝缘膜的各自的杨氏模量小于硅的杨氏模量。
9.如权利要求1所述的用于制造半导体器件的方法，
其中在所述半导体芯片的所述焊盘下面的层处形成多个层间绝缘膜，并且
其中所述层间绝缘膜包括介电常数低于氧化硅膜的低介电常数膜。
10.如权利要求1所述的用于制造半导体器件的方法，
在所述键合铜线的步骤之前，所述方法包含将所述半导体芯片安装在布线板之上的步骤，
其中所述键合铜线的步骤进一步包含以下步骤：
在所述步骤(d)之后，将所述铜线与所述布线板的端子电耦合；以及
在所述键合铜线的步骤之后，通过密封体密封所述半导体芯片、所述铜线和所述布线板的一部分。
11.如权利要求10所述的用于制造半导体器件的方法，
其中所述布线板为引线框，并且
其中所述布线板的端子为引线。
12.如权利要求10所述的用于制造半导体器件的方法，
其中所述布线板为布线基板，并且
其中所述布线板的端子为在所述布线基板之上形成的焊区端子。
13.一种用于制造半导体器件的方法，包含将铜线键合到布置在半导体芯片的表面之上的焊盘的步骤，
其中所述键合铜线的步骤包含以下步骤：
(a)在毛细管的尖端部分处形成由所述铜线形成的初始球；
(b)使所述初始球着陆于所述焊盘之上；
(c)向所述初始球施加负载和超声波，由此使所述初始球变形以形成压焊球，并且将所述焊盘与所述压焊球电耦合；以及
(d)从所述毛细管引出所述铜线，
其中，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上并且与所述步骤(d)中引出的铜线耦合的第三部分，并且
其中，所述压焊球的所述第三部分的纵截面形状为锥形。
14.如权利要求13所述的用于制造半导体器件的方法，
其中所述锥形为在从所述毛细管的根部向尖端部分的方向上变宽的形状，并且
其中当绘制垂直于所述焊盘表面的假想垂直线时，在所述假想垂直线和所述第三部分的侧表面之间形成的锥角大于0度。
15.如权利要求14所述的用于制造半导体器件的方法，
其中所述锥角介于10度至20度的范围内。
16.如权利要求13所述的用于制造半导体器件的方法，
其中在所述压焊球的所述第三部分处，与所述第二部分接触的所述第三部分的底表面的直径大于与所述铜线接触的所述第三部分的顶表面的直径。
17.如权利要求13所述的用于制造半导体器件的方法，
其中所述压焊球的所述第一部分的厚度大于所述第二部分的厚度。
18.如权利要求13所述的用于制造半导体器件的方法，
其中所述压焊球的所述第一部分的厚度为所述第二部分的厚度的1.25倍或更大。
19.如权利要求13所述的用于制造半导体器件的方法，
其中所述压焊球的所述第一部分的厚度为所述压焊球的直径的2/9或更大。
20.如权利要求13所述的用于制造半导体器件的方法，
其中所述压焊球的所述第三部分的厚度小于所述压焊球的直径的1/6。
21.如权利要求13所述的用于制造半导体器件的方法，
在所述键合铜线的步骤之前，所述方法包含将所述半导体芯片安装在布线板之上的步骤，
其中所述键合铜线的步骤进一步包含以下步骤：
在所述步骤(d)之后，将所述铜线与所述布线板的端子电耦合；并且
在所述键合铜线的步骤之后，通过密封体密封所述半导体芯片、所述铜线和所述布线板的一部分。
22.如权利要求21所述的用于制造半导体器件的方法，
其中所述布线板为引线框，并且
其中所述布线板的端子为引线。
23.如权利要求21所述的用于制造半导体器件的方法，
其中所述布线板为布线基板，并且
其中所述布线板的端子为在所述布线基板之上形成的焊区端子。
24.一种半导体器件，包含：
(a)半导体芯片，具有其上布置有焊盘的表面；
(b)布线板，具有其上安装有所述半导体芯片的顶表面；
(c)含铜的压焊球，其形成于所述焊盘之上；
(d)所述布线板的端子，其与所述压焊球电耦合；以及
(e)密封体，其将所述半导体芯片、所述布线板的一部分以及所述压焊球密封，
其中，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上的第三部分，并且
其中，所述第二部分的发散角小于90度。
25.如权利要求24所述的半导体器件，
其中所述第二部分的发散角介于50度至70度的范围内。
26.如权利要求24所述的半导体器件，
其中所述压焊球的所述第一部分的厚度大于所述第二部分的厚度。
27.如权利要求24所述的半导体器件，
其中所述压焊球的所述第一部分的厚度为所述第二部分的厚度的1.25倍或更大。
28.如权利要求24所述的半导体器件，
其中所述压焊球的所述第一部分的厚度为所述压焊球的直径的2/9或更大。
29.如权利要求24所述的半导体器件，
其中所述压焊球和所述布线板的端子经由铜线电耦合。
30.如权利要求24所述的半导体器件，
其中所述压焊球形成接线柱凸块电极，并且
其中所述接线柱凸块电极和所述布线板的端子电耦合。
31.一种半导体器件，包含：
(a)半导体芯片，具有其上布置有焊盘的表面；
(b)布线板，具有其上安装有所述半导体芯片的顶表面；
(c)含铜的压焊球，其形成于所述焊盘之上；
(d)所述布线板的端子，其与所述压焊球电耦合；以及
(e)密封体，其将所述半导体芯片、所述布线板的一部分以及所述压焊球密封，
其中，所述压焊球具有与所述焊盘耦合的第一部分、安置在所述第一部分之上的第二部分以及安置在所述第二部分之上的第三部分，并且
其中，所述压焊球的所述第三部分的纵截面形状为锥形。
32.如权利要求31所述的半导体器件，
其中所述锥形为在从所述毛细管的根部向尖端部分的方向上变宽的形状，并且
其中当绘制垂直于所述焊盘表面的假想垂直线时，在所述假想垂直线和所述第三部分的侧表面之间形成的锥角大于0度。
33.如权利要求31所述的半导体器件，
其中所述锥角介于10度至20度的范围内。
34.如权利要求31所述的半导体器件，
其中在所述压焊球的所述第三部分处，与所述第二部分接触的所述第三部分的底表面的直径大于与所述铜线接触的所述第三部分的顶表面的直径。
35.如权利要求31所述的半导体器件，
其中所述压焊球的所述第一部分的厚度大于所述第二部分的厚度。
36.如权利要求31所述的半导体器件，
其中所述压焊球的所述第一部分的厚度为所述第二部分的厚度的1.25倍或更大。
37.如权利要求31所述的半导体器件，
其中所述压焊球的所述第一部分的厚度为所述压焊球的直径的2/9或更大。
38.如权利要求31所述的半导体器件，
其中所述压焊球的所述第三部分的厚度小于所述压焊球的直径的1/6。
39.如权利要求31所述的半导体器件，
其中所述压焊球和所述布线板的端子经由铜线电耦合。
40.如权利要求31所述的半导体器件，
其中所述压焊球形成接线柱凸块电极，并且
其中将所述接线柱凸块电极与所述布线板的端子电耦合。
CN201210153813.5A 2011-05-13 2012-05-11 半导体器件及其制造方法 Active CN102779768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-108530 2011-05-13
JP2011108530A JP5893266B2 (ja) 2011-05-13 2011-05-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102779768A true CN102779768A (zh) 2012-11-14
CN102779768B CN102779768B (zh) 2017-03-01

Family

ID=47124636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210153813.5A Active CN102779768B (zh) 2011-05-13 2012-05-11 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9230937B2 (zh)
JP (1) JP5893266B2 (zh)
KR (1) KR101894102B1 (zh)
CN (1) CN102779768B (zh)
TW (1) TWI550740B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2901374B1 (en) * 2012-10-01 2019-10-23 Invengo Technologies Sarl Improvements in rfid tag assemblies and process
KR20140111523A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102443487B1 (ko) 2015-12-17 2022-09-16 삼성전자주식회사 반도체 장치의 강화된 강성을 갖는 전기적 연결부 및 그 형성방법
JP6688725B2 (ja) * 2016-12-26 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2018152647A1 (en) * 2017-02-24 2018-08-30 Reflex Photonics Inc. Wirebonding for side-packaged optical engine
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125631A (ja) * 1988-11-04 1990-05-14 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるワイヤボンディング装置
JPH11186315A (ja) * 1997-12-19 1999-07-09 Hitachi Ltd ワイヤボンディング装置及びそれを用いた半導体装置の製造方法
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
CN1717294A (zh) * 2003-08-12 2006-01-04 库利克-索法投资公司 包含有内部斜面的毛细管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2807947B2 (ja) * 1992-07-21 1998-10-08 株式会社カイジョー ワイヤボンダー用ボール形成装置及びその方法
US5938105A (en) * 1997-01-15 1999-08-17 National Semiconductor Corporation Encapsulated ball bonding apparatus and method
US6065667A (en) * 1997-01-15 2000-05-23 National Semiconductor Corporation Method and apparatus for fine pitch wire bonding
US6213378B1 (en) * 1997-01-15 2001-04-10 National Semiconductor Corporation Method and apparatus for ultra-fine pitch wire bonding
US5871141A (en) * 1997-05-22 1999-02-16 Kulicke And Soffa, Investments, Inc. Fine pitch bonding tool for constrained bonding
US6158647A (en) * 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
IT1317214B1 (it) * 2000-04-11 2003-05-27 St Microelectronics Srl Struttura di capillare per il collegamento di fili di rame da un chipdi circuito a semiconduttore e un connettore terminale corrispondente
TW564538B (en) * 2001-03-16 2003-12-01 Kaijo Kk Wire bonding method, method of forming bump and bump
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR20090067610A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자의 본딩 패드 및 그 제조 방법
JP5152903B2 (ja) 2008-02-14 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5135164B2 (ja) * 2008-10-22 2013-01-30 株式会社東芝 ボンディング方法
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125631A (ja) * 1988-11-04 1990-05-14 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるワイヤボンディング装置
JPH11186315A (ja) * 1997-12-19 1999-07-09 Hitachi Ltd ワイヤボンディング装置及びそれを用いた半導体装置の製造方法
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
CN1717294A (zh) * 2003-08-12 2006-01-04 库利克-索法投资公司 包含有内部斜面的毛细管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Also Published As

Publication number Publication date
CN102779768B (zh) 2017-03-01
TWI550740B (zh) 2016-09-21
TW201250884A (en) 2012-12-16
JP2012238814A (ja) 2012-12-06
KR101894102B1 (ko) 2018-08-31
JP5893266B2 (ja) 2016-03-23
US9230937B2 (en) 2016-01-05
US20120286427A1 (en) 2012-11-15
KR20120127307A (ko) 2012-11-21

Similar Documents

Publication Publication Date Title
CN102779768A (zh) 半导体器件及其制造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP4998268B2 (ja) 半導体装置及びその製造方法
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
CN102915986B (zh) 芯片封装结构
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US7675146B2 (en) Semiconductor device with leadframe including a diffusion barrier
US20020197769A1 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US6177719B1 (en) Chip scale package of semiconductor
US7838971B2 (en) Method to provide substrate-ground coupling for semiconductor integrated circuit dice constructed from SOI and related materials in stacked-die packages
KR20090051740A (ko) 편평한 구조를 포함하는 모듈 및 장착 방법
US9331046B2 (en) Integrated circuit package with voltage distributor
US7002251B2 (en) Semiconductor device
CN212136426U (zh) 倒装芯片和芯片封装结构
CN202917475U (zh) 芯片封装结构
CN100483703C (zh) 堆叠式半导体封装结构及其制造方法
US9589815B2 (en) Semiconductor IC packaging methods and structures
US20100052190A1 (en) Semiconductor device
JP2019102568A (ja) 半導体装置およびその製造方法
JPS61287254A (ja) 半導体装置
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN110828415B (zh) 半导体封装结构
US20220148955A1 (en) Semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant