TWI550740B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI550740B
TWI550740B TW101115401A TW101115401A TWI550740B TW I550740 B TWI550740 B TW I550740B TW 101115401 A TW101115401 A TW 101115401A TW 101115401 A TW101115401 A TW 101115401A TW I550740 B TWI550740 B TW I550740B
Authority
TW
Taiwan
Prior art keywords
metal ball
pad
semiconductor device
wiring board
capillary
Prior art date
Application number
TW101115401A
Other languages
English (en)
Other versions
TW201250884A (en
Inventor
住友芳
新川秀之
堀部裕史
高田泰紀
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201250884A publication Critical patent/TW201250884A/zh
Application granted granted Critical
Publication of TWI550740B publication Critical patent/TWI550740B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H01L2224/78304—Shape of the pressing surface, e.g. tip or head comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置及其製造方法
本發明係關於半導體裝置及其製造技術，特別是關於適用將銅導線接合於配置在半導體晶片表面上的焊墊的半導體裝置及其製造技術而有效的技術。
日本特開2009-194136號公報(專利文獻1)中，記載有毛細管之內斜切角為60度或120度。又，記載有下列者：將毛細管與金屬球一齊抵緊搭接焊墊，施加接合負載，並沿平行於接合焊墊表面之方向，經由毛細管供給超音波振動，藉此在搭接焊墊上形成壓接金屬球。
【先前技術文獻】 【專利文獻】 【專利文獻1】
日本特開2009-194136號公報
半導體裝置由形成MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等半導體元件與多層配線之半導體晶片，與形成為包覆此半導體晶片之封裝體形成。封裝體有下列功能：(1)電性連接形成於半導體晶片之半導體元件與外部電路，或(2)自濕度或溫度等外部環境保護半導體晶片，防止因振動或撞擊破損或半導體晶片之特性劣化。且封裝體亦一併具有下列功能：(3)使半導體晶片之處置容易，或(4)使半導體晶片動作時之發熱擴散，最大限 度地發揮半導體元件功能等。
封裝體中，為實現例如電性連接形成在半導體晶片上的半導體元件與外部電路之功能，搭載半導體晶片在配線板上，以金屬線連接形成在半導體晶片上的焊墊，與形成在配線板上的端子。此時，於連接焊墊與端子之金屬線，使用例如以金為材料之金金屬線。
然而，近年來金的價格上昇，故為抑制半導體裝置製程中之直接原料成本，有人檢討使用由價格低於金的銅構成之銅導線。特別是銅導線不僅成本低，亦具有電阻低於金金屬線之特性，故電性特性亦優異而受到矚目。
在此，以金屬線連接形成在半導體晶片上的焊墊，與形成於配線板之端子時，首先，於毛細管前端部形成初期金屬球，其後，在焊墊上抵緊形成於毛細管前端部之初期金屬球。具體而言，以由毛細管造成的負載與超音波振動，在焊墊上抵緊初期金屬球。藉此，初期金屬球變形，形成可充分確保與焊墊之接觸面積之壓接金屬球。其後，令毛細管朝配線板端子移動並同時抽出金屬線，以毛細管朝配線板端子接合金屬線，藉此以金屬線連接焊墊與端子。
如此，在焊墊上形成壓接金屬球時，需對初期金屬球施加以毛細管造成的負載與超音波振動。然而，銅較金硬，且相對於金不會氧化，銅會氧化。因此，為使初期金屬球變形並去除氧化膜而施加之負載及超音波振動在使用銅導線時多於使用金金屬線時。因此，使用銅導線時，有對焊墊造成的損害大的問題點。
本發明之目的在於提供可抑制對焊墊造成的損害的技術。
本發明之上述以及其他目的與新穎之特徵會由本說明書之記述及附圖揭露。
簡單說明由本申請案所揭示之發明中具代表性者之概要如下。
代表性實施形態中之半導體裝置製造方法包含下列程序：藉由對形成於毛細管前端部之初期金屬球施加負載與超音波，形成初期金屬球變形之壓接金屬球，電性連接焊墊與壓接金屬球。在此，壓接金屬球包含：第1部分，連接焊墊；第2部分，位在第1部分上方；及第3部分，位在第2部分上方，連接自毛細管抽出之銅導線。
又，形成壓接金屬球第2部分之毛細管內倒角部之擴張角度小於90度。
且代表性實施形態中之半導體裝置製造方法包含下列程序：藉由對形成於毛細管前端部之初期金屬球施加負載與超音波，形成初期金屬球變形之壓接金屬球，電性連接焊墊與壓接金屬球。在此，壓接金屬球包含：第1部分，連接焊墊；第2部分，位在第1部分上方；及第3部分，位在第2部分上方，連接自毛細管抽出之銅導線。
又，壓接金屬球第3部分之縱剖面形狀呈推拔形。
代表性實施形態中之半導體裝置包含形成在焊墊上，由銅所構成之壓接金屬球。在此，壓接金屬球包含：第1部分，連接焊墊；第2部分，位在第1部分上方；及 第3部分，位在第2部分上方。
又，第2部分之擴張角度小於90度。
且代表性實施形態中之半導體裝置包含形成在焊墊上，由銅所構成之壓接金屬球。在此，壓接金屬球包含：第1部分，連接焊墊；第2部分，位在第1部分上方；及第3部分，位在第2部分上方。
又，壓接金屬球第3部分之縱剖面形狀呈推拔形。
簡單說明因由本申請案揭示之發明中具代表性者所獲得之效果如下。
可抑制對焊墊造成的損害。
以下實施形態中雖為便於說明在其必要時會分割為複數部分或實施形態而加以說明，但除特別明示之情形外，此等者非相互無關，而係處於一方係另一方一部分或全部變形例、詳細內容、補充說明等之關係。
且以下實施形態中，言及要素數量等(包含個數、數值、量、範圍等)時，除特別明示之情形及就原理而言明顯限定於特定數量之情形等外，不限定於該特定數量，在特定數量以上以下皆可。
且於以下實施形態中，其構成要素(亦包含要素步驟等)除特別明示之情形及可理解就原理而言明顯係必要者之情形等外，當然非必要。
同樣地，以下實施形態中，言及構成要素等形狀、位置關係等時，除特別明示之情形及可理解就原理而言明顯並非如此之情形等外，實質上包含近似或類似該形狀等者等。此關於上述數值及範圍亦相同。
且用來說明實施形態之所有圖中，原則上對同一構件賦予同一符號，省略其重複說明。又，為便於理解圖式有時亦會於俯視圖中賦予影線。
(實施形態1) <半導體裝置(BGA封裝體)之構成例>
半導體裝置封裝體構造中，例如BGA(Ball Grid Array)封裝體或QFP(Quad Flat Package)封裝體等有各種種類。本發明之技術性構想可適用此等封裝體，以下就BGA封裝體所構成之半導體裝置構成例，與QFP封裝體所構成之半導體裝置構成例說明之。
首先，參照圖式並同時說明關於BGA封裝體所構成之半導體裝置構成例。圖1係自上方觀察BGA封裝體所構成之半導體裝置SA1之俯視圖。如圖1所示，本實施形態中半導體裝置SA1呈矩形形狀，半導體裝置SA1上表面由樹脂(封裝體)MR包覆。
接著，圖2自上方觀察半導體裝置SA1，透視樹脂MR顯示之。如圖2所示，經透視半導體裝置SA1樹脂MR之內部中，存在矩形形狀之配線基板WB，在此配線基板WB上配置半導體晶片CHP。此半導體晶片CHP亦呈矩形形狀。半導體晶片CHP之大小小於配線基板WB，配置半導體晶片CHP俾就俯視而言包含於配線基板WB。特別是，配置半導體晶片CHP之四邊俾分別與配線基板WB之四邊相互平行。
上述半導體晶片CHP中形成積體電路。具體而言，構成半導體晶片CHP之半導體基板中，形成複數MOSFET等半導體元件。又，於半導體基板上層隔著層間絕緣膜形成多層配線，此等多層配線電性連接形成於半導體基板之複數MOSFET而構成積體電路。亦即，半導體晶片CHP包含：半導體基板，形成複數MOSFET；及多層配線，形成於該半導體基板上方。
如此半導體晶片CHP中，雖藉由複數MOSFET與多層配線形成積體電路，但為構成此積體電路與外部電路之介面，於半導體晶片CHP形成焊墊PD。藉由露出形成於多層配線最上層之最上層配線的一部分形成此焊墊PD。
如圖2所示，於半導體晶片CHP主面(表面、上表面)形成複數焊墊PD。具體而言，分別沿呈矩形形狀之半導體晶片CHP之四邊形成複數焊墊PD。又，分別沿配線基板WB的四邊形成複數接合區端子LD1，俾與形成於半導體晶片CHP之複數焊墊PD相對。又，形成於半導體晶片CHP之焊墊PD經由導電性構件電性連接形成於配線基板WB之接合區端子LD1。又，本實施形態中之導電性構件係例如銅(Cu)所構成之金屬線W。
其次，圖3自背面觀察本實施形態1中之半導體裝置SA1。如圖3所示，於半導體裝置SA1背面，呈陣列狀(矩陣狀)配置複數焊接球SB。此焊接球SB用作為半導體裝置SA1之外部連接端子。
圖4係以圖1A-A線切斷之剖面圖。圖4中，於配線基板WB上表面形成接合區端子LD1，另一方面於配線基板WB下表面形成端子(凸塊接合區，電極)LD2。於配線基板WB內部形成多層配線及通孔，形成於配線基板WB上表面之接合區端子LD1，與形成於配線基板WB下表面之端子LD2藉由形成於配線基板WB內部之多層配線，與形成於通孔內部之通孔配線電性連接。形成於配線基板 WB下表面之端子LD2呈陣列狀配置，於此端子LD2上搭載焊接球SB。藉此，於配線基板WB背面(下表面)，呈陣列狀配置連接端子LD2之焊接球SB。
於配線基板WB上表面(表面，主面)搭載半導體晶片CHP，此半導體晶片CHP與配線基板WB以絕緣性黏接材AD黏接。又，形成於半導體晶片CHP主面之焊墊PD，與形成於配線基板WB上表面之接合區端子LD1以金屬線W連接。且於配線基板WB上表面形成樹脂(封裝體)MR，俾包覆半導體晶片CHP及金屬線W。
依如此構成之半導體裝置SA1，形成於半導體晶片CHP之焊墊PD經由金屬線W連接形成於配線基板WB之接合區端子LD1，此接合區端子LD1藉由形成於配線基板WB內部之配線及通孔配線電性連接形成於配線基板WB背面之端子LD2。因此，已知形成於半導體晶片CHP之積體電路以焊墊PD→金屬線W→接合區端子LD1→端子LD2→焊接球SB之路徑最終連接焊接球SB。自此可知，藉由外部電路電性連接形成於半導體裝置SA1之焊接球SB，可連接形成於半導體晶片CHP之積體電路與外部電路。
<半導體裝置(BGA封裝體)之製造方法>
BGA封裝體所構成之半導體裝置SA1如上述構成，以下，簡單說明關於其製造方法。圖5係顯示製造BGA封裝體所構成之半導體裝置SA1之程序流程之流程圖。
首先，在半導體基板(半導體晶圓)各晶片區域上分別形成半導體元件(MOSFET)、多層配線及焊墊。又，實施半導體基板之背面磨削，使半導體基板之厚度變薄後，藉由切割形成於半導體基板之晶片區域，形成複數半導體晶片。
其次，準備於表面形成複數接合區端子，於與表面相反之一 側的背面形成複數端子之配線基板。又，在存在於配線基板表面之晶片搭載部(晶片搭載區域)塗布黏接材。其後，藉由塗布在配線基板晶片搭載部上的黏接材搭載半導體晶片(晶粒接合程序)(S101)。
接著，以金屬線連接形成於半導體晶片之焊墊，與形成於配線基板之接合區端子(金屬線接合程序)(S102)。具體而言，首先，將毛細管抵緊形成於半導體晶片之焊墊而接合(一次接合)。其後，移動毛細管，使金屬線接合形成於配線基板之接合區端子(二次接合)。如此，可以金屬線連接形成於半導體晶片之焊墊，與形成於配線基板之接合區端子。
其次，形成例如樹脂所構成之封裝體，俾包覆半導體晶片、金屬線、配線基板表面(封模程序)(S103)。其後，在形成於配線基板背面之端子安裝例如焊錫所構成之焊接球(外部連接端子)(焊接球安裝程序)(S104)。又，於封裝體表面藉由例如雷射刻上製造編號等所構成之記號(標示程序)(S105)。如此製造之半導體裝置SA1最終藉由實施檢查(測試程序)(S106)，篩選良品與不良品，使判斷為良品之半導體裝置SA1出貨。
上述半導體裝置SA1雖係BGA封裝體所構成之半導體裝置，但可適用本發明技術性構想之封裝體形態不限於此。例如，亦可適用作為搭載半導體晶片之基材(配線板)非配線基板而使用引線框架之封裝體形態。具體而言，本發明之技術性構想可廣泛適用於QFP封裝體或QFN封裝體。特別是於以下說明關於QFP封裝體所構成之半導體裝置之構成例。
<半導體裝置(QFP封裝體)之構成例>
首先，參照圖式並同時說明關於QFP封裝體所構成之半導體裝置之構成。圖6係自上方觀察QFP封裝體所構成之半導體裝置SA2 之俯視圖。如圖6所示，半導體裝置SA2呈矩形形狀，半導體裝置SA2之上表面由樹脂(封裝體)RM包覆。又，外引腳OL自界定樹脂RM外形之四邊朝外側突出。
接著，說明關於半導體裝置SA2之內部構造。圖7係以圖6A-A線切斷之剖面圖。如圖7所示，晶片搭載部TAB之背面由樹脂RM包覆。另一方面，於晶片搭載部TAB上表面搭載半導體晶片CHP，於半導體晶片CHP主面形成焊墊PD。又，形成於半導體晶片CHP之焊墊PD與內引腳IL以金屬線W電性連接。此等半導體晶片CHP、金屬線W及內引腳IL由樹脂RM包覆，與內引腳IL一體化之外引腳OL自樹脂RM突出。自樹脂RM突出之外引腳OL呈鷗翼形狀成形，於其表面形成電鍍膜PF。
晶片搭載部TAB、內引腳IL及外引腳OL由例如係銅材或鐵與鎳之合金之42合金(42Alloy)等形成，金屬線W由例如銅線形成。半導體晶片CHP由例如矽或化合物半導體(GaAs等)形成，於此半導體晶片CHP形成MOSFET等複數半導體元件。又，於半導體元件上方隔著層間絕緣膜形成多層配線，於此多層配線最上層形成連接多層配線之焊墊PD。因此，形成於半導體晶片CHP之半導體元件經由多層配線電性連接焊墊PD。亦即，藉由形成於半導體晶片CHP之半導體元件與多層配線形成積體電路，用作為連接此積體電路與半導體晶片CHP外部之端子者係焊墊PD。此焊墊PD以金屬線W與內引腳IL連接，連接與內引腳IL一體形成之外引腳OL。自此可知，形成於半導體晶片CHP之積體電路可以焊墊PD→金屬線W→內引腳IL→外引腳OL→外部連接設備之路徑，電性連接半導體裝置SA2外部。亦即，已知藉由自形成於半導體裝置SA2之外引腳OL輸入電氣信號，可控制形成於半導體晶片CHP之積體電路。且已知亦可自外引腳OL朝外部取出來自積體電路之輸出信號。
<半導體裝置(QFP封裝體)之製造方法>
QFP封裝體所構成之半導體裝置SA2如上述構成，以下簡單說明關於其製造方法。圖8係顯示於半導體晶片形成積體電路後，製造QFP封裝體所構成之半導體裝置之程序流程之流程圖。首先，在形成於引線框架之晶片搭載部搭載半導體晶片後(S201之晶粒接合)，以金屬線連接形成於半導體晶片之焊墊與內引腳(S202之金屬線接合)。其後，以樹脂封裝晶片搭載部、半導體晶片、金屬線、內引腳(S203之封模)。又，切斷形成於引線框架之障礙後(S204之障礙切斷)，於自樹脂露出之外引腳表面形成電鍍膜(S205之電鍍)。接著，於樹脂表面形成記號後(S206之標示)，使自樹脂突出之外引腳成形(S207之引腳成形)。如此形成半導體裝置SA2後，實施電性特性檢查(S208之測試)，作為製品使判斷為良品之半導體裝置SA2出貨。
<金屬線接合程序之詳細情形>
如上述，作為半導體裝置之封裝體構造例，雖已舉出BGA封裝體所構成之半導體裝置SA1，與QFP封裝體所構成之半導體裝置SA2，但本發明之技術性構想係關於雙方共通之金屬線接合程序(圖5之S102、圖8之S202)。在此，以下說明關於金屬線接合程序之詳細情形，其後，以本案發明人發現之課題、施行解決此課題之方法之實施形態1中之技術性構想之順序說明。
首先，參照圖式並同時說明關於上述金屬線接合程序之詳細情形。如圖9所示，藉由以放電炬TCH放電，於自毛細管CAP抽出之金屬線W前端部形成初期金屬球IBL。
又，如圖10所示，在搭載於配線基板WB之半導體晶片CHP焊墊PD上，接合形成於毛細管CAP前端部之初期金屬球IBL(一次接合)。此時，對毛細管CAP施加負載及超音波振動，定位在半導體晶片CHP焊墊PD上的初期金屬球IBL因對毛細管CAP施加之負載及超音波振動變形，形成與焊墊PD之接觸面積大的壓接金屬球 PBL。
其次，如圖11所示，自形成半導體晶片CHP上的焊墊PD之位置從毛細管CAP抽出金屬線W，並同時移動毛細管CAP。又，如圖12所示，使金屬線W接合形成於配線基板WB之接合區端子LD1(二次接合)。其後，如圖13所示，自毛細管CAP切斷二次接合之金屬線W。如此，即可以金屬線W連接形成於半導體晶片CHP之焊墊PD，與形成於配線基板WB之接合區端子LD1。
<本案發明人發現之課題>
上述金屬線接合程序中，在半導體晶片CHP上定位初期金屬球IBL後，藉由對毛細管CAP施加之負載及超音波振動使初期金屬球IBL變形以形成壓接金屬球PBL。因本案發明人之檢討，明白得知其後毛細管CAP上昇時，焊墊PD與壓接金屬球PBL一齊剝落之問題點會變得顯著。參照圖式並同時說明關於此點。
如圖14所示，例如焊墊PD由氮化鈦膜或鈦膜所構成之阻障導體膜BCF1或阻障導體膜BCF2與鋁膜(鋁合金膜)構成，在此焊墊PD上藉由毛細管CAP形成壓接金屬球PBL。此時，毛細管CAP包含金屬線W通過之孔洞部HLU，與成推拔形之內倒角部ICU，沿此等形狀形成壓接金屬球PBL。具體而言，壓接金屬球PBL如圖14所示，由下列者構成：台座部(鍔部)(第1部分)PE，接觸焊墊PD；錐部(第2部分)CN，在此台座部PE上形成；及孔洞插入部(第3部分)HI，在此錐部CN上形成，連接金屬線W。
在此，壓接金屬球PBL之錐部CN係藉由毛細管CAP之內倒角部ICU成形之部分，壓接金屬球PBL之孔洞插入部HI係藉由毛細管CAP孔洞部HLU成形之部分。
如圖14所示，壓接金屬球PBL係因以毛細管CAP施加的壓縮負 載F1而形成，對壓接金屬球PBL外緣部施加之壓縮負載F1特別大。因此，例如圖15所示，因對壓接金屬球PBL外緣部局部施加之壓縮負載F1，壓接金屬球PBL台座部PE中之外緣部會深入焊墊PD內部，破壞形成於焊墊PD外緣部之阻障導體膜BCF2。且因對壓接金屬球PBL施加之壓縮負載，插入(推入)毛細管CAP孔洞部HLU之孔洞插入部HI之厚度亦增加。
其結果，如圖16所示，毛細管CAP上昇時，由深入焊墊PD之台座部PE外緣部夾住的焊墊PD的一部分會因毛細管CAP孔洞部HLU與壓接金屬球PBL孔洞插入部HI之間產生之摩擦力之拉伸負載F2而剝落。
亦即，金屬線接合程序中，首先，有第1要因如下：因自毛細管CAP對壓接金屬球PBL外緣部施加之壓縮負載增加，壓接金屬球PBL台座部PE外緣部深入焊墊內部。且有第2要因如下：因壓縮負載增加，對孔洞插入部HI插入壓力增大，結果使壓接金屬球PBL孔洞插入部HI與毛細管CAP孔洞部之間之摩擦力增大，提起毛細管CAP時的拉伸應力增大。又，吾人認為因此第1要因與第2要因而發生焊墊PD剝落。
在此，作為金屬線W之材料，多半使用例如金。然而，近年來伴隨著金的需要增加，價格上昇，故為抑制半導體裝置製程中之材料成本，有人檢討使用價格低於金的銅所構成之銅導線。特別是，銅導線不僅成本低，尚具有電阻低於金金屬線之特性，故電性特性亦優異而受到矚目。然而，作為金屬線W，使用以銅為主成分之材料時，上述焊墊剝落特別會變得顯著。以下，與作為金屬線W材料使用金之情形相比較，並同時說明關於作為金屬線W材料使用以銅為主成分之材料時焊墊剝落頻繁發生之機制。
<使用銅導線時焊墊剝落頻繁發生之機制>
首先，說明關於使用金金屬線進行金屬線接合之情形。圖17顯示使用金金屬線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。圖17上圖中，首先，於金屬線接合程序，對初期金屬球施加壓縮負載F1。此壓縮負載F1由因毛細管本身抵緊而造成的壓縮負載，與沿焊墊水平方向施加之超音波振幅因毛細管構造而轉換之超音波轉換負載構成。又，因對初期金屬球施加壓縮負載而形成壓接金屬球後，提起毛細管時，對壓接金屬球施加拉伸負載F2。
在此，金柔軟而易於變形，故為自初期金屬球變形為壓接金屬球而施加之壓縮負載F1相對較小。且為將形成於壓接金屬球表面之氧化膜與形成於焊墊表面(一般而言多半係鋁膜)之氧化膜加以去除，藉由使壓接金屬球摩擦焊墊施加超音波振幅。使用金金屬線時，金不氧化，故對毛細管施加之超音波振幅相對較小。因此，超音波振幅轉換之超音波轉換負載亦小。
具體而言，圖18係在焊墊PD上形成金所構成之壓接金屬球PBL之情形之顯示圖。如圖18所示，對壓接金屬球PBL施加壓縮負載F1。此壓縮負載F1由因毛細管CAP抵緊造成的負載，與藉由因毛細管CAP內倒角部ICU造成的推拔形，將超音波振動US沿垂直方向轉換之超音波轉換負載F1UY構成。此時，金本身柔軟而易於變形，故因毛細管CAP抵緊造成的負載亦小，且金本身不氧化，故超音波振動US亦小。其結果，超音波轉換負載F1UY亦小。因此，施加因毛細管CAP抵緊造成的負載與超音波轉換負載F1UY之壓縮負載F1亦小。因此，如圖18所示，不賦予於壓接金屬球PBL外緣部局部較大的壓縮負載F1，對台座部PE與焊墊PD之接觸部分大致施加均一負載。自此可知，使用金金屬線時，台座部PE外緣部不深入焊墊PD，幾乎不產生產生焊墊剝落之第1要因。且壓縮負載F1本身之大小小，故對毛細管CAP孔洞部HLU之注入壓力F1P亦小。其結果，壓接金屬球PBL孔洞插入部HI之厚度較薄。
接著，圖19係形成壓接金屬球PBL後，朝上方提起毛細管CAP之情形之顯示圖。圖19中，使用金金屬線時，如上述，插入毛細管CAP孔洞部HLU之壓接金屬球PBL孔洞插入部HI之厚度薄。因此，毛細管CAP孔洞部HLU與壓接金屬球PBL孔洞插入部HI之間之摩擦力亦小，結果使對壓接金屬球PBL施加之拉伸負載F2亦小。因此，使用金金屬線時，上述第2要因之影響亦小。如此可知，使用金金屬線之金屬線接合中，上述第1要因及第2要因不會變得顯著，故起因於第1要因與第2要因之焊墊剝落難以發生。
其次，說明關於使用銅導線進行金屬線接合之情形。圖20係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。圖20上圖中，首先，於金屬線接合程序，對初期金屬球施加壓縮負載F1。此壓縮負載F1由因毛細管本身抵緊造成的壓縮負載，與沿焊墊水平方向施加之超音波振幅因毛細管構造而被轉換之超音波轉換負載構成。又，藉由對初期金屬球施加壓縮負載形成壓接金屬球後，提起毛細管時，對壓接金屬球施加拉伸負載P2。
在此，銅較金硬，故為使銅所構成之初期金屬球變形而形成壓接金屬球，需施加較係金金屬線時更大的壓縮負載F1。且銅與金不同，會氧化，故需去除壓接金屬球形成於與焊墊之接觸面之氧化膜，對壓接金屬球施加之超音波振動(超音波振幅)亦大。
具體而言，圖21係在焊墊PD上形成銅所構成之壓接金屬球PBL之情形之顯示圖。如圖21所示，對壓接金屬球PBL施加壓縮負載F1。此壓縮負載F1由因毛細管CAP抵緊造成的負載，與藉由因毛細管CAP內倒角部ICU造成的推拔形，使超音波振動US沿垂直方向轉換之超音波轉換負載F1UY構成。此時，銅較金硬，故因毛細管CAP抵緊造成的負載亦大，且銅本身會氧化，故為去除氧化 膜所需之超音波振動US亦大。其結果，超音波轉換負載F1UY亦大。因此，施加因毛細管CAP抵緊造成的負載與超音波轉換負載F1UY之壓縮負載F1亦大。自此可知，如圖21所示，會賦予於壓接金屬球PBL外緣部局部較大的壓縮負載F1，故台座部PE之外緣部深入焊墊PD內部，局部破壞存在於焊墊PD內部之阻障導體膜BCF2。亦即，使用銅導線時，台座部PE之外緣部深入焊墊PD之可能性升高，產生焊墊剝落之第1要因會變得顯著。且壓縮負載F1本身之大小大，故對毛細管CAP孔洞部HLU之注入壓力F1P亦大。其結果，壓接金屬球PBL孔洞插入部HI之厚度亦增加。
接著，圖22係形成壓接金屬球PBL後，朝上方提起毛細管CAP之情形之顯示圖。圖22中，使用銅導線時，如上述，插入毛細管CAP孔洞部HLU之壓接金屬球PBL孔洞插入部HI之厚度較厚。因此，毛細管CAP孔洞部HLU與壓接金屬球PBL孔洞插入部HI之間之摩擦力亦大，結果使對壓接金屬球PBL施加之拉伸負載F2亦大。因此，使用銅導線時，上述第2要因亦會變得顯著。如此可知，使用銅導線之金屬線接合中，上述第1要因及第2要因會變得顯著，故起因於第1要因與第2要因之焊墊剝落易於發生。
在此，本實施形態1中，於使用銅導線之金屬線接合程序，施行可抑制焊墊剝落(對焊墊造成的損害的一態樣)之方法。以下說明關於施行此方法之本實施形態1中之技術性構想。
<實施形態1中之特徵>
本實施形態1中之技術性構想著眼於下列點：為防止焊墊剝落，藉由毛細管內倒角部之推拔形，將沿與焊墊表面平行之方向(水平方向)施加之超音波振動轉換為相對於焊墊表面垂直方向之超音波轉換負載。亦即，此超音波轉換負載若大，對壓接金屬球施加之壓縮負載即會變大而引起焊墊剝落，故本實施形態1中，施行使超音波轉換負載盡量小之方法。
首先，圖23係毛細管CAP外觀構成之顯示圖。如圖23所示，毛細管CAP愈到前端部愈細，於前端部存在擴張角度θICA。具體而言，以放大圖說明此擴張角度θICA。圖24係圖23區域AR之放大圖。如圖24所示，於毛細管CAP前端部存在呈推拔形之內倒角部ICU，顯示此內倒角部ICU寬度之角度係擴張角度θICA。此擴張角度θICA亦稱為內斜切角。
藉由上述毛細管CAP在焊墊PD上形成壓接金屬球PBL時，對毛細管CAP施加與焊墊PD表面平行方向之超音波振動US。此時，對毛細管CAP施加之超音波振動US因形成於毛細管CAP前端部之內倒角部ICU之推拔形而被轉換為超音波轉換負載。參照圖25並同時說明關於此機制。
圖25係藉由毛細管CAP在焊墊PD上形成壓接金屬球PBL之情形之顯示圖。如圖25所示，毛細管CAP中形成金屬線通過之孔洞部HLU，與呈推拔形之內倒角部ICU，沿此孔洞部HLU及內倒角部ICU之形狀形成壓接金屬球PBL。具體而言，壓接金屬球PBL由下列者形成：台座部(第1部分)PE，接觸焊墊PD；錐部(第2部分)CN，在台座部PE上形成；及孔洞插入部(第3部分)HI，在錐部CN上形成，連接金屬線W。
此時，壓接金屬球PBL之錐部CN反映毛細管CAP內倒角部ICU之推拔形而形成，壓接金屬球PBL之孔洞插入部HI反映毛細管CAP孔洞部HLU之形狀而形成。
在此，如圖25所示，沿與焊墊PD表面平行之方向對毛細管CAP施加超音波振動US。藉由此超音波振動US，產生摩擦焊墊PD表面與壓接金屬球PBL底面之間之力，藉此，可去除形成於壓接金屬球PBL底面與焊墊PD表面之氧化膜。
如圖25所示，超音波振動US本身雖沿與焊墊PD表面平行之方向施加，但毛細管CAP內倒角部ICU呈推拔形，故可藉由此推拔形，轉換超音波振動US為傾斜方向之超音波轉換負載F1U。此傾斜方向之超音波轉換負載F1U相對於沿毛細管CAP內倒角部ICU之錐體的面垂直。又，此傾斜方向之超音波轉換負載F1U具有沿焊墊PD表面平行方向之超音波轉換負載F1UX，與沿焊墊PD表面垂直方向之超音波轉換負載F1UY為其成分。在此，可知沿焊墊PD表面垂直方向之超音波轉換負載F1UY不用作為摩擦焊墊PD表面與壓接金屬球PBL底面的力，而係將壓接金屬球PBL抵緊焊墊PD之壓縮負載的一部分。因此，此沿焊墊PD表面垂直方向之超音波轉換負載F1UY若大，即會賦予於壓接金屬球PBL外緣部局部較大的壓縮負載，故台座部PE外緣部深入焊墊PD內部之可能性會升高，發生焊墊剝落之第1要因會易於變得顯著。且壓縮負載本身之大小大，故對毛細管CAP孔洞部HLU之注入壓力亦大。其結果，壓接金屬球PBL孔洞插入部HI之厚度亦厚，故提起毛細管CAP時，壓接金屬球PBL孔洞插入部HI與毛細管CAP孔洞部HLU之間之摩擦力亦大，產生焊墊剝落之第2要因亦會易於變得顯著。如此，可知沿焊墊PD表面垂直方向之超音波轉換負載F1UY若大，發生焊墊剝落之第1要因及第2要因即會易於變得顯著，故就防止焊墊剝落之觀點而言，需使沿焊墊PD表面垂直方向之超音波轉換負載F1UY盡量小。
關於此點，本案發明人著眼於使取決於毛細管CAP內倒角部ICU之推拔形，沿焊墊PD表面垂直方向之超音波轉換負載F1UY的大小變化。關於此，更使用圖26說明。
圖26係藉由使毛細管CAP內倒角部ICU之擴張角度θICA變化，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小如何變化之說明圖。具體而言，圖26(a)顯示內倒角部ICU之擴張角度θICA大 於90度之情形，圖26(b)顯示內倒角部ICU之擴張角度θICA為90度之情形。且圖26(c)顯示內倒角部ICU之擴張角度θICA小於90度之情形。
首先，如圖26(a)所示，可知內倒角部ICU之擴張角度θICA大於90度時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小變大。亦即，圖26(a)時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小大於沿焊墊PD表面平行方向之超音波轉換負載F1UX之大小。因此，可知內倒角部ICU之擴張角度θICA大於90度時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小不會變小，發生焊墊剝落之第1要因及第2要因會易於變得顯著。
接著，如圖26(b)所示，內倒角部ICU之擴張角度θICA為90度時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小相較於圖26(a)時雖變得較小，但尚未達到小甚多。亦即，已知圖26(b)時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小雖約等於沿焊墊PD表面平行方向之超音波轉換負載F1UX之大小，但此時，尚不能說沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小已小甚多，尚未達到可充分抑制發生焊墊剝落之第1要因及第2要因。
相對於此，如圖26(c)所示，已知內倒角部ICU之擴張角度θICA小於90度時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小相較於圖26(a)或圖26(b)時極小。亦即，圖26(c)時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小充分小於沿焊墊PD表面平行方向之超音波轉換負載F1UX之大小。其結果，已知內倒角部ICU之擴張角度θICA小於90度時，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小可減小甚多，可充分抑制發生焊墊剝落之第1要因及第2要因。
在此，本實施形態1中，使形成壓接金屬球PBL錐部CN之毛細管CAP內倒角部ICU之擴張角度θICA小於90度，實施金屬線接合程序。亦即，本實施形態1中之特徵在於下列點：在毛細管CAP內倒角部ICU之擴張角度θICA小於90度之狀態下，在焊墊PD上形成壓接金屬球PBL。
藉此，沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小小於沿焊墊PD表面平行方向之超音波轉換負載F1UX之大小，故可抑制賦予於壓接金屬球PBL外緣部局部較大的壓縮負載。亦即，依本實施形態1，可降低台座部PE外緣部深入焊墊PD內部之可能性，故可抑制發生焊墊剝落之第1要因變得顯著。且沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小小於沿焊墊PD表面平行方向之超音波轉換負載F1UX之大小，故壓縮負載整體之大小亦小，對毛細管CAP孔洞部HLU之注入壓力亦小。其結果，壓接金屬球PBL孔洞插入部HI之厚度亦較薄，故亦可減少提起毛細管CAP時，壓接金屬球PBL孔洞插入部HI與毛細管CAP孔洞部HLU之間之摩擦力，亦可抑制產生焊墊剝落之第2要因變得顯著。
如此，依本實施形態1，藉由使毛細管CAP內倒角部ICU之擴張角度θICA小於90度，可使沿焊墊PD表面垂直方向之超音波轉換負載F1UY之大小小於沿焊墊PD表面平行方向之超音波轉換負載F1UX之大小。因此，依本實施形態1，可抑制發生焊墊剝落之第1要因及第2要因變得顯著，故可防止焊墊剝落。
亦即，本實施形態1中，作為毛細管CAP內倒角部ICU之擴張角度θICA小於90度之直接效果，沿焊墊PD表面垂直方向之超音波轉換負載F1UY可小於沿焊墊PD表面平行方向之超音波轉換負載F1UX。自此可知，可減小對壓接金屬球PBL外緣部施加之壓縮負載整體的大小，故可有效防止壓接金屬球PBL之外緣部深入焊墊PD之焊墊剝落的第1要因。又，本實施形態1中，作為可使沿焊墊 PD表面垂直方向之超音波轉換負載F1UY小於沿焊墊PD表面平行方向之超音波轉換負載F1UX之大小的間接效果，更可減小對毛細管CAP孔洞部HLU之注入壓力。其結果，注入毛細管CAP孔洞部HLU之壓接金屬球PBL孔洞插入部HI之厚度亦較薄，可減少提起毛細管CAP時產生之孔洞部HLU與孔洞插入部HI之間之摩擦力。其結果，可減少提起毛細管CAP時對壓接金屬球PBL施加之拉伸負載，故亦可有效防止焊墊剝落之第2要因。
如以上，本實施形態1之特徵雖在於毛細管CAP內倒角部ICU之擴張角度θICA小於90度之一點上，但就減小係引起焊墊剝落之要因之沿焊墊PD表面垂直方向之超音波轉換負載F1UY之觀點而言，宜更使毛細管CAP內倒角部ICU之擴張角度θICA在50度至70度之範圍內。此因擴張角度θICA愈小，愈可減小沿焊墊PD表面垂直方向之超音波轉換負載F1UY。惟於毛細管CAP前端部形成推拔形內倒角部ICU係有其理由。亦即，藉由放電炬於毛細管CAP前端部形成初期金屬球，而為固定此初期金屬球，於毛細管CAP前端部設置推拔形內倒角部ICU。亦即，將初期金屬球一部分插入推拔形內倒角部ICU，固定初期金屬球，藉此可使初期金屬球不偏移而定位在焊墊PD上。因此，雖就盡量減小沿焊墊PD表面垂直方向之超音波轉換負載F1UY之觀點而言宜減小擴張角度θICA，但若過於減小擴張角度θICA，就固定初期金屬球之觀點而言會招致妨礙。在此，本實施形態1中，考慮到實現兼顧盡量減小沿焊墊PD表面垂直方向之超音波轉換負載F1UY之觀點，與確實固定初期金屬球之觀點，內倒角部ICU之擴張角度θICA宜在50度至70度之範圍內。若係此範圍之擴張角度θICA，即可充分減小沿焊墊PD表面垂直方向之超音波轉換負載F1UY，並亦可確實固定初期金屬球。
接著，說明關於本實施形態1中之金屬線接合程序。圖27係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。圖27上圖中，首 先，於金屬線接合程序，對初期金屬球施加壓縮負載F1。此壓縮負載F1由因毛細管本身抵緊造成的壓縮負載，與沿焊墊水平方向施加之超音波振幅因毛細管構造而被轉換之超音波轉換負載構成。又，藉由對初期金屬球施加壓縮負載形成壓接金屬球後，提起毛細管時，對壓接金屬球施加拉伸負載F2。在此，如比較圖20與圖27觀察即知，相對於以銅導線進行之一般金屬線接合程序(參照圖20)，可知依本實施形態1之金屬線接合程序(參照圖27)中，超音波轉換負載與拉伸負載F2皆小。
亦即，關於超音波轉換負載，已知依本實施形態1之金屬線接合程序(參照圖27)係相較於以銅導線進行之一般金屬線接合程序(參照圖20)，即使施加大致相等之超音波(能量、功率)，亦可抑制壓縮負載F1，更可提升壓接金屬球與焊墊之接合性之方法。上述沿焊墊PD表面垂直方向之超音波轉換負載F1UY小於沿焊墊PD表面平行方向之超音波轉換負載F1UX(沿焊墊PD表面平行方向之超音波轉換負載F1UX大於沿焊墊PD表面垂直方向之超音波轉換負載F1UY)意味著其相當程度提高了使施加之超音波之接合做出貢獻的比例。此在提高較金金屬線更難以接合焊墊PD之銅導線的接合性上相當重要。
且依本實施形態1之金屬線接合程序(參照圖27)相較於以銅導線進行之一般金屬線接合程序(參照圖20)拉伸負載F2小。此意味著依本實施形態1之金屬線接合程序(參照圖27)中，經推入毛細管孔洞部之壓接金屬球孔洞插入部之厚度較薄(體積小)，提起毛細管時壓接金屬球之孔洞插入部易於自孔洞部抽出。此在抑制焊墊剝落上相當重要。
具體而言，圖28係於本實施形態1，在焊墊PD上形成銅所構成之壓接金屬球PBL之情形之顯示圖。如圖28所示，對壓接金屬球PBL施加壓縮負載F1。此壓縮負載F1由因毛細管CAP抵緊造成的 負載，與藉由因毛細管CAP內倒角部ICU造成的推拔形，使超音波振動US沿垂直方向轉換之超音波轉換負載F1UY構成。此時，本實施形態1中，毛細管CAP內倒角部ICU之擴張角度θICA(圖28中未經圖示)小於90度，故沿焊墊PD表面垂直方向之超音波轉換負載F1UY小於沿焊墊PD表面平行方向之超音波轉換負載F1UX。因此，可減小施加因毛細管CAP抵緊造成的負載與超音波轉換負載F1UY之壓縮負載F1。自此可知，如圖28所示，可減小賦予壓接金屬球PBL外緣部之壓縮負載F1之大小，故台座部PE外緣部深入焊墊PD內部之可能性降低，可抑制發生焊墊剝落之第1要因變得顯著。且沿焊墊PD表面垂直方向之超音波轉換負載F1UY小，故壓縮負載F1本身之大小亦小，對毛細管CAP孔洞部HLU之注入壓力F1P亦小。其結果，壓接金屬球PBL孔洞插入部HI之厚度亦較薄。
接著，圖29係形成壓接金屬球PBL後，朝上方提起毛細管CAP之情形之顯示圖。圖29中，於本實施形態1，如上述，插入毛細管CAP孔洞部HLU之壓接金屬球PBL孔洞插入部HI之厚度較薄。因此，亦可減少毛細管CAP孔洞部HLU與壓接金屬球PBL孔洞插入部HI之間之摩擦力，結果可減小對壓接金屬球PBL施加之拉伸負載F2。因此，依本實施形態1，亦可抑制上述第2要因變得顯著。如此，依本實施形態1之金屬線接合中，可抑制上述第1要因及第2要因變得顯著，故可有效抑制起因於第1要因與第2要因之焊墊剝落。
<本實施形態1中壓接金屬球構造上的特徵>
如上述，本實施形態1中，其特徵雖在於在毛細管CAP內倒角部ICU之擴張角度θICA小於90度之狀態下，實施銅導線之金屬線接合，但於因此金屬線接合程序上的特徵而形成的壓接金屬球PBL的構造其製程中的特徵作為一種痕跡會變得顯著。與於一般金屬線接合程序所形成之壓接金屬球PBL(P)的構造相比較並同時說明此壓接金屬球PBL構造上的特徵點。
圖30係藉由經過一般金屬線接合程序形成之壓接金屬球PBL(P)的構造之顯示圖。圖30中，一般壓接金屬球PBL(P)由下列者構成：台座部PE，在焊墊PD上形成；錐部CN，在此台座部PE上形成；及孔洞插入部HI，在錐部CN上形成。
此時，若壓接金屬球PBL(P)連接焊墊PD之壓接徑為A，台座部PE之厚度為B，孔洞插入部HI之厚度為C，則以下關係成立。亦即，B≦A/10，C≧A/6成立。且台座部PE之外緣部深入焊墊PD內部，錐部CN之擴張角度更大於90度。
相對於此，圖31係依本實施形態1藉由經過金屬線接合程序形成之壓接金屬球PBL之構造之顯示圖。圖31中，依本實施形態1之壓接金屬球PBL由下列者構成：台座部PE，在焊墊PD上形成；錐部CN，在此台座部PE上形成；及孔洞插入部HI，在錐部CN上形成。
此時，若壓接金屬球PBL連接焊墊PD之壓接徑為A，孔洞插入部HI之厚度為C，則以下關係成立。亦即，C<A/6成立。此因本實施形態1中，沿焊墊PD表面垂直方向之超音波轉換負載F1UY減小甚多，故對孔洞插入部HI之注入壓力小。且可防止台座部PE之外緣部深入焊墊PD內部。此亦係因沿焊墊PD表面垂直方向之超音波轉換負載F1UY減小甚多而減少壓縮負載導致之結果。且錐部CN之擴張角度小於90度。此起因於本實施形態1中，在毛細管CAP內倒角部ICU之擴張角度θICA小於90度之狀態下，實施銅導線之金屬線接合，故反映內倒角部ICU形狀而形成的錐部CN的擴張角度亦小於90度。如以上，已知依本實施形態1藉由實施金屬線接合程序而形成的壓接金屬球PBL中，製法上的特徵作為壓接金屬球PBL構造上的特徵會變得顯著。
<變形例>
其次，說明關於本實施形態1之變形例。如上述本實施形態1中，雖舉使用銅導線之金屬線接合程序為例說明，但依本實施形態1之技術性構想亦可廣泛適用於形成銅所構成之柱形凸塊電極之程序。此因柱形凸塊電極亦藉由毛細管，使形成於前端部之初期金屬球在焊墊上定位後，藉由施加壓縮負載及超音波振動使初期金屬球變形而形成壓接金屬球，於此壓接金屬球前端部切斷銅導線，藉此形成柱形凸塊電極。亦即，吾人認為在以銅導線進行之金屬線接合程序與柱形凸塊電極形成程序中，於皆施加壓縮負載及超音波振動以形成壓接金屬球之點共通，故於形成銅所構成之柱形凸塊電極之程序中，焊墊剝落之問題亦會變得顯著。因此，於形成柱形凸塊電極之程序中，亦可藉由適用本發明之技術性構想，有效防止焊墊剝落。
以下說明關於柱形凸塊電極之構成例。圖32係在半導體晶片CHP上形成的複數柱形凸塊電極SBMP之顯示圖。圖32中雖未圖示，但在形成於半導體晶片CHP表面之焊墊上配置柱形凸塊電極SBMP。如此形成柱形凸塊電極SBMP之半導體晶片CHP藉由例如倒裝接合安裝於配線基板。
圖33係將形成柱形凸塊電極SBMP之半導體晶片CHP安裝於配線基板WB之一例之顯示圖。如圖33所示，於配線基板WB上形成端子TE，此端子TE，與搭載於半導體晶片CHP之柱形凸塊電極SBMP相對配置。又，搭載於半導體晶片CHP之柱形凸塊電極SBMP，與形成在配線基板WB上的端子TE藉由例如焊錫S連接。如以上，可將形成柱形凸塊電極SBMP之半導體晶片CHP安裝於配線基板WB。
(實施形態2)
依本實施形態2之技術性構想雖與依該實施形態1之技術性構 想相同亦以防止焊墊剝落為目的，但於本實施形態2，說明以與該實施形態1不同之方法防止焊墊剝落之例。具體而言，於本實施形態2，說明關於以盡量減小提起毛細管時產生之對壓接金屬球之拉伸負載為主要觀點之技術性構想。
<實施形態2之特徵>
首先，說明關於依本實施形態2之金屬線接合程序。圖34係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。圖34上圖中，首先，於金屬線接合程序，對初期金屬球施加壓縮負載F1。此壓縮負載F1由因毛細管本身抵緊造成的壓縮負載，與沿焊墊水平方向施加之超音波振幅因毛細管構造而被轉換之超音波轉換負載構成。又，藉由對初期金屬球施加壓縮負載形成壓接金屬球後，提起毛細管時，對壓接金屬球施加拉伸負載F2。在此，如觀察比較圖27與圖34即知，已知相對於依該實施形態1之金屬線接合程序(參照圖27)，依本實施形態2之金屬線接合程序(參照圖34)中，超音波轉換負載大。然而，於本實施形態2，拉伸負載F2亦小。該實施形態1中，採取下列方法：藉由採取毛細管內倒角部擴張角度小於90度之構成，減小沿焊墊表面垂直方向之超音波轉換負載之大小。相對於此，本實施形態2中，藉由施行非減小超音波轉換負載之其他方法，減少對壓接金屬球施加之拉伸負載。以下參照圖式並同時說明依本實施形態2之方法。
具體而言，圖35係於本實施形態2，在焊墊PD上形成銅所構成之壓接金屬球PBL之情形之顯示圖。如圖35所示，對壓接金屬球PBL施加壓縮負載F1。此壓縮負載F1由因毛細管CAP抵緊造成的負載，與藉由因毛細管CAP內倒角部ICU造成的推拔形，使超音波振動US沿垂直方向轉換之超音波轉換負載F1UY構成。此時，於本實施形態2，與該實施形態1不同，毛細管CAP內倒角部ICU之擴張角度θICA(圖35中未經圖示)未小於90度。因此，沿焊墊PD表面垂直 方向之超音波轉換負載F1UY與以往相同，未如該實施形態1般小。因此，施加因毛細管CAP抵緊造成的負載，與超音波轉換負載F1UY之壓縮負載F1未相當程度地減小。然而，本實施形態2中，如圖35所示，對毛細管CAP孔洞部HLU之注入壓力F1P小。因此，依本實施形態2，注入壓力F1P小，故構成壓接金屬球PBL之孔洞插入部HI的厚度亦較薄。其結果，可減輕提起毛細管CAP時，毛細管CAP孔洞部HLU，與壓接金屬球PBL孔洞插入部HI之間產生之摩擦力，故可減少對壓接金屬球PBL施加之拉伸負載。因此，依本實施形態2，可防止焊墊剝落。
又，說明關於本實施形態2中，是如何減小對毛細管CAP孔洞部HLU之注入壓力F1P。如圖35所示，本實施形態2中，台座部PE之厚度較錐部CN之厚度厚。亦即，本實施形態2之特徵在於使台座部PE之厚度充分夠厚。藉此，壓接金屬球PBL中，台座部PE之體積大。台座部PE之體積大，意味著若假設壓縮負載F1不變，則壓接金屬球PBL中每單位體積之負載少。因此，本實施形態2中，藉由增加台座部PE之厚度，可減少每單位體積之負載，依此構成，可減少對毛細管CAP孔洞部HLU之注入壓力F1P。又，其結果，壓接金屬球PBL孔洞插入部HI之厚度較薄。
接著，圖36係形成壓接金屬球PBL後，朝上方提起毛細管CAP之情形之顯示圖。圖36中，本實施形態2中，如上述，插入毛細管CAP孔洞部HLU之壓接金屬球PBL孔洞插入部HI之厚度較薄。因此，亦可減少毛細管CAP孔洞部HLU與壓接金屬球PBL孔洞插入部HI之間之摩擦力，結果可減小對壓接金屬球PBL施加之拉伸負載F2。因此，依本實施形態2，可抑制上述第2要因變得顯著。且本實施形態2中，藉由台座部PE之厚度較厚之特徵，可減小每單位體積之負載，故亦可減小賦予壓接金屬球PBL外緣部之壓縮負載F1之大小本身。因此，台座部PE外緣部深入焊墊PD內部之可能性降低，亦可抑制發生焊墊剝落之第1要因變得顯著。如此，於依本實 施形態2之金屬線接合中，亦可抑制上述第1要因及第2要因變得顯著，故可有效抑制起因於第1要因與第2要因之焊墊剝落。
在此，本實施形態2中，其特徵雖在於台座部PE之厚度較錐部CN之厚度充分夠厚，但此特徵構成可藉由例如增大形成於毛細管CAP前端部之初期金屬球之大小實現。具體而言，為增大初期金屬球之大小，可藉由增大由放電炬造成的放電能量實現。為增大例如由放電炬造成的放電能量，可藉由增大放電電流，或延長放電時間實施。例如藉由使初期金屬球徑自55μmφ增大至57μmφ，可使台座部PE之厚度充分夠厚。
<實施形態2中壓接金屬球構造上之特徵>
如上述，於本實施形態2中因金屬線接合程序上的特徵而形成之壓接金屬球PBL的構造其製程中之特徵作為痕跡會變得顯著。說明關於此壓接金屬球PBL構造上的特徵點。
圖37係依本實施形態2藉由經過金屬線接合程序形成之壓接金屬球PBL之構造之顯示圖。圖37中，依本實施形態2之壓接金屬球PBL由下列者構成：台座部PE，在焊墊PD上形成；錐部CN，在此台座部PE上形成；及孔洞插入部HI，在錐部CN上形成。
此時，若壓接金屬球PBL連接焊墊PD之壓接徑為A，台座部PE之厚度為B，孔洞插入部HI之厚度為C，錐部CN之厚度為D，則以下關係成立。亦即，本實施形態2中，B>2A/9，C<A/6，B≧5D/4(B在D的1.25倍以上)成立。此亦即本實施形態2中，初期金屬球之大小大於以往，結果使台座部PE之厚度大於壓接徑之2/9倍，且台座部PE之厚度在錐部CN之厚度的1.25倍以上。且C<A/6係因台座部PE之厚度較厚，結果每單位體積之負載減小甚多，故對孔洞插入部HI之注入壓力小。且亦可防止台座部PE之外緣部深入焊墊PD內 部。此亦係因每單位體積之負載減小甚多使壓縮負載減少導致之結果。如以上，可知依本實施形態2藉由實施金屬線接合程序而形成的壓接金屬球PBL中，其製法上之特徵作為壓接金屬球PBL構造上的特徵會變得顯著。
(實施形態3)
依本實施形態3之技術性構想雖亦與依該實施形態1或該實施形態2之技術性構想相同係以防止焊墊剝落為目的，但本實施形態3中，說明以與該實施形態1或該實施形態2不同之方法防止焊墊剝落之例。具體而言，本實施形態3中，說明關於以使提起毛細管時產生之對壓接金屬球之拉伸負載趨近於零為主要觀點之技術性構想。
<實施形態3之特徵>
首先，說明關於依本實施形態3之金屬線接合程序。圖38係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。圖38上圖中，首先，於金屬線接合程序，對初期金屬球施加壓縮負載F1。此壓縮負載F1由因毛細管本身抵緊造成的壓縮負載，與沿焊墊水平方向施加之超音波振幅因毛細管構造而被轉換之超音波轉換負載構成。又，藉由對初期金屬球施加壓縮負載形成壓接金屬球後，提起毛細管時，於本實施形態3，對壓接金屬球施加之拉伸負載趨近於零。如此本實施形態3中，其特徵在於對壓接金屬球施加之拉伸負載趨近於零，施行用來實現此特徵之方法。以下參照圖式並同時說明依本實施形態3之方法。
本實施形態3中，其特徵在於毛細管CAP前端部之形狀，故說明關於此特徵點。圖39係習知之毛細管CAP前端部形狀之顯示圖。圖39中，於毛細管CAP前端部形成呈推拔形之內倒角部ICU，於此內倒角部ICU上部形成供金屬線通過之孔洞部HLU1。此孔洞 部HLU1之側面通常呈垂直形狀。相對於此，圖40係於本實施形態3使用之毛細管CAP前端部形狀之顯示圖。如圖40所示，本實施形態3中，於毛細管CAP前端部形成呈推拔形之內倒角部ICU，於此內倒角部ICU上方形成供金屬線通過之孔洞部HLU2。本實施形態3中，其特徵在於此孔洞部HLU2之形狀，具體而言，其特徵在於孔洞部HLU2之縱剖面形狀呈推拔形。
以下藉由比較圖39所示使用習知之毛細管CAP之金屬線接合程序，與圖40所示使用依本實施形態3之毛細管CAP之金屬線接合程序，說明關於本實施形態3之優點。
圖41(a)~圖41(c)係使用習知之毛細管CAP之金屬線接合程序之說明圖。首先，如圖41(a)所示，於毛細管CAP前端部形成初期金屬球IBL。又，如圖41(b)所示，使形成於毛細管CAP前端部之初期金屬球IBL在焊墊PD上定位後，對初期金屬球IBL施加來自毛細管CAP之壓縮負載及超音波振動，形成壓接金屬球PBL。此時，因來自毛細管CAP之壓縮負載壓接金屬球PBL之一部分插入毛細管CAP之孔洞部HLU1。此壓接金屬球PBL之部位係孔洞插入部HI。接著，如圖41(c)所示，提起毛細管CAP。此時，習知之毛細管CAP中，孔洞部HLU1之縱剖面形狀呈垂直形狀，故提起毛細管CAP時，在毛細管CAP孔洞部HLU1側面，與壓接金屬球PBL孔洞插入部HI側面之間產生摩擦力(圖41(c)之斜線部分)。自此可知，起因於上述摩擦力之拉伸負載F2會施加於壓接金屬球PBL。此對壓接金屬球PBL施加之拉伸負載F2若大，壓接金屬球PBL即會與毛細管CAP一齊上昇，且亦成為發生焊墊PD剝落之要因。
其次，圖42(a)~圖42(c)係使用依本實施形態3之毛細管CAP之金屬線接合程序之說明圖。首先，如圖42(a)所示，於毛細管CAP前端部形成初期金屬球IBL。又，如圖42(b)所示，使形成於毛細管CAP前端部之初期金屬球IBL在焊墊PD上定位後，對初期金屬球 IBL施加來自毛細管CAP之壓縮負載及超音波振動，形成壓接金屬球PBL。此時，因來自毛細管CAP之壓縮負載壓接金屬球PBL之一部分插入毛細管CAP之孔洞部HLU1。此壓接金屬球PBL之部位係孔洞插入部HI。接著，如圖42(c)所示，提起毛細管CAP。此時，依本實施形態3之毛細管CAP中，孔洞部HLU2之縱剖面形狀呈推拔形TP，故提起毛細管CAP時，在毛細管CAP孔洞部HLU1側面，與壓接金屬球PBL孔洞插入部HI側面之間幾乎不產生摩擦力。此因在孔洞部HLU2側面之剖面形狀呈推拔形TP之狀態下，朝垂直上方提起毛細管CAP本身，故在毛細管CAP孔洞部HLU1側面，與壓接金屬球PBL孔洞插入部HI側面之間幾乎不相互摩擦。因此，可知依本實施形態3，起因於摩擦力之拉伸負載F2幾乎不施加於壓接金屬球PBL。亦即，此施加於壓接金屬球PBL之拉伸負載趨近於零，故於本實施形態3，可有效防止因拉伸負載施加於壓接金屬球PBL而導致焊墊PD剝落。如此，於本實施形態3，因毛細管CAP孔洞部HLU2之剖面形狀呈推拔形，提起毛細管CAP時，對壓接金屬球PBL施加之拉伸負載可幾乎為零，故可防止因拉伸負載焊墊剝落。
<依實施形態3壓接金屬球構造上之特徵>
如上述，於因依本實施形態3金屬線接合程序上的特徵而形成之壓接金屬球PBL的構造其製程中之特徵作為痕跡會變得顯著。說明關於此壓接金屬球PBL構造上之特徵點。
圖43係依本實施形態3藉由經過金屬線接合程序形成之壓接金屬球PBL之構造之顯示圖。圖43中，依本實施形態3之壓接金屬球PBL由下列者構成：台座部PE，在焊墊PD上形成；錐部CN，在此台座部PE上形成；及孔洞插入部HI，在錐部CN上形成。
此時，本實施形態3中，毛細管CAP孔洞部HLU2之剖面形狀 呈推拔形，故反映孔洞部HLU2形狀而形成之壓接金屬球PBL孔洞插入部HI之側面亦呈推拔形TP。此點係依本實施形態3壓接金屬球PBL構造上之特徵。換言之，依本實施形態3壓接金屬球PBL構造上之特徵在於如圖43所示，描繪有沿焊墊PD表面垂直之假想垂直線L1時，此假想垂直線L1，與通過孔洞插入部HI側面之直線L2所成之錐角可在0度以上(θ>0)。如此於本實施形態3，其特徵雖在於錐角在0度以上，但錐角特別宜在10度至20度之範圍內。此因若錐角在10度至20度之範圍內，則毛細管CAP上昇時，在毛細管CAP孔洞部HLU2，與壓接金屬球PBL孔洞插入部HI之間產生之摩擦力可確實幾乎為零。另一方面，錐角若過大，銅材即會變得易於注入孔洞插入部HI，故錐角宜在10度至20度之範圍內。且可換言之，依本實施形態3壓接金屬球PBL構造上之特徵在於孔洞插入部HI之推拔形沿自毛細管CAP根部朝前端部之方向呈擴張之形狀，且亦可換言之，於壓接金屬球PBL孔洞插入部HI中，與錐部CN連接之孔洞插入部HI之底面徑大於與金屬線W(銅導線)連接之孔洞插入部HI之上表面徑。
<變形例>
又，即使加工毛細管CAP孔洞部HLU2之形狀，俾壓接金屬球PBL之構造呈例如圖44所示之形狀，亦可獲得與本實施形態3相同之效果。圖44係變形例中壓接金屬球PBL構造之顯示圖。圖44中，本變形例中壓接金屬球PBL由下列者構成：台座部PE，在焊墊PD上形成；錐部CN，在此台座部PE上形成；及孔洞插入部HI，在錐部CN上形成。
此時，本變形例中，壓接金屬球PBL孔洞插入部HI側面與錐部CN側面由一體成形之曲線形成。此時亦如圖44所示，描繪有沿焊墊PD表面垂直之假想垂直線L1時，此假想垂直線L1，與貼著孔洞插入部HI側面之直線L2所成之錐角在0度以上(θ>0)。如此於本變形例，其特徵雖亦在於錐角在0度以上，但錐角特別宜在10度至 20度之範圍內。此因錐角若在10度至20度之範圍內，則毛細管CAP上昇時，在毛細管CAP孔洞部HLU2，與壓接金屬球PBL孔洞插入部HI之間產生之摩擦力可確實幾乎為零。另一方面，錐角若過大，銅材即會變得易於注入孔洞插入部HI，故錐角宜在10度至20度之範圍內。
如以上，可知依本實施形態3或本變形例藉由實施金屬線接合程序而形成的壓接金屬球PBL中，製法上的特徵(在此係毛細管CAP之形狀)作為壓接金屬球PBL構造上的特徵會變得顯著。
(實施形態4)
依本實施形態4之技術性構想組合依該實施形態1~該實施形態3之技術性構想。
<實施形態4之特徵>
首先，說明關於依本實施形態4之金屬線接合程序。圖45係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。圖45上圖中，首先，於金屬線接合程序，對初期金屬球施加壓縮負載F1。此壓縮負載F1由因毛細管本身抵緊造成的壓縮負載，與沿焊墊水平方向施加之超音波振幅因毛細管構造而被轉換之超音波轉換負載構成。又，藉由對初期金屬球施加壓縮負載形成壓接金屬球後，提起毛細管時，對壓接金屬球施加拉伸負載F2。
在此，如觀察比較圖20與圖45可知，已知相對於以銅導線進行之一般金屬線接合程序(參照圖20)，依本實施形態4之金屬線接合程序(參照圖45)中，超音波轉換負載小。且於本實施形態4，拉伸負載F2亦小，或是趨近於零。
具體而言，圖46係於本實施形態4，在焊墊PD上形成銅所構成 之壓接金屬球PBL之情形之顯示圖。如圖46所示，對壓接金屬球PBL施加壓縮負載F1。此壓縮負載F1由因毛細管CAP抵緊造成的負載，與藉由因毛細管CAP內倒角部ICU造成的推拔形，使超音波振動US沿垂直方向轉換之超音波轉換負載F1UY構成。此時，本實施形態4中，毛細管CAP內倒角部ICU之擴張角度θICA(圖46中未經圖示)小於90度，故沿焊墊PD表面垂直方向之超音波轉換負載F1UY小。因此，可減小施加因毛細管CAP抵緊造成的負載，與超音波轉換負載F1UY之壓縮負載F1。自此可知，如圖46所示，可減小賦予壓接金屬球PBL外緣部之壓縮負載F1之大小，故台座部PE外緣部深入焊墊PD內部之可能性降低，可抑制發生焊墊剝落之第1要因變得顯著。且沿焊墊PD表面垂直方向之超音波轉換負載F1UY小，故壓縮負載F1本身之大小亦小，對毛細管CAP孔洞部HLU之注入壓力F1P亦小。其結果，壓接金屬球PBL孔洞插入部HI之厚度亦較薄。
且於本實施形態4，如圖46所示，台座部PE之厚度較錐部CN之厚度厚。亦即，於本實施形態4，台座部PE之厚度亦充分夠厚。藉此，於壓接金屬球PBL，台座部PE之體積大。台座部PE之體積大，意味著假設壓縮負載F1不變，壓接金屬球PBL中每單位體積之負載即較少。因此，於本實施形態4，因台座部PE之厚度較厚，可減少每單位體積之負載，依此構成，可減少對毛細管CAP孔洞部HLU之注入壓力F1P。又，其結果，壓接金屬球PBL孔洞插入部HI之厚度較薄。
接著，圖47係形成壓接金屬球PBL後，朝上方提起毛細管CAP之情形之顯示圖。圖47中，於本實施形態4，如上述，插入毛細管CAP孔洞部HLU之壓接金屬球PBL孔洞插入部HI之厚度較薄。因此，亦可減少毛細管CAP孔洞部HLU與壓接金屬球PBL孔洞插入部HI之間之摩擦力，結果可減小對壓接金屬球PBL施加之拉伸負載F2。且於本實施形態4，毛細管CAP孔洞部HLU2之縱剖面形狀呈 推拔形TP。因此，提起毛細管CAP時，在毛細管CAP孔洞部HLU1側面，與壓接金屬球PBL孔洞插入部HI側面之間幾乎不產生摩擦力。因此，依本實施形態4，起因於摩擦力之拉伸負載F2幾乎不施加於壓接金屬球PBL。如此，於本實施形態4，對壓接金屬球PBL施加之拉伸負載F2趨近於零，故可有效防止因對壓接金屬球PBL施加拉伸負載導致焊墊PD剝落。
<實施形態4中壓接金屬球構造上之特徵>
如上述，於依本實施形態4因金屬線接合程序上的特徵而形成之壓接金屬球PBL的構造其製程中之特徵作為痕跡會變得顯著。說明關於此壓接金屬球PBL構造上的特徵點。
圖48係依本實施形態4藉由經過金屬線接合程序形成之壓接金屬球PBL之構造之顯示圖。圖48中，依本實施形態4之壓接金屬球PBL由下列者構成：台座部PE，在焊墊PD上形成；錐部CN，在此台座部PE上形成；及孔洞插入部HI，在錐部CN上形成。
此時，若壓接金屬球PBL連接焊墊PD之壓接徑為A，孔洞插入部HI之厚度為C，則以下關係成立。亦即，C<A/6成立。此因本實施形態4中，沿焊墊PD表面垂直方向之超音波轉換負載F1UY減小甚多，故對孔洞插入部HI之注入壓力小。且可防止台座部PE之外緣部深入焊墊PD內部。此亦係因沿焊墊PD表面垂直方向之超音波轉換負載F1UY減小甚多導致壓縮負載減少之結果。且錐部CN之擴張角度小於90度。此起因於本實施形態4中，在毛細管CAP內倒角部ICU之擴張角度θICA小於90度之狀態下，實施銅導線之金屬線接合，故反映內倒角部ICU形狀而形成的錐部CN的擴張角度亦小於90度。
且本實施形態4中，若壓接金屬球PBL連接焊墊PD之壓接徑為A，台座部PE之厚度為B，孔洞插入部HI之厚度為C，錐部CN之厚度為D，則以下關係成立。亦即，本實施形態4中，B>2A/9，B≧5D/4(B在D的1.25倍以上)成立。此亦即於本實施形態4，初期金屬球之大小大於以往，結果使台座部PE之厚度大於壓接徑的2/9倍，且台座部PE之厚度在錐部CN之厚度的1.25倍以上。且亦可防止台座部PE之外緣部深入焊墊PD內部。此係因每單位體積之負載減小甚多使壓縮負載減少之結果。
且於本實施形態4，毛細管CAP孔洞部HLU2之剖面形狀呈推拔形，故反映孔洞部HLU2形狀而形成之壓接金屬球PBL孔洞插入部HI之側面亦呈推拔形TP。
如以上，可知依本實施形態4藉由實施金屬線接合程序而形成的壓接金屬球PBL中，製法上的特徵作為壓接金屬球PBL構造上的特徵會變得顯著。
(實施形態5)
如由該實施形態1所說明，特別是在使用銅導線之金屬線接合程序中，存在焊墊剝落之問題點。此焊墊剝落起因於自毛細管CAP對壓接金屬球PBL外緣部施加之壓縮負載大，故壓接金屬球PBL台座部PE外緣部深入焊墊內部之第1要因。且焊墊剝落亦起因於因壓縮負載大，對孔洞插入部HI之注入壓力大，結果使壓接金屬球PBL孔洞插入部HI與毛細管CAP孔洞部之間之摩擦力增大，提起毛細管CAP時之拉伸應力增大之第2要因。特別是焊墊剝落不僅取決於焊墊PD之構造，亦取決於形成於焊墊PD下層之層間絕緣膜之構成。因此，具有焊墊剝落易於發生之層間絕緣膜構成之半導體裝置中，適用本發明技術性構想之實用性升高。以下說明關於上述焊墊剝落易於發生之層間絕緣膜構成之一例。
圖49係顯示存在於焊墊PD下層之複數層間絕緣膜構成之剖面圖。又，圖49中，省略形成在半導體基板1S上的半導體元件(例如MOSFET)或形成在複數層間絕緣膜間之配線等的圖示。如圖49所示，例如在矽基板所構成之半導體基板1S上，形成層間絕緣膜IL1，在此層間絕緣膜IL1上形成層間絕緣膜IL2。又，在層間絕緣膜IL2上形成層間絕緣膜IL3，在此層間絕緣膜IL3上形成層間絕緣膜IL4。在此，例如層間絕緣膜IL1、層間絕緣膜IL2或層間絕緣膜IL4由氧化矽膜形成，層間絕緣膜IL3由SOG(Spin On Glass)膜形成。亦即，本實施形態5中，形成不同材料所構成之複數層間絕緣膜IL1~層間絕緣膜IL4。
本實施形態5中特別著眼於複數層間絕緣膜IL1~層間絕緣膜IL4之楊氏係數。例如構成層間絕緣膜IL1、層間絕緣膜IL2及層間絕緣膜IL4之氧化矽膜楊氏係數約為70GPa，構成層間絕緣膜IL3之SOG膜楊氏係數約為20GPa。相對於此，矽基板所構成之半導體基板1S之楊氏係數約為170GPa，故可知層間絕緣膜IL1~層間絕緣膜IL4之楊氏係數小於半導體基板1S之楊氏係數。在此，重要點在於在複數層間絕緣膜IL1~層間絕緣膜IL4中，包含由楊氏係數低的SOG膜構成的層間絕緣膜IL3。包含如此楊氏係數低的層間絕緣膜IL3時，焊墊剝落會易於變得顯著。以下參照圖式並同時說明關於此機制。
首先，如圖50所示，於毛細管CAP前端部形成初期金屬球。又，使於毛細管CAP前端部形成的初期金屬球在焊墊PD上定位後，對初期金屬球施加來自毛細管CAP之壓縮負載F1及超音波振動US，形成壓接金屬球PBL。此時，將來自毛細管CAP之壓縮負載F1傳達至焊墊PD，更傳至形成於焊墊PD下層之複數層間絕緣膜IL1~層間絕緣膜IL4。此時，如圖51所示，於楊氏係數小的層間絕緣膜IL3，即使接受相同的壓縮負載F1，撓曲量亦大於其他層間絕緣膜IL1、層間絕緣膜IL2及層間絕緣膜IL4。其結果，於撓曲量大 的層間絕緣膜IL3，剪斷應力亦大，發生剝離。又，於楊氏係數小的層間絕緣膜IL3一旦發生剝離，焊墊剝落即因毛細管CAP上昇時產生之拉伸應力而發生。亦即，於複數層間絕緣膜IL1~層間絕緣膜IL4中，若包含較其他層間絕緣膜楊氏係數低的層間絕緣膜，於此楊氏係數低的層間絕緣膜即會易於發生起因於壓縮負載之剝離，焊墊剝落因毛細管CAP上昇時之拉伸負載而易於發生。因此可知，具有楊氏係數不同之層間絕緣膜之半導體裝置中，焊墊剝落易於發生，故適用本發明技術性構想之實用性升高。
且近年來，為實現半導體晶片之高密集化，多層配線之微細化獲得進展。因此，因配線微細化而造成的高電阻化，與因配線間距離縮短而導致寄生電容增加作為問題而變得顯著。亦即，於多層配線有電氣信號流動，而因配線之高電阻化與配線間寄生電容之增加，會發生電氣信號延遲。例如於時機重要的電路中，有於配線流動之電氣信號延遲引起誤動作，無法用作為正常電路之虞。自此可知，為防止於配線流動之電氣信號延遲，需抑制配線高電阻化，並減少配線間之寄生電容。
在此，構成多層配線之材料可由鋁膜取代成銅膜。亦即，因銅膜其電阻率低於鋁膜，故即使配線經微細化，亦可抑制配線之高電阻化。且就減少配線間寄生電容之觀點而言，可將存在於配線間之層間絕緣膜一部分以介電常數低於氧化矽膜之低介電常數膜構成。如以上，具有多層配線之半導體裝置中為實現高性能化，傾向於作為配線材料使用銅膜，且於層間絕緣膜的一部分使用低介電常數膜。
亦即，作為層間絕緣膜，雖可使用介電常數低於氧化矽膜之低介電常數膜，但此低介電常數膜有楊氏係數亦小之性質。一般而言，低介電常數膜之楊氏係數多半約為10~20GPa。此因低介電常數膜介電常數低，故於膜內部有時會形成空洞，具有空洞之膜 脆，楊氏係數低。例如作為低介電常數膜，存在有具有空洞之SiOC膜、具有空洞之HSQ(氫矽鹽酸類，藉由塗布程序形成，具有Si-H鍵之氧化矽膜，或含氫倍半矽氧烷)膜，或是具有空洞之MSQ(甲基倍半矽氧烷，藉由塗布程序形成，具有Si-C鍵之氧化矽膜，或含碳倍半矽氧烷)膜等。由此等楊氏係數低的低介電常數膜構成層間絕緣膜時，亦易於發生焊墊剝落，故適用本發明技術性構想之實用性升高。
(實施形態6)
本實施形態6中，就易於發生焊墊剝落之焊墊構造，與相對較難以發生焊墊剝落之焊墊構造對比並同時說明之。圖52係相對較難以發生焊墊剝落之焊墊構造中之金屬線接合程序之顯示圖。圖52中，焊墊PD例如由阻障導體膜BCF1A、鋁膜、阻障導體膜BCF2A與鋁膜構成。在此，如圖52所示，對初期金屬球施加來自毛細管CAP之壓縮負載及超音波振動，形成壓接金屬球PBL。此時，來自毛細管CAP之壓縮負載若大，壓接金屬球PBL台座部PE即會深入焊墊PD內部，破壞阻障導體膜BCF2A。在此，阻障導體膜BCF2A之厚度較薄時，如圖52所示，橫跨壓接金屬球PBL底面整體阻障導體膜BCF2A被破壞。在此狀態下，毛細管CAP上昇時，拉伸負載F2大致均一地施加於台座部PE底面。如此，阻障導體膜BCF2A較薄時，難以被施加局部較大的拉伸負載F2，故難以發生焊墊剝落。
相對於此，圖53係相對較易於發生焊墊剝落之焊墊構造中金屬線接合程序之顯示圖。圖53中，焊墊PD由例如阻障導體膜BCF1B、鋁膜、阻障導體膜BCF2B與鋁膜構成。在此，如圖53所示，對初期金屬球施加來自毛細管CAP之壓縮負載及超音波振動，形成壓接金屬球PBL。此時，來自毛細管CAP之壓縮負載若大，壓接金屬球PBL台座部PE即會深入焊墊PD內部，破壞阻障導體膜BCF2B。在此，阻障導體膜BCF2A之厚度較厚時，如圖53所示，僅於壓縮負載較大的台座部PE外緣部阻障導體膜BCF2B被破壞。 亦即，圖53所示之焊墊構造中，阻障導體膜BCF2B之厚度較厚，故僅在壓縮負載較大的台座部PE外緣部下存在的阻障導體膜BCF2B被破壞。在此狀態下，毛細管CAP上昇時，阻障導體膜BCF2B被破壞，對深入焊墊PD內部之外緣部施加局部較大的拉伸負載F2。如此，阻障導體膜BCF2B較厚時，對外緣部施加局部較大的拉伸負載F2，故易於發生焊墊剝落。
如以上，可知構成焊墊PD之阻障導體膜之厚度較厚時，相較於阻障導體膜之厚度較薄時，較易於發生焊墊剝落。因此，可知特別是於構成焊墊PD之阻障導體膜之厚度較厚的焊墊構造進行使用銅導線之金屬線接合時，適用本發明技術性構想之實用性升高。
在此，構成焊墊PD之阻障導體膜之厚度較薄時，與構成焊墊PD之阻障導體膜之厚度較厚時之相異點起因於半導體裝置製程之相異。以下首先說明關於構成焊墊PD之阻障導體膜之厚度較薄之製程，其後，說明關於構成焊墊PD之阻障導體膜之厚度較厚之製程。
圖54係顯示構成焊墊PD之阻障導體膜之厚度較薄之製程流程之流程圖。圖54中，首先，在半導體基板上形成MOSFET(S301)，其後，在包覆MOSFET之半導體基板上形成第1層間絕緣膜(S302)。此時，第1層間絕緣膜之表面反映形成於下層之MOSFET造成的凹凸形狀形成凹凸。又，藉由使用光微影技術及蝕刻技術，於形成凹凸之第1層間絕緣膜形成接觸洞，藉由將導體膜嵌入此接觸洞，於第1層間絕緣膜形成第1栓塞(S303)。其次，在形成第1栓塞之第1層間絕緣膜上形成第1層配線(S304)。此第1層配線例如由阻障導體膜與鋁膜之疊層膜形成。接著，在形成第1層配線之第1層間絕緣膜上形成第2層間絕緣膜後(S305)，於第2層間絕緣膜形成第2栓塞(S306)。此時，第2栓塞形成為達到形成在第1層間絕緣膜上的第1層配線，第1層間絕緣膜之表面如上述形成凹凸。因此， 於形成於第1層間絕緣膜表面之第1層配線表面亦反映凹凸形狀。因此，形成第2栓塞俾達到存在凹凸形狀之第1層配線時，混雜有於較深的連接孔形成第2栓塞之區域，與於較淺的連接孔形成第2栓塞之區域。因此，於較深的連接孔形成的第2栓塞的電阻，與於較淺的連接孔形成的第2栓塞的電阻不同。自此可知，為減小於較深的連接孔形成的第2栓塞之電阻，與於較淺的連接孔形成的第2栓塞之電阻之間的差異，去除於連接孔底部露出之阻障導體膜。亦即，於連接孔底部形成阻障導體膜、鋁膜與阻障導體膜之疊層膜所構成之第1層配線，而此阻障導體膜由例如鈦膜/氮化鈦膜等相對電阻較大的膜形成。因此，就減小第2栓塞電阻差異之觀點而言，去除自連接孔底部露出，電阻相對較高的阻障導體膜後，藉由將導體膜嵌入連接孔形成第2栓塞。其後重複相同程序形成多層配線，於最上層形成焊墊(S307)。如此程序中，去除自連接孔露出之阻障導體膜，故於焊墊阻障導體膜之厚度亦較薄。然而，圖54所示之製程伴隨著近年來配線的微細化逐漸不被使用。此因為形成經微細化之配線圖案，需提高於光微影程序使用之曝光裝置的解析精度，而提高解析精度會使作為光學特性之焦點深度變淺。亦即，凹凸形狀大的圖54所示之製程中，難以形成微細的配線圖案。
在此，近年來主要使用圖55所示之製程。以下說明關於圖55所示之製程。圖55係顯示構成焊墊PD之阻障導體膜之厚度較厚的製程流程之流程圖。圖55中，首先，在半導體基板上形成MOSFET(S401)，其後，在包覆MOSFET之半導體基板上形成第1層間絕緣膜(S402)。此時，第1層間絕緣膜之表面反映形成於下層之MOSFET造成的凹凸形狀形成凹凸。然而，圖55所示之製程中，以CMP(Chemical Mechanical Polishing)法拋光第1層間絕緣膜表面(S403)。藉此，第1層間絕緣膜表面平坦化。其後，藉由使用光微影技術及蝕刻技術，於表面經平坦化之第1層間絕緣膜形成接觸洞，將導體膜嵌入此接觸洞。藉此，於第1層間絕緣膜形成第1栓 塞(S404)。其次，在形成第1栓塞之第1層間絕緣膜上形成第1層配線(S405)。此第1層配線由例如阻障導體膜與鋁膜之疊層膜形成。此時，圖55所示之製程中，第1層間絕緣膜表面經平坦化，故形成在第1層間絕緣膜上的第1層配線表面亦平坦。
接著，在形成第1層配線之第1層間絕緣膜上形成第2層間絕緣膜後(S406)，於第2層間絕緣膜形成第2栓塞(S407)。此時，第2栓塞形成為到達形成在第1層間絕緣膜上的第1層配線，而於圖55所示之製程，第1層間絕緣膜表面經平坦化。因此，形成於第1層間絕緣膜表面之第1層配線表面亦平坦。自此可知，圖55所示之製程中，非如圖54所示之製程，混雜有於較深的連接孔形成第2栓塞之區域，與於較淺的連接孔形成第2栓塞之區域，而係於大致均一深度之連接孔形成第2栓塞。因此，幾乎不需考慮複數第2栓塞間之電阻差異，故不去除於連接孔底部露出之阻障導體膜。其後，重複相同程序形成多層配線，於最上層形成焊墊(S408)。如此圖55所示之製程中，不去除自連接孔露出之阻障導體膜，故於焊墊阻障導體膜之厚度亦較厚。如此圖55所示之製程中，藉由CMP法使第1層間絕緣膜表面平坦化，故即使因提高曝光裝置解析精度焦點深度變淺問題亦不大。亦即，圖55所示之製程適於形成經微細化之配線圖案，可定位為今後成為主流之半導體裝置製程。然而，圖55所示之製程中，構成焊墊一部分之阻障導體膜之厚度較厚，故在圖55所示之製程後，若實施以銅導線進行之金屬線接合程序，焊墊剝落之問題即會變得顯著。然而，即使在圖55所示之製程後，使用以銅導線進行之金屬線接合程序時，亦可藉由適用本發明技術性構想，有效防止焊墊剝落。
以上，雖已將由本案發明人完成之發明根據其實施形態具體說明，但本發明當然不由該實施形態限定，在不逸脫其要旨之範圍內可進行各種變更。
上述MOSFET不限定於自氧化膜形成閘絕緣膜之情形，亦廣泛假定其包含自絕緣膜形成閘絕緣膜之MISFET(Metal Insulator Semiconductor Field Effect Transistor)。亦即，本說明書中，雖為便於說明使用MOSFET之用語，但此MOSFET係作為企圖亦包含MISFET之用語於本說明書使用。
【產業上利用性】
本發明可廣泛利用於製造半導體裝置之製造業。
AD‧‧‧黏接材
AR‧‧‧區域
BCF1、BCF2、BCF1A、BCF1B、BCF2A、BCF2B‧‧‧阻障導體膜
CAP‧‧‧毛細管
CHP‧‧‧半導體晶片
CN‧‧‧錐部
F1P‧‧‧注入壓力
F1U、F1UX、F1UY‧‧‧超音波轉換負載
F1‧‧‧壓縮負載
F2‧‧‧拉伸負載
HI‧‧‧孔洞插入部
HLU、HLU1、HLU2‧‧‧孔洞部
IBL‧‧‧初期金屬球
ICU‧‧‧內倒角部
IL1、IL2、IL3、IL4‧‧‧層間絕緣膜
IL‧‧‧內引腳
L1‧‧‧假想垂直線
L2‧‧‧直線
LD1‧‧‧接合區端子
LD2‧‧‧端子
MR、RM‧‧‧樹脂
OL‧‧‧外引腳
PBL、PBL(P)‧‧‧壓接金屬球
PD‧‧‧焊墊
PE‧‧‧台座部
PF‧‧‧電鍍膜
S101~S408‧‧‧程序
SA1、SA2‧‧‧半導體裝置
SBMP‧‧‧柱形凸塊電極
SB‧‧‧焊接球
S‧‧‧焊錫
TAB‧‧‧晶片搭載部
TCH‧‧‧放電炬
TE‧‧‧端子
TP‧‧‧推拔形
US‧‧‧超音波振動
WB‧‧‧配線基板
W‧‧‧金屬線
θICA‧‧‧擴張角度
1S‧‧‧半導體基板
圖1係自上方觀察由BGA封裝體所構成之半導體裝置之俯視圖。
圖2係自上方觀察半導體裝置，透視樹脂之顯示圖。
圖3係自背面觀察依實施形態1之半導體裝置圖。
圖4係以圖1之A-A線切斷之剖面圖。
圖5係顯示製造BGA封裝體所構成之半導體裝置之程序流程之流程圖。
圖6係自上方觀察QFP封裝體所構成之半導體裝置之俯視圖。
圖7係以圖6之A-A線切斷之剖面圖。
圖8係顯示形成積體電路於半導體晶片後，製造QFP封裝體所構成之半導體裝置之程序流程之流程圖。
圖9係金屬線接合程序之說明圖。
圖10係接在圖9後的金屬線接合程序之說明圖。
圖11係接在圖10後的金屬線接合程序之說明圖。
圖12係接在圖11後的金屬線接合程序之說明圖。
圖13係接在圖12後的金屬線接合程序之說明圖。
圖14係本案發明人發現之課題的說明圖。
圖15係本案發明人發現之課題之說明圖。
圖16係本案發明人發現之課題之說明圖。
圖17係顯示使用金金屬線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。
圖18係在焊墊上形成金所構成之壓接金屬球之情形之顯示圖。
圖19係形成壓接金屬球後，朝上方提起毛細管之情形之顯示圖。
圖20係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。
圖21係在焊墊上形成銅所構成之壓接金屬球之情形之顯示圖。
圖22係形成壓接金屬球後，朝上方提起毛細管之情形之顯示圖。
圖23係毛細管外觀構成之顯示圖。
圖24係圖23之一部分區域之放大圖。
圖25係藉由毛細管在焊墊上形成壓接金屬球之情形之顯示圖。
圖26中(a)顯示內倒角部擴張角度大於90度之情形，(b)顯示內倒角部擴張角度為90度之情形，(c)顯示內倒角部擴張角度小於90度之情形。
圖27係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。
圖28係於實施形態1，在焊墊上形成銅所構成之壓接金屬球之情形之顯示圖。
圖29係形成壓接金屬球後，朝上方提起毛細管之情形之顯示圖。
圖30係藉由經過一般的金屬線接合程序形成之壓接金屬球構造之顯示圖。
圖31係藉由經過依實施形態1之金屬線接合程序形成之壓接金屬球構造之顯示圖。
圖32係在半導體晶片上形成之複數柱形凸塊電極之顯示圖。
圖33係將形成柱形凸塊電極之半導體晶片安裝於配線基板之一例之顯示圖。
圖34係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。
圖35係於實施形態2，在焊墊上形成銅所構成之壓接金屬球之情形之顯示圖。
圖36係形成壓接金屬球後，朝上方提起毛細管之情形之顯示圖。
圖37係藉由經過依實施形態2之金屬線接合程序形成之壓接金屬球構造之顯示圖。
圖38係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。
圖39係習知之毛細管前端部形狀之顯示圖。
圖40係於實施形態3使用之毛細管前端部形狀之顯示圖。
圖41中(a)~(c)係使用習知之毛細管之金屬線接合程序之說明圖。
圖42中(a)~(c)係於實施形態3使用毛細管之金屬線接合程序之說明圖。
圖43係藉由經過實施形態3中之金屬線接合程序形成之壓接金屬球構造之顯示圖。
圖44係變形例中壓接金屬球構造之顯示圖。
圖45係顯示使用銅導線時，對壓接金屬球施加之壓縮負載及拉伸負載，並顯示對壓接金屬球施加之超音波振幅之曲線圖。
圖46係於實施形態4，在焊墊上形成銅所構成之壓接金屬球之情形之顯示圖。
圖47係形成壓接金屬球後，朝上方提起毛細管之情形之顯示圖。
圖48係藉由經過實施形態4中之金屬線接合程序形成之壓接金屬球構造之顯示圖。
圖49係顯示於焊墊下層存在之複數層間絕緣膜構成之剖面 圖。
圖50係金屬線接合程序之顯示圖。
圖51係接在圖50後的金屬線接合程序之顯示圖。
圖52係依相對而言焊墊剝落較難以發生之焊墊構造之金屬線接合程序之顯示圖。
圖53係依相對而言焊墊剝落較易於發生之焊墊構造之金屬線接合程序之顯示圖。
圖54係顯示構成焊墊之阻障導體膜厚度變薄的製程流程之流程圖。
圖55係顯示構成焊墊之阻障導體膜厚度變厚的製程流程之流程圖。
CAP‧‧‧毛細管
CN‧‧‧錐部
F1U、F1UX、F1UY‧‧‧超音波轉換負載
HI‧‧‧孔洞插入部
HLU‧‧‧孔洞部
ICU‧‧‧內倒角部
PBL‧‧‧壓接金屬球
PD‧‧‧焊墊
PE‧‧‧台座部
US‧‧‧超音波振動
W‧‧‧金屬線
θICA‧‧‧擴張角度

Claims (25)

  1. 一種半導體裝置之製造方法，包含於配置在半導體晶片表面上的焊墊接合銅導線之程序，該接合銅導線之程序包含下列程序：(a)於毛細管前端部形成該銅導線所構成之初期金屬球；(b)使該初期金屬球在該焊墊上定位；(c)藉由對該初期金屬球施加負載與超音波，形成由該初期金屬球變形之壓接金屬球，電性連接該焊墊與該壓接金屬球；及(d)自該毛細管抽出該銅導線；且該壓接金屬球包含：第1部分，連接該焊墊；第2部分，位在該第1部分上方；及第3部分，位在該第2部分上方，連接於該(d)程序抽出之該銅導線；且形成該壓接金屬球該第2部分之該毛細管內倒角部之擴張角度小於90度；該程序(c)及該程序(d)中，使該壓接金屬球該第1部分之厚度，在該第2部分之厚度的1.25倍以上，且在該壓接金屬球直徑的2/9以上，進而，使該壓接金屬球該第3部分之厚度，小於該壓接金屬球直徑的1/6。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該毛細管之該擴張角度在50度至70度範圍內。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，於該半導體晶片該焊墊之下層形成複數層間絕緣膜，該複數層間絕緣膜包含楊氏係數不同之複數絕緣膜。
  4. 如申請專利範圍第3項之半導體裝置之製造方法，其中，該複數層間絕緣膜各自之楊氏係數分別小於矽的楊氏係數。
  5. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在該半導體晶片的該焊墊下層形成複數層間絕緣膜；於該複數層間絕緣膜包含介電常數低於氧化矽膜之低介電常數膜。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在該接合銅導線之程序前，具有在配線板上搭載該半導體晶片之程序，該接合銅導線之程序更包含於該(d)程序後，使該銅導線電性連接該配線板之端子之程序，於該接合銅導線之程序後，具有藉由封裝體封裝該半導體晶片、該銅導線及該配線板一部分之程序。
  7. 如申請專利範圍第6項之半導體裝置之製造方法，其中，該配線板係引線框架，而該配線板之該端子係引腳。
  8. 如申請專利範圍第6項之半導體裝置之製造方法，其中：該配線板係配線基板，該配線板之該端子係形成在該配線基板上的接合區端子。
  9. 一種半導體裝置之製造方法，包含於配置在半導體晶片表面上的焊墊接合銅導線之程序，該接合銅導線之程序包含下列程序：(a)於毛細管前端部形成該銅導線所構成之初期金屬球；(b)使該初期金屬球在該焊墊上定位；(c)藉由對該初期金屬球施加負載與超音波，形成該初期金屬球變形之壓接金屬球，電性連接該焊墊與該壓接金屬球；及(d)自該毛細管抽出該銅導線；且該壓接金屬球包含：第1部分，連接該焊墊；第2部分，位在該第1部分上方；及第3部分，位在該第2部分上方，連接於該(d)程序抽出之該銅導線；該程序(c)及該程序(d)中，使該壓接金屬球該第1部分之厚度，在該第2部分厚度的1.25倍以上，且在該壓接金屬球直徑的2/9以上，進而，使該壓接金屬球該第3部分之厚度，小於該壓接金屬球直徑的1/6；該程序(d)後，該壓接金屬球該第3部分之縱剖面形狀係呈推拔形。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中，該推拔形呈沿著自該毛細管根部朝前端部之方向擴張之形狀，描繪垂直於該焊墊表面之假想垂直線時，由該假想垂直線與該第3部分側面形成之錐角度大於0度。
  11. 如申請專利範圍第10項之半導體裝置之製造方法，其中，該錐角度在10度至20度範圍內。
  12. 如申請專利範圍第9項之半導體裝置之製造方法，其中，於該壓接金屬球該第3部分，連接該第2部分之該第3部分之底面直徑大於連接該銅導線之該第3部分之上表面直徑。
  13. 如申請專利範圍第9項之半導體裝置之製造方法，其中：在該接合銅導線之程序前，具有在配線板上搭載該半導體晶片之程序，該接合銅導線之程序更包含於該(d)程序後，使該銅導線電性連接該配線板端子之程序，在該接合銅導線之程序後，具有藉由封裝體封裝該半導體晶片、該銅導線及該配線板一部分之程序。
  14. 如申請專利範圍第13項之半導體裝置之製造方法，其中，該配線板係引線框架，而該配線板該端子係引腳。
  15. 如申請專利範圍第13項之半導體裝置之製造方法，其中，該配線板係配線基板，該配線板該端子係形成在該配線基板上的接合區端子。
  16. 一種半導體裝置，包含：(a)半導體晶片，具有配置焊墊之表面；(b)一配線板，具有搭載該半導體晶片之上表面；(c)一壓接金屬球，形成在該焊墊上，由銅所構成；(d)該配線板之端子，電性連接該壓接金屬球；及(e)一封裝體，封裝該半導體晶片、該配線板一部分及該壓接金屬球；且該壓接金屬球包含：第1部分，連接該焊墊； 第2部分，位在該第1部分上方；及第3部分，位在該第2部分上方；且該第2部分之擴張角度小於90度；該壓接金屬球該第1部分之厚度，係在該第2部分厚度的1.25倍以上，且在該壓接金屬球直徑的2/9以上，進而，該壓接金屬球該第3部分之厚度，係小於該壓接金屬球直徑的1/6。
  17. 如申請專利範圍第16項之半導體裝置，其中，該第2部分之擴張角度在50度至70度範圍內。
  18. 如申請專利範圍第16項之半導體裝置，其中，該壓接金屬球與該配線板該端子經由銅導線電性連接。
  19. 如申請專利範圍第16項之半導體裝置，其中，該壓接金屬球構成柱形凸塊電極，該柱形凸塊電極電性連接該配線板該端子。
  20. 一種半導體裝置，包含：(a)半導體晶片，具有配置焊墊之表面；(b)一配線板，具有搭載該半導體晶片之上表面；(c)一壓接金屬球，形成在該焊墊上，由銅所構成；(d)該配線板之端子，電性連接該壓接金屬球；及(e)一封裝體，封裝該半導體晶片、該配線板一部分及該壓接金屬球；且該壓接金屬球包含：第1部分，連接該焊墊；第2部分，位在該第1部分上方；及第3部分，位在該第2部分上方；且該壓接金屬球該第3部分之縱剖面形狀呈推拔形；該壓接金屬球該第1部分之厚度，係在該第2部分厚度的1.25倍以上，且在該壓接金屬球直徑的2/9以上，進而，該壓接金屬球該第3部分之厚度，係小於該壓接金屬球直徑的1/6。
  21. 如申請專利範圍第20項之半導體裝置，其中，描繪垂直於該焊墊表面之假想垂直線時，由該假想垂直線與該第3部分側面形成之該推拔形的錐角度大於0度。
  22. 如申請專利範圍第20項之半導體裝置，其中，該錐角度在10度至20度範圍內。
  23. 如申請專利範圍第20項之半導體裝置，其中於該壓接金屬球該第3部分，連接該第2部分之該第3部分之底面直徑大於連接該銅導線之該第3部分之上表面直徑。
  24. 如申請專利範圍第20項之半導體裝置，其中，該壓接金屬球與該配線板該端子經由銅導線電性連接。
  25. 如申請專利範圍第20項之半導體裝置，其中，該壓接金屬球構成柱形凸塊電極，該柱形凸塊電極電性連接該配線板的該端子。
TW101115401A 2011-05-13 2012-04-30 半導體裝置及其製造方法 TWI550740B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011108530A JP5893266B2 (ja) 2011-05-13 2011-05-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201250884A TW201250884A (en) 2012-12-16
TWI550740B true TWI550740B (zh) 2016-09-21

Family

ID=47124636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115401A TWI550740B (zh) 2011-05-13 2012-04-30 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9230937B2 (zh)
JP (1) JP5893266B2 (zh)
KR (1) KR101894102B1 (zh)
CN (1) CN102779768B (zh)
TW (1) TWI550740B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2901374B1 (en) * 2012-10-01 2019-10-23 Invengo Technologies Sarl Improvements in rfid tag assemblies and process
KR20140111523A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102443487B1 (ko) 2015-12-17 2022-09-16 삼성전자주식회사 반도체 장치의 강화된 강성을 갖는 전기적 연결부 및 그 형성방법
JP6688725B2 (ja) * 2016-12-26 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10877231B2 (en) * 2017-02-24 2020-12-29 Reflex Photonics Inc. Wirebonding for side-packaged optical engine
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134819A1 (en) * 1998-09-29 2002-09-26 Chapman Gregory M. Concave face wire bond capillary
TW564538B (en) * 2001-03-16 2003-12-01 Kaijo Kk Wire bonding method, method of forming bump and bump
US20040058520A1 (en) * 2002-09-20 2004-03-25 Burrell Lloyd G. Support structures for wirebond regions of contact pads over low modulus materials
US20040094606A1 (en) * 2001-07-17 2004-05-20 Gil Perlberg Capillary with contained inner chamfer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125631A (ja) * 1988-11-04 1990-05-14 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるワイヤボンディング装置
JP2807947B2 (ja) * 1992-07-21 1998-10-08 株式会社カイジョー ワイヤボンダー用ボール形成装置及びその方法
US6213378B1 (en) * 1997-01-15 2001-04-10 National Semiconductor Corporation Method and apparatus for ultra-fine pitch wire bonding
US5938105A (en) * 1997-01-15 1999-08-17 National Semiconductor Corporation Encapsulated ball bonding apparatus and method
US6065667A (en) * 1997-01-15 2000-05-23 National Semiconductor Corporation Method and apparatus for fine pitch wire bonding
US5871141A (en) * 1997-05-22 1999-02-16 Kulicke And Soffa, Investments, Inc. Fine pitch bonding tool for constrained bonding
JPH11186315A (ja) * 1997-12-19 1999-07-09 Hitachi Ltd ワイヤボンディング装置及びそれを用いた半導体装置の製造方法
IT1317214B1 (it) * 2000-04-11 2003-05-27 St Microelectronics Srl Struttura di capillare per il collegamento di fili di rame da un chipdi circuito a semiconduttore e un connettore terminale corrispondente
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR20090067610A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자의 본딩 패드 및 그 제조 방법
JP5152903B2 (ja) 2008-02-14 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5135164B2 (ja) * 2008-10-22 2013-01-30 株式会社東芝 ボンディング方法
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134819A1 (en) * 1998-09-29 2002-09-26 Chapman Gregory M. Concave face wire bond capillary
TW564538B (en) * 2001-03-16 2003-12-01 Kaijo Kk Wire bonding method, method of forming bump and bump
US20040094606A1 (en) * 2001-07-17 2004-05-20 Gil Perlberg Capillary with contained inner chamfer
US20040058520A1 (en) * 2002-09-20 2004-03-25 Burrell Lloyd G. Support structures for wirebond regions of contact pads over low modulus materials

Also Published As

Publication number Publication date
TW201250884A (en) 2012-12-16
JP5893266B2 (ja) 2016-03-23
US9230937B2 (en) 2016-01-05
CN102779768A (zh) 2012-11-14
JP2012238814A (ja) 2012-12-06
CN102779768B (zh) 2017-03-01
KR20120127307A (ko) 2012-11-21
KR101894102B1 (ko) 2018-08-31
US20120286427A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
TWI550740B (zh) 半導體裝置及其製造方法
US9024454B2 (en) Method of manufacturing semiconductor device
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
TW201733061A (zh) 半導體裝置
JP2008218442A (ja) 半導体集積回路装置及びその製造方法
US20030155660A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US8742584B2 (en) Semiconductor device
KR100808613B1 (ko) 반도체 장치 및 그 제조 방법
KR102457570B1 (ko) 반도체 장치의 제조 방법
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
TW201411795A (zh) 半導體裝置
US20050046035A1 (en) Semiconductor device
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2007524987A (ja) 絶縁されたワイヤのワイヤボンディング
JP2000156451A (ja) 半導体装置、その半導体装置を複数実装した半導体装置ユニット、その半導体装置の検査方法及び半導体装置の製造方法
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
US8174104B2 (en) Semiconductor arrangement having specially fashioned bond wires
EP1494280B1 (en) System and method for increasing the strength of a bond made by a small diameter wire in a ball bonding
TW201108373A (en) Semiconductor device and method for manufacturing the same
US9437574B2 (en) Electronic component package and method for forming same
JP2007214238A (ja) 半導体装置およびその製造方法
CN106158798A (zh) 一种芯片结构及其封装方法
JP3943416B2 (ja) 半導体装置の製造方法
US20230230907A1 (en) Substrate structure, module, method for manufacturing the substrate structure, and method for manufacturing the module
JP2005302941A (ja) 半導体装置の製造方法