KR20090067610A - 반도체 소자의 본딩 패드 및 그 제조 방법 - Google Patents
반도체 소자의 본딩 패드 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090067610A KR20090067610A KR1020070135322A KR20070135322A KR20090067610A KR 20090067610 A KR20090067610 A KR 20090067610A KR 1020070135322 A KR1020070135322 A KR 1020070135322A KR 20070135322 A KR20070135322 A KR 20070135322A KR 20090067610 A KR20090067610 A KR 20090067610A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- pad
- insulating film
- bonding
- metal wiring
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 소자의 본딩 패드 및 그 제조 방법에 관한 것으로, 본 발명의 반도체 소자의 본딩 패드는, 기판; 및 상기 기판 상의 패드층을 포함하되, 상기 패드층은, 볼이 접착되는 본딩 영역이 그외의 부분에 비하여 움푹 파인 트렌치를 구비하고, 상술한 본 발명에 의한 반도체 소자의 본딩 패드 및 그 제조 방법은, 본딩 패드 형성시 볼이 접착되는 영역이 움푹 파인 형상을 갖게 함으로써 후속 와이어 본딩시 초음파 진동에 의한 스트레스를 감소시킬 수 있다.
본딩 패드, 와이어 본딩, 접착 볼, 초음파 진동, 본딩 영역, 트렌치
Description
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 본딩 패드 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정은 FAB(FABrication) 공정과 패키지(package) 공정으로 크게 나눌 수 있다.
여기서, 패키지 공정은 회로 패턴이 형성된 웨이퍼를 각각의 칩으로 절단하는 다이싱(dicing) 단계, 절단된 각각의 칩을 리드 프레임에 접착시키는 마운트(mount) 단계, 칩 상의 본딩 패드와 리드 프레임의 리드를 금 와이어로 접속시키는 와이어 본딩(wire bonding) 단계 및 와이어 본딩이 끝난 칩을 외부 충격으로부터 보호하기 위하여 칩 외부를 몰딩하는 단계의 순서로 진행된다.
상기 패키지 공정 중 와이어 본딩 단계는 일반적으로 초음파 진동을 이용하는 초음파 열 압착 방식으로 수행되고 있다. 이를 좀더 상세히 설명하면, 먼저 캐 필러리(capillary)를 관통하는 와이어 선단에 접착 볼(bonding ball)을 형성한 후, 이 접착 볼이 본딩 패드 상에 위치하도록 캐필러리를 이동시킨다. 이어서, 상기 캐필러리에 소정의 초음파 진동 및 열을 가하여 상기 와이어의 접착 볼을 본딩 패드에 접착시킨다.
그런데, 이와 같이 초음파 진동을 이용하여 본딩 패드에 볼을 접착시키는 과정에서 진동 방향으로 과도한 스트레스가 인가되기 때문에 본딩 패드 및/또는 그 하부의 절연 물질이 스트레스를 견디지 못하고 뜯겨지거나 균열이 발생하는 등의 문제점이 초래되고 있다. 도1을 참조하면, 종래의 와이어 본딩시 본딩 패드의 뜯겨짐 현상이 나타남을 알 수 있다.
따라서, 와이어 본딩시 초음파 진동에 의한 스트레스를 감소시켜 본딩 패드 및/또는 그 하부 절연 물질의 손상을 최소화할 수 있는 기술의 개발이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 본딩 패드 형성시 볼이 접착되는 영역이 움푹 파인 형상을 갖게 함으로써 후속 와이어 본딩시 초음파 진동에 의한 스트레스를 감소시킬 수 있는 반도체 소자의 본딩 패드 및 그 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 반도체 소자의 본딩 패드는, 기판; 및 상기 기판 상의 패드층을 포함하되, 상기 패드층은, 볼이 접착되는 본딩 영역이 그외의 부분에 비하여 움푹 파인 트렌치를 구비한다.
또한, 상기 과제를 해결하기 위한 본 발명의 반도체 소자의 본딩 패드 제조 방법은, 기판 상에 절연막을 형성하는 단계; 상기 절연막의 본딩 영역에 대응하는 부분을 선택적으로 식각하여 상기 절연막 내에 트렌치를 형성하는 단계; 및 상기 트렌치가 형성된 상기 절연막 상에 그 프로파일을 따라 패드층을 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 반도체 소자의 본딩 패드 제조 방법은, 기판 상에 다층 금속 배선 및 상기 다층 금속 배선 사이를 절연시키는 다층 절연막을 형성하는 단계; 및 상기 다층 금속 배선 및 상기 다층 절연막을 포함하는 결과물 상에 그 프로파일을 따라 패드층을 형성하는 단계를 포함하되, 상기 다층 금속 배선 및 상기 다층 절연막 형성 단계는, 상기 다층 절연막 중 어느 하나의 절연막의 본딩 영역에 대응하는 부분을 선택적으로 식각하여 트렌치를 형성하고, 상기 트렌치가 형성된 절연막 상부의 모든 금속 배선 또는 절연막은 상기 트렌치가 형성된 절연막의 프로파일을 따라 형성한다.
상술한 본 발명에 의한 반도체 소자의 본딩 패드 및 그 제조 방법은, 본딩 패드 형성시 볼이 접착되는 영역이 움푹 파인 형상을 갖게 함으로써 후속 와이어 본딩시 초음파 진동에 의한 스트레스를 감소시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a는 본 발명의 일실시예에 따른 반도체 소자의 본딩 패드를 나타내는 단면 및 평면도이고, 도2b는 도2a의 본딩 패드에 와이어 본딩으로 볼이 접착된 것을 나타내는 단면도이다.
도2a에 도시된 바와 같이, 다층 배선 구조에서 최상부의 금속 배선으로 이루어질 수 있는 본딩 패드(20)는 실제로 볼이 접착될 영역(이하, 본딩 영역)이 움푹 파인 트렌치(T)를 구비한다. 이 본딩 영역(즉, 트렌치(T))은 일반적으로 본딩 패 드(20)의 중앙부에 위치한다. 그에 따라 본딩 패드(20)의 본딩 영역 이외의 가장자리 부분은 수직 또는 양의 경사를 갖는 것이 바람직하다. 즉, 트렌치(T)의 저면과 측면이 이루는 각(α)은 0°를 초과하면서 90°이하의 값을 갖는 것이 바람직하다.
도2b에 도시된 바와 같이, 이러한 본딩 패드(20)의 트렌치(T)에 와이어 본딩으로 볼(21)을 접착시키는 경우, 볼(21)의 저면뿐 아니라 그 가장자리도 본딩 패드(20)에 의하여 둘러싸이기 때문에 초음파 진동에 의한 스트레스가 분산되어 전체적으로 스트레스가 감소하는 효과가 있다. 따라서, 본딩 패드(20) 및 그 하부의 절연 물질(미도시됨)의 손상을 최소화할 수 있다.
도3a 내지 도3d는 본 발명의 제1 실시예에 따른 반도체 소자의 본딩 패드 제조 방법을 설명하기 위한 공정 단면도이다.
도3a에 도시된 바와 같이, 소정의 하부 구조를 갖는 기판(30) 상에 제1 금속 배선(31)을 형성한 후, 제1 금속 배선(31)을 덮는 제1 금속간 절연막(IMD : inter metal dielectric, 32)을 형성한다.
도3b에 도시된 바와 같이, 후속 와이어 본딩시 실제로 볼이 접착될 본딩 영역을 노출시키는 마스크 패턴(미도시됨)을 이용하여 제1 금속간 절연막(32)을 소정 깊이 식각함으로써 제1 금속간 절연막(32) 내에 트렌치(T)를 형성한다. 이때, 트렌치(T)의 저면과 측면이 이루는 각(α)은 0°를 초과하면서 90°이하의 값을 갖는 것이 바람직하다.
도3c에 도시된 바와 같이, 트렌치(T)를 구비한 제1 금속간 절연막(32) 상에 그 프로파일을 따라 제2 금속 배선(33) 및 제2 금속간 절연막(34)을 순차적으로 형성한다.
도3d에 도시된 바와 같이, 제2 금속간 절연막(34) 상에 그 프로파일을 따라제3 금속 배선(35)을 형성한다. 제3 금속 배선(35)은 최상부의 금속 배선으로서 후속 패드 식각 공정에 의하여 노출되는 부분이 본딩 패드로 작용한다. 제3 금속 배선(35)은 상기 제1 금속간 절연막(32) 내의 트렌치(T)를 반영하여 본딩 영역이 움푹 파인 형상을 갖게 된다. 따라서, 후속 와이어 본딩시 스트레스가 분산될 수 있음은 전술한 바와 같다(도2의 설명 참조).
도4는 본 발명의 제2 실시예에 따른 반도체 소자의 본딩 패드 제조 방법을 설명하기 위한 단면도이다.
도4에 도시된 바와 같이, 소정의 하부 구조를 갖는 기판(40) 상에 제1 금속 배선(41), 제1 금속간 절연막(42), 제2 금속 배선(43) 및 제2 금속간 절연막(44)을 순차적으로 형성한다.
이어서, 본딩 영역에 대응하는 부분의 제2 금속간 절연막(44)을 소정 깊이 식각함으로써 제2 금속간 절연막(44) 내에 트렌치를 형성한 후, 제2 금속간 절연막(44) 상에 그 프로파일을 따라 본딩 패드로 작용하는 제3 금속 배선(45)을 형성한다.
이와 같이 다층 배선 구조에 있어서 최하부의 금속간 절연막 뿐 아니라 좀더 상부의 금속간 절연막에 트렌치를 형성하더라도 도3에서 설명한 것과 동일한 효과 를 얻을 수 있다.
도5는 본 발명의 제3 실시예에 따른 반도체 소자의 본딩 패드 제조 방법을 설명하기 위한 단면도이다.
도5에 도시된 바와 같이, 소정의 하부 구조를 갖는 기판(50) 상에 제1 금속 배선(51) 및 제1 금속간 절연막(52)을 형성한 후, 본딩 영역에 대응하는 부분의 제1 금속간 절연막(52)을 소정 깊이 식각함으로써 제1 금속간 절연막(52) 내에 트렌치를 형성한다.
이어서, 트렌치를 구비한 제1 금속간 절연막(52) 상에 그 프로파일을 따라 제2 금속 배선(53) 및 제3 금속 배선(54)을 순차적으로 형성한다.
이와 같이 제2 금속 배선(53) 상에 금속간 절연막을 형성하지 않고 바로 제3 금속 배선(54)을 형성하여 다층 배선 구조에서의 본딩 패드 높이를 주위보다 더 낮게 함으로써 후속 와이어 본딩시 스트레스를 더욱 감소시킬 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1은 종래의 와이어 본딩 과정의 문제점을 설명하기 위한 사진.
도2a는 본 발명의 일실시예에 따른 반도체 소자의 본딩 패드를 나타내는 단면 및 평면도이고, 도2b는 도2a의 본딩 패드에 와이어 본딩으로 볼이 접착된 것을 나타내는 단면도.
도3a 내지 도3d는 본 발명의 제1 실시예에 따른 반도체 소자의 본딩 패드 제조 방법을 설명하기 위한 공정 단면도.
도4는 본 발명의 제2 실시예에 따른 반도체 소자의 본딩 패드 제조 방법을 설명하기 위한 단면도.
도5는 본 발명의 제3 실시예에 따른 반도체 소자의 본딩 패드 제조 방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 본딩 패드 21 : 볼
T : 트렌치
Claims (10)
- 기판; 및상기 기판 상의 패드층을 포함하되,상기 패드층은, 볼이 접착되는 본딩 영역이 그외의 부분에 비하여 움푹 파인 트렌치를 구비하는반도체 소자의 본딩 패드.
- 제1항에 있어서,상기 패드층은,금속 배선으로 이루어지는반도체 소자의 본딩 패드.
- 제1항에 있어서,상기 기판은,다층 금속 배선 및 상기 다층 금속 배선 사이를 절연시키는 다층 절연막을 포함하는반도체 소자의 본딩 패드.
- 제3항에 있어서,상기 패드층은,상기 기판에 포함되는 상기 다층 금속 배선 중 최상부의 금속 배선 또는 상기 다층 절연막 중 최상부의 절연막 상에 형성되는반도체 소자의 본딩 패드.
- 제1항에 있어서,상기 트렌치의 측면은 수직 또는 양의 경사를 갖는반도체 소자의 본딩 패드.
- 기판 상에 절연막을 형성하는 단계;상기 절연막의 본딩 영역에 대응하는 부분을 선택적으로 식각하여 상기 절연막 내에 트렌치를 형성하는 단계; 및상기 트렌치가 형성된 상기 절연막 상에 그 프로파일을 따라 패드층을 형성하는 단계를 포함하는 반도체 소자의 본딩 패드 제조 방법.
- 제6항에 있어서,상기 패드층은, 금속 배선으로 이루어지는반도체 소자의 본딩 패드 제조 방법.
- 기판 상에 다층 금속 배선 및 상기 다층 금속 배선 사이를 절연시키는 다층 절연막을 형성하는 단계; 및상기 다층 금속 배선 및 상기 다층 절연막을 포함하는 결과물 상에 그 프로파일을 따라 패드층을 형성하는 단계를 포함하되,상기 다층 금속 배선 및 상기 다층 절연막 형성 단계는,상기 다층 절연막 중 어느 하나의 절연막의 본딩 영역에 대응하는 부분을 선택적으로 식각하여 트렌치를 형성하고,상기 트렌치가 형성된 절연막 상부의 모든 금속 배선 또는 절연막은 상기 트렌치가 형성된 절연막의 프로파일을 따라 형성하는반도체 소자의 본딩 패드 제조 방법.
- 제8항에 있어서,상기 패드층 형성 단계는,상기 다층 금속 배선 중 최상부의 금속 배선 상에 형성되도록 수행되거나, 또는, 상기 다층 절연막 중 최상부의 절연막 상에 형성되도록 수행되는반도체 소자의 본딩 패드 제조 방법.
- 제6항 또는 제8항에 있어서,상기 트렌치의 측면은 수직 또는 양의 경사를 갖는반도체 소자의 본딩 패드 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135322A KR20090067610A (ko) | 2007-12-21 | 2007-12-21 | 반도체 소자의 본딩 패드 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135322A KR20090067610A (ko) | 2007-12-21 | 2007-12-21 | 반도체 소자의 본딩 패드 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090067610A true KR20090067610A (ko) | 2009-06-25 |
Family
ID=40995310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070135322A KR20090067610A (ko) | 2007-12-21 | 2007-12-21 | 반도체 소자의 본딩 패드 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090067610A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120127307A (ko) * | 2011-05-13 | 2012-11-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2007
- 2007-12-21 KR KR1020070135322A patent/KR20090067610A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120127307A (ko) * | 2011-05-13 | 2012-11-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| JP4772844B2 (ja) | ウエハレベルパッケージ及びその製造方法 | |
| US20120205800A1 (en) | Packaging structure | |
| JP2008187109A (ja) | 積層型半導体装置とその製造方法 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| KR20090050810A (ko) | 접합 신뢰성이 향상된 적층형 반도체 패키지 | |
| JP2002076250A (ja) | 半導体装置 | |
| JP2009099697A (ja) | 半導体装置及びその製造方法 | |
| KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
| JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
| US7410827B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
| KR100594716B1 (ko) | 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법 | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| JP2005026363A (ja) | 半導体装置とその製造方法 | |
| TWI771901B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US20030151149A1 (en) | Semiconductor device | |
| JP3833136B2 (ja) | 半導体構造およびボンディング方法 | |
| JP2020021908A (ja) | 半導体装置およびその製造方法 | |
| JP2010087403A (ja) | 半導体装置 | |
| KR20090067610A (ko) | 반도체 소자의 본딩 패드 및 그 제조 방법 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JP2006210802A (ja) | 半導体装置 | |
| JP4062722B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JPS6035525A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |