KR20090051740A - 편평한 구조를 포함하는 모듈 및 장착 방법 - Google Patents

편평한 구조를 포함하는 모듈 및 장착 방법 Download PDF

Info

Publication number
KR20090051740A
KR20090051740A KR1020097003246A KR20097003246A KR20090051740A KR 20090051740 A KR20090051740 A KR 20090051740A KR 1020097003246 A KR1020097003246 A KR 1020097003246A KR 20097003246 A KR20097003246 A KR 20097003246A KR 20090051740 A KR20090051740 A KR 20090051740A
Authority
KR
South Korea
Prior art keywords
bonding
substrate
device chip
wire
bonded
Prior art date
Application number
KR1020097003246A
Other languages
English (en)
Inventor
크리스챤 블락
세바스챤 브루너
크리스챤 호프만
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20090051740A publication Critical patent/KR20090051740A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15798—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전기 소자용 모듈에 관한 것이다. 상기 모듈에서, 집적되는 와이어부를 포함하는 다층 기판상에 소자칩이 접착된다. 상기 기판상에는 본딩이 가능한 연결면들이 구비된다. 상기 소자칩은 위를 가리키는 그의 표면에 본딩 패드들을 포함하고, 본딩 와이어들에 의해 기판과 접촉된다. 이때, 본딩 와이어들의 와이어 안내부는 상기 본딩 와이어들이 각각 볼을 이용하여 연결면에 본딩되고, 웨지를 이용하여 상기 본딩 패드들 중 하나의 본딩 패드상에 직접 본딩되도록 한다.
전기 소자 모듈, 와이어 본딩, 스터드 범프, 웨지, 볼, 본딩 패드, LTTC

Description

편평한 구조를 포함하는 모듈 및 장착 방법{MODULE HAVING A FLAT STRUCTURE, AND EQUIPMENT METHOD}
본 발명은 편평한 구조를 포함하는 모듈 및 장착 방법에 관한 것이다.
모듈은 서로 다른 소자들을 하나의 기판상에 집적시키기 위해 역할한다. 일반적으로, 소자들은 모듈에 의해 상호 간에 접속된다. 이때, 전체 모듈의 캡슐화는 개별적 소자 캡슐화들을 대체할 수 있다.
온도 변화 하중 시, 모듈의 신뢰성은 구조와 결합 기술 및 상기 모듈의 캡슐화에 실질적으로 달려있다. 소자칩들이 본딩 와이어들(bonding wires)에 의해 모듈 기판과 결합되는 모듈에서, 상기 본딩 와이어들은 특히 취약점을 나타내는데, 이는, 상기 본딩 와이어들이 예컨대 서로 다른 열 팽창에 의해 야기되는 인장 응력(tensile stress) 시 찢어질 경향이 있기 때문으로, 이때 전체 모듈의 기능은 방해받거나 파괴된다.
와이어 본딩 방법은 소위 스탠드 오프 스티치 본딩(stand off stitch bonding, SSB)인데, 여기서 우선 소위 스터드 범프(stud-bump)는 제2 본딩 패드상에 생성된다. 스터드 범프는 용융에 의해 볼(ball)로 변형된 본딩 와이어의 말단으로, 이는 본딩 패드 상에 본딩되고, 상기 본딩 직후 와이어는 상기 볼 위에서 찢긴 다. 제2 공정 단계에서, 종래의 볼은 스티치로 형성되고, 이때 본딩 와이어는 볼로 변형된 말단을 이용하여 제1 본딩 패드상에 본딩되고, 웨지(wedge) 또는 스티치로 표시되는 본딩 와이어의 다른 말단은 제2 본딩 패드상의 스터드 범프상에 직접 배치된다. 소위 "리버스 볼 스티치(reverse ball stitch)" 방법에서, 스터드 범프는 소자칩상에, 볼은 기판상에 도포된다. "리버스 볼 스티치" 본딩에서 스터드 범프는 웨지를 제2 본딩 패드와 간격을 두어 본딩하는 역할을 하는데, 이는 특히 본딩 와이어가 끝에서 뭉개질 때, 자동 본딩 기기의 와이어 안내 캐필러리(wire-guiding capillary)에 의해 칩 표면이 손상되는 것을 보호하기 위함이다.
와이어 본딩된 소자칩을 포함하는 모듈의 열적 안정성은, 본딩 와이어의 길이 및 특히 양 말단에서 고정되는 본딩 와이어들을 형성하는 루프(loop)의 높이에 의존한다는 것을 알 수 있는데, 이는 특히 본딩 와이어들이 글롭 톱(glob top) 또는 몰드(mold)로 아직 덮여있을 때 그러하다.
본 발명의 과제는, 와이어 본딩된 소자칩을 포함하는 모듈을 제공하되, 열 교환 하중 시 더욱 안정성을 가지는 모듈을 제공하는 것이다.
본 발명에 따르면, 상기 과제는 특허 청구 범위 1항의 특징들을 포함하는 모듈에 의해 해결된다.
본 발명의 바람직한 실시예들 및 모듈의 장착 방법은 다른 청구 범위들에서 알 수 있다.
접착되어, 본딩 와이어들을 이용하여 모듈 기판과 접촉되는 소자칩을 포함하는 모듈이 제공된다. 소자의 총 높이를 줄이기 위해, 이미 기재된 "리버스 볼 스티치" 방법이 사용되는데, 그러나 이때, 이미 모듈 기판상에 본딩된 본딩 와이어의 와이어 말단은 소자칩의 본딩 패드상에 직접적으로, 그 사이에 놓인 스터드 범프없이 본딩된다. 이러한 방식으로, 본딩 와이어가 소자칩의 표면위에 편평하게 안내될 수 있고, 이때 소자칩보다 돌출되는 큰 와이어 루프를 감수할 필요는 없다. 기판상에서, 본딩 와이어는 종래 방식대로 상기 기판에 존재하는 연결면들상에서 볼로 본딩된다.
본딩 와이어는 둥글거나 직사각형의 횡단면을 가질 수 있다. 극단적 경우, 본딩 와이어는 금속 밴드로서 형성된다. 이러한 구조 형태는 매우 평편하게 안내할 수 있고, 본딩 와이어 내지 금속 밴드에 의해 HF 신호들이 안내되어야 하는 경우 장점이 된다. 스킨 효과(skin-effect)때문에, HF 신호들은 금속 밴드에서 작은 "침지 깊이(immersion depth)"만을 포함한다. 횡단면의 크기가 동일할 때, 직사각형의 본딩 와이어는 둥근 본딩 와이어에 비해 더 작은 구조 높이를 구현한다. 본딩 와이어로서 사용되는 금속 밴드는 양 말단에서 웨지(스티치)로서 본딩될 수 있고, 제1 본딩으로서 볼을 필요로 하지 않는다.
상기와 같은 모듈은 글롭 톱 컴파운드(glob top compound) 또는 인젝션 몰딩(injection molding)으로 도포되는 몰딩 컴파운드로 덮일 수 있는데, 본딩 와이어들의 루프 높이가 작아서 상기 컴파운드는 이제까지보다 더 낮은 전체 높이를 가지고 도포될 수 있다. 이러한 점은, 제안된 모듈의 안정성을 증가시키는데, 이는 본딩 와이어의 두 개의 본딩 결합들 중 불안정한 결합 위에, 말하자면, 위를 향한 소자칩의 표면위에서의 웨지 본딩 결합 위에 작은 글롭 톱 두께만 적용될 수 있음으로써 그러하다. 서로 다른 열 팽창 계수에 의해 모듈에 작용하는 인장력 또는 전단력은 글롭 톱 두께의 기능이며, 이는 상응할만한 위치, 여기서는 본딩 와이어 연결부 위에 적용된다. 따라서, 내하중성이 더 작은 본딩 결합이 더 보호되고, 전체적으로 낮은 글롭 톱 높이에 의해, 기판상에서 직접적으로 안정화되는 본딩 와이어 결합의 안정성이 향상된다. 또한, 낮아진 글롭 톱 덮개에 의해, 모듈 높이가 낮아진다.
웨지 본딩된 본딩 와이어 말단의 견고성을 계속 개선하기 위해, 웨지 본딩 위에 스터드 범프가 도포될 수 있다. 상기 스터드 범프는 본딩 와이어 말단 및 본딩 패드상에 안착되어, 본딩 와이어 말단의 추가적 고정부를 나타내며, 상기 추가적 고정부는 상기 본딩 결합을 본딩 와이어의 찢김 내지 본딩 결합의 풀림에 반해 안정적으로 만든다.
웨지- 또는 스티치 본딩 시, 본딩 장치, 즉 와이어 안내 캐필러리는 비교적 높은 압력으로 본딩 패드에 작용해야 한다. 이때 위를 가리키는 소자칩의 표면상에 도포되는 칩 패시배이션(chip passivation)의 손상을 방지하기 위해, 본 발명에 따르면 본딩 패드가 특별하게 형성될 수 있다. 이제까지 처음에 본딩 패드, 이어서 패시배이션이 생성되어, 본딩 패드 위에 패시배이션이 부분적으로 겹치게 되는 것에 반해, 이제 본딩 패드는, 모든 측면에서 패시배이션 위로 돌출되고 상기 패시배이션이 와이어 안내 캐필러리에 의해 손상받지 않을 수 있도록 형성된다.
따라서, 본딩 패드를 위해 우선 소자칩상에 기본 금속 배선(base metallization)을 도포하고, 이어서 패시배이션을 -필요한 경우- 생성하고, 이후 상기 기본 금속 배선상에 본딩이 가능한 표면을 만드는 보강층(reinforcing layer)을 도포하는 것이 제안된다. 이때, 보강층은, 패시배이션층과 기본 금속 배선 사이의 접합이 덮이도록 도포된다. 바람직하게는, 우선 패시배이션층에 의해 덮인 기본 금속 배선 표면이 패시배이션층으로 구조화된 창(window)에서 노출된다. 그 위에, 보강층이 도포되되, 상기 보강층이 창보다 더 큰 밑면을 가져서 패시배이션층의 테두리들과 겹치도록 도포된다.
모듈의 총 높이 및 특히 필요한 글롭 톱 높이를 다른 감축은, 기판상에 안착되는 소자들 및 특히 소자칩들의 높이가 최소화되는 경우, 달성된다. 이를 통해 작아진 모듈 높이 외에, 추가적으로, 작아진 글롭 톱 두께에 의해 안정성이 개선된다.
기판상에 어떠한 SMD-소자도 도포되지 않는 경우, 더 작은 소자칩 높이는 모듈 높이에 장점으로 작용한다. 그러나, 또한 SMD-소자가 도포되는 경우에도, 바람직하게 제안되는 와이어 본딩으로 안정성을 얻을 수 있으며, 이는 도포되는 글롭 톱 두께와 무관하다.
모듈에는 저항들이 집적될 수 있다. 이는 종종 다층 기판 내에서는 생성되지 않을 수 있어서, 이를 위해 예컨대 SMD-저항들이 사용될 수 있다. 그러나, SMD-저항들이 인쇄된 저항들로 대체될 수도 있으며, 이는 작은 모듈 높이를 위해서도 필요하다. 상기 인쇄된 저항들은 기판 표면상에 직접 도포된다. 예컨대, 저항 페이스트는 기판의 소결(sintering)전에 내부 층 인쇄로서, 또는 소결 이후 외부 층 인쇄로서 인쇄되며, 부식 뿐만아니라 갈바닉 보강(galvanic reinforcement)에 반하여 또는 갈바닉 시 손상/파괴에 반하여 패시배이션층으로 덮일 수 있고, 특히 유리층으로 덮일 수 있다. 그러한 노출된 저항층은, 예컨대 레이저를 이용하여 나중에 트리밍(trimming)된다는 장점도 있다.
바람직한 기판 물질은 다층 세라믹, 특히 LTCC(low temperature cofired ceramic)이고, 이는 복수 개의 유전체 세라믹층들을 포함하며, 상기 세라믹층들 사이에 구조화된 금속 배선면들이 구비된다. 서로 다른 금속 배선면들은 관통형 접촉부들에 의해 결합된다. 금속 배선면들 내의 금속 배선 구조들 및 관통형 접촉부들에 의한 상기 금속 배선면들의 결합에 의해, 기판내에 임의의 접속 패턴이 집적될 수 있다.
또한, 이러한 방식으로 결정되는 수동 소자들이 구현될 수도 있는데, 예컨대 저항, 커패시터 및 인덕턴스(inductance)가 있다. 이러한 방식으로, 기판에 직접적으로 간단한 회로들이 생성될 수 있는데, 예컨대 어댑터 회로들(adaptor circuits)이다.
제안된 실시예에서 낮은 구조 높이를 가진 모듈을 위한 기판을 장착하기 위해, 우선 본딩이 가능한 연결면들을 포함하는 기판 및 소자칩이 구비되고, 상기 소자칩의 전면측에 본딩 패드들이 포함된다. 본딩 패드들은, 상기 본딩될 수 있는 표면이 패시배이션의 표면 위로 돌출되고, 바람직하게는 패시배이션과 부분적으로 겹치도록 형성된다.
제1 단계에서, 소자칩은 기판상의 예정된 위치에 접착된다. 이와 동시에, 기판상의 상응하는 "다이 플랙(die-flag)"위에 칩의 전기적 후측 연결부가 제조될 수도 있다. 그러나, 칩이 순수히 기계적으로만 접착되고, 본딩 와이어들에 의해서만 전기적으로 접촉될 수도 있다. 이를 위해, 본딩 와이어는 기판상의 연결면상에 "볼"로 본딩된다. 이어서, 본딩 와이어는 편평한 루프로 만곡되되, 상기 본딩 와이어가 소자칩의 표면 가까이에서 본딩 패드까지 연장되도록 만곡된다. 외부를 가리키는 소자칩의 표면상의 본딩 패드의 표면상에 직접적으로 웨지(내지 스티치)만 안착되고, 상기 웨지에서 본딩 와이어의 와이어 말단은 편평하게 내지 본딩 패드에 대해 평행하게 정렬되어 안착 및 본딩된다.
본딩 방법은, 초음파로 지지되는 열 압축 방법 또는 소위 마찰 웰딩(friction welding)을 포함할 수 있는데, 여기서 압력, 온도 및 초음파가 함께 작용하고, 본딩 결합이 형성된다. 위를 가리키는 칩의 표면상에서 패시배이션 위로 돌출되는 본딩 패드는, 본딩 방법 시 본딩 도구-와이어 안내 캐필러리-가 소자칩상의 패시배이션에 어떠한 직접적 영향도 끼치지 않도록 하는 데 역할한다. 이를 통해, 패시배이션의 손상이 방지된다.
본딩에 의해, 와이어는 웨지 뒤에서 찢겨지거나, 캐필러리에 의해 뭉개진다. 이어서, 다른 본딩 와이어 말단이 볼로 용융되어 본딩 자리에 안착되면서 스터드 범프가 웨지 본딩 결합 위에 안착되는 일은, 선택적이다. 본딩 이후, 돌출된 와이어는 찢겨지고, 이때 스터드 범프만 잔류하며, 상기 스터드 범프는 웨지 본딩된 본딩 와이어의 말단 및 그 아래 놓인 본딩 패드를 접촉시켜서 웨지 본딩 결합의 견고성을 증가시킨다.
형성되어야 할 접촉들의 개수는 상기 기재된 방법에 따르는 와이어 본딩 결합들의 개수에 상응하여 생성된다. 이어서, 경우에 따라서 상기와 다른 다양한 소자 칩들이 동일한 기술 또는 플립 칩(flip-chip) 기술로 기판상에 도포될 수 있고, 경우에 따라서 SMD-소자들도 그러하다. 상기와 같이 기판상에 본딩되어야 할 모든 칩들을 위한 본딩 와이어 결합은 공통의 방법 단계에서 형성되는 것이 중요할 수 있다.
도포되는 소자들 및 특히 상기 소자들의 본딩 와이어 결합들을 보호하기 위해, 이들은 이어서 글롭 톱 컴파운드 또는 몰드 컴파운드로 덮인다. 본딩 와이어들 및 소자들은 기계적 손상 및 부식으로부터 보호된다.
이하에서, 본 발명은 실시예들 및 그에 속한 도면들에 의거하여 상세하게 설명된다. 개략적으로만 실시되는 도면들은 축척에 맞지 않아서, 이로부터 절대적이거나 상대적인 기준을 얻을 수 없다. 동일하거나 동일하게 작용하는 부분들은 동일한 참조 기호들로 표시된다.
도 1은 모듈상에서의 종래의 와이어 본딩 결합들을 개략적 횡단면도로 도시한다.
도 2는 본 발명에 따른 와이어 본딩 결합들을 포함하는 모듈을 개략적 횡단면도로 도시한다.
도 3은 개시된 볼 스티치 방법과 비교하여 새로운 본딩 결합의 형성을 도시한다.
도 4는 추가적인 스터드 범프로 고정되는 웨지를 도시한다.
도 1은 접착된 소자칩(BC)을 포함하는 예시적 모듈을 개략적 횡단면도로 도시한다. 상기 소자칩은 종래의 개시된 본딩 와이어 결합들에 의해 기판(SU)과 결합된다. 기판상에 본딩이 가능한 연결면들(AF)이, 소자칩(BC)의 후측에 본딩이 가능한 본딩 패드들(BP)이 배치된다. 도면에는, 좌측의 본딩 와이어(BD1)에 상응하는 스탠다드 볼 스티치 본딩 결합 뿐만 아니라 우측의 제2 본딩 와이어(BD2)에 상응하는 리버스 스탠드 오프 스티치(reverse SSB) 본딩 결합이 도시된다. 종래의 볼 스티치 본딩 결합에서, 볼로 용융되는 본딩 와이어 말단(BS)은 우선 소자칩 내지 상기 소자칩의 본딩 패드상에 안착되고, 이어서 기판(SU)상의 연결면(AF)으로 연장되는데, 여기서 웨지 본딩(WB)이 수행된다. 리버스 SSB에서, 반대의 순서로, 우선 스터드 범프(SB)가 본딩 패드(BP)상에 안착되고, 거기에 생성되는 볼 위에서 본딩 와이어가 찢기는데, 이때 스터드 범프는 잔류한다. 이어서, 볼(BS)을 포함하는 본딩 와이어 말단은 연결면(AF)상에 본딩되며, 이어서, 본딩 와이어(BD2)는 스터드 범프(SB)로 연장되어, 거기서 웨지 본딩 결합이 형성된다.
본딩 와이어의 최상측 루프가 구조 높이를 결정할 때, 이미 리버스 SSB-기술이 간격(d1)만큼 줄어드는 모듈의 구조 높이를 야기시킨다는 것을 알 수 있다. 그렇게 얻어진 감축(d1에 상응)은 통용되는 소자들 내지 통용되는 본딩 와이어 루프들에서 50 내지 100 ㎛일 수 있다. 추가적으로, 기판(SU)상에 SMD-소자들(SMD)이 배치될 수 있다. 상기 SMD-소자들은 일반적으로 소자칩의 소자 높이보다 큰 소자 높이를 가진다. 베어 다이(bare die)로서 도포되는 소자칩이 예컨대 200 ㎛의 표준 두께로 구현될 수 있는 반면, SMD-소자는 전형적으로 500 ㎛의 소자 높이를 필요로 한다. 보호를 위해, 모듈은 글롭 톱 덮개(GT)를 더 구비하는데, 상기 덮개는 본딩 와이어들(BD)이 확실히 덮이도록 두껍게 도포된다. 이러한 점은 적어도 소자 높이(d2), SMD-부품을 사용하는 경우 소자 높이(d3)를 유도하며, 이때 상기 높이(d3)는 상기 높이(d2)보다 크다.
그에 반해, 도 2는 본 발명에 따라 접촉되는 소자칩(BC)을 도시한다. 여기에서도, 소자칩(BC)은 기판(SU)상에 접착된다. 본딩 와이어(BD)는 그의 볼(BS)을 이용하여 기판상에 직접 배치된 연결면(AF)상에 본딩된다. 이제, 본딩 와이어는 상측으로 본딩 패드(BP)로 연장되고, 거기서 웨지 결합(WB)을 이용하여 본딩 패드(BP)상에 직접 본딩된다. 본딩 와이어가 이러한 방식으로 소자칩(BC)에 근접하여 안내될 수 있고 소자 칩 높이보다 약간만 돌출되는 것을 알 수 있다. 기판으로부터 최상측 본딩 와이어 루프까지 계측되는 소자의 총 높이(d4')는 소자칩(BC)의 두께보다 약간만 높다.
또한, 도 2에서 다층 기판(SU)에서 다층 와이어부가 표시된다. 이때, 연결면들(AF)은 관통형 접촉부(DK)에 의해 기판 내부에 숨어있는 금속 배선면(M1)과 결합될 수 있다. 상기 금속 배선면은 다른 관통형 접촉부들에 의해 다른 금속 배선면들과 결합될 수도 있는데, 이때 각 금속 배선면에는 금속 배선 구조들이 수동 소자 구조들의 구현 또는 접속을 형성하기 위해 배치된다. 모듈의 외부 접촉들은 기판(SU)의 하측에 배치될 수 있다.
도 1에 따른 개시된 실시예 및 도 2에 따른 본 발명의 실시예에서 동일한 소자 높이를 가진 소자칩들이 사용된다면, 본 발명에 따른 실시예에 의해 높이가 줄어든 소자가 구현되는데, 상기 소자는 글롭 톱 덮개 시 더 작은 글롭 톱 덮개 두께로 구현될 수 있다. 더 얇은 글롭 톱 덮개는 소자칩(BC) 또는 기판(SU)쪽의 인터페이스(interface)에서 더 작은 전단력들을 유도하고, 상기 전단력은 모듈에 작용하는 온도 변화 하중 시 본딩 결합들 및 칩에 하중을 덜 준다.
도 3은 소자칩(BC)의 칩 상측에 있는 개시된 본딩 패드와 새로운 본딩 방법을 위해 바람직한 본딩 패드의 실시예를 비교한다. 도 3A는 리버스 SSB-방법에 따른 본딩 와이어 결합의 형성 시 개시된 본딩 패드를 도시한다. 본딩 패드는 기본 금속 배선(GM) 및 그 위에 보강층(VS)을 포함하고, 상기 보강층은 본딩력, 예컨대 금표면으로 특징지워진다.
본딩 패드가 형성된 이후, 칩표면상에 패시배이션층(PS)이 도포되고, 본딩 패드의 영역이 노출되도록 구조화된다. 이때, 일반적으로, 패시배이션층의 테두리들은 본딩 패드와 겹친다. 리버스 SSB-방법에서, 이미 기재된 바와 같이 간격 유지부로서 우선 스터드 범프(SB)가 본딩되고, 리버스 SSB 방법에서, 이어서 그 위에 웨지가 안착될 수 있다. 이때, 본딩 도구는 스터드 범프(SB)상에 본딩 와이어(BD)를 가압하고, 견고하게 본딩하고, 이어서 상기 본딩 와이어가 찢기거나 뭉개지도록 한다. 여기서, 상기 본딩 도구는 본딩 와이어를 안내하는 캐필러리(K)로만 도시된다.
도 3B는 본딩 패드의 새로운 형성예를 도시하는데, 여기서 우선 기판 표 면(SU)상에 본딩 패드를 위한 기본 금속 배선이 생성된다. 이어서, 패시배이션이 생성되고, 경우에 따라서 구조화된다. 패시배이션(PS)이 형성된 이후에 비로소, 본딩 패드 위에 보강층(VS)이 도포되고, 예컨대 상응하는 금속층의 갈바닉 성장에 의해 도포된다. 이는, 보강층의 테두리가 패시배이션층의 테두리 위에 성장하여 결국 겹칠 수 있도록 한다. 전체적으로, 보강층은, 상기 보강층이 패시배이션층의 상부 에지 위로 돌출되는 높이로 도포된다. 이러한 돌출은 종래의 리버스 SSB 방법의 스터드 범프를 대체한다. 상기와 같이 패시배이션층의 표면위로 돌출되는 본딩 패드 표면에 의해, 리버스 볼 스티치 방법에서 보강층의 표면상에 본딩 와이어 말단의 직접적 웨지 본딩이 문제없이 가능해지며, 이때 패시배이션층(PS)이 캐필러리(K)로 손상받는 일은 없다.
도 4는 상기와 같이 웨지 본딩된 와이어 말단이 어떻게 스터드 범프(SB)로 여전히 또한 고정되는 지를 개략적 횡단면도로 도시하는데, 상기 스터드 범프는 찢겨진 와이어 말단에 의해 본딩 패드(BP)상에 직접 본딩된다.
약간의 실시예들에만 의거하여 도시 및 설명된 본 발명은 상기 실시예들에 한정되지 않는다. 특히, 기판상에 도포되어야 할 소자들의 종류 및 개수에 대한 변형 가능성들도 있다. 상기 소자들은 예컨대 베어 다이로서 도포된다. 이들은 ICs 또는 다른 능동 반도체 소자들로 나타날 수 있다. 베어 다이는 압전기 칩(piezoelectric chip)일 수 있다. 소자칩은 두 개의 표면들상 및 추가적으로 상기 칩의 내부에서 소자 구조들을 포함할 수 있다. 접착되어야 할 측에서, 상기 소자칩은 기본 금속 배선 또는 접지(ground contact)를 포함할 수 있다. 최소화된 모 듈 높이를 포함하는 본 발명에 따른 모듈은 SMD-소자들을 생략할 수 있다.
그러나, 본 발명은 SMD-소자들을 포함하지 않는 모듈에 한정되지는 않는다. 기판상에 배치되는 소자들 및 소자 칩들은 서로 다른 구조 높이를 포함할 수 있고, 그에 상응하여 글롭 톱 덮개가 스텝식으로(stepped) 형성되되, 전체 소자들이 글롭 톱 또는 몰드(인젝션 몰딩을 이용하여)에 의해 바로 평탄하게 덮이도록 형성된다.
본 발명은 LTCC 소재의 기판에 한정되지도 않는다. 물론 LTCC에 비해, 일반적인 소자칩들 및 특히 반도체들의 팽창 거동에 더 불량하게 맞춰지는 열 팽창 거동을 포함하는 폴리머 기판들도 가능하다. 본 발명에 따른 모듈은 글롭 톱 덮개 없이 구현될 수도 있는데, 이때 본딩 와이어 결합들을 보호하기 위해, 물론 다른 종류의 덮개 내지 뚜껑 또는 그와 유사한 것이 필요하다.

Claims (16)

  1. 전기 소자용 모듈에 있어서,
    와이어부가 집적되어 있는 다층 기판(SU); 및
    상기 기판상에서 위에 접착되는 적어도 하나의 소자칩(BC)을 포함하고, 상기 기판상에 본딩 가능한 연결면들(AF)이 구비되고, 상기 소자칩은 상부를 향한 표면상에 본딩 패드들(BP)을 포함하며,
    상기 소자칩은 본딩 와이어들(bonding wires)(BD)에 의해 상기 기판과 접촉되고,
    상기 본딩 와이어들은 각각 볼(ball)을 이용하여 상기 연결면상에 본딩되고, 웨지(wedge)를 이용하여 상기 본딩 패드상에 직접적으로 본딩되는 것을 특징으로 하는 전기 소자용 모듈.
  2. 청구항 1에 있어서,
    상기 본딩 와이어들(BD)은 상기 소자칩(BC)의 표면에 따르는 평편한 루프들로서 형성되는 것을 특징으로 하는 전기 소자용 모듈.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 기판의 표면은 본딩 와이어들(BD)의 루프의 높이 이상까지 글롭 톱(glob top)(GT)으로 덮이는 것을 특징으로 하는 전기 소자용 모듈.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 본딩 패드(BP) 및 웨지 본딩된 와이어 말단상에 스티치(stitch)가 본딩되는 것을 특징으로 하는 전기 소자용 모듈.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 본딩 패드(BP)는 상기 소자칩(BC)상에 안착되는 기본 금속 배선을 포함하고,
    상기 소자칩 및 상기 본딩 패드들(BP)의 측면 테두리들은 패시배이션층으로 덮이고,
    상기 본딩 패드들의 기본 금속 배선상에 본딩이 가능한 보강층이 도포되고, 상기 보강층은 상기 패시배이션층과 상기 기본 금속 배선 사이의 접합을 덮는 것을 것을 특징으로 하는 전기 소자용 모듈.
  6. 청구항 5에 있어서,
    상기 보강층은 상기 패시배이션층(PS)보다 상기 소자칩(BC) 이상의 높이로 큰 것을 특징으로 하는 전기 소자용 모듈.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 보강층은 상기 패시배이션층(PS)의 측면 테두리들과 겹치는 것을 특징 으로 하는 전기 소자용 모듈.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 소자칩(BC)은 접착되는 후측에서 연마되고, 최대 200 ㎛의 두께를 가지는 것을 특징으로 하는 전기 소자용 모듈.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 보강층은 Cu층을 포함하고, 표면층으로서 Au층을 포함하는 것을 특징으로 하는 전기 소자용 모듈.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 기판(SU)상에 적어도 하나의 저항이 저항 페이스트 소재의 인쇄된 도전로의 형태로 도포되는 것을 특징으로 하는 전기 소자용 모듈.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 기판(SU)은 FR4 또는 LTTC 세라믹 소재로 제조되는 것을 특징으로 하는 전기 소자용 모듈.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 본딩 와이어들은 금속 밴드로서 형성되는 것을 특징으로 하는 전기 소 자용 모듈.
  13. 연결면들(AF)을 포함하는 기판(SU) 및 전면측상에 본딩 패드들(BP)을 포함하는 소자칩(BC)이 구비되는 단계;
    상기 소자칩이 상기 기판상에 접착되는 단계;
    본딩 와이어(BD)가 볼(ball)을 이용하여 상기 연결면들 중 하나의 연결면상에 본딩되는 단계;
    상기 본딩 와이어의 다른 말단은 그의 웨지(wedge)를 이용하여 상기 본딩 패드(BP)상에 직접 본딩되는 단계를 포함하는 모듈 장착 방법.
  14. 청구항 13에 있어서,
    본딩된 상기 웨지 위에 스터드 범프(stud bump)(SB)가 본딩되는 것을 특징으로 하는 모듈 장착 방법.
  15. 청구항 13 또는 청구항 14에 있어서,
    상기 본딩 와이어(BD)는 편평한 루프로 형성되고, 상기 루프는 상기 소자칩(BC) 위에서 상기 소자칩의 표면을 따르고, 소자칩의 옆에서 비로소 하측을 향해 기판(SU)쪽으로 만곡되는 것을 특징으로 하는 모듈 장착 방법.
  16. 청구항 13 내지 청구항 15 중 어느 한 항에 있어서,
    와이어 본딩 결합의 제조 이후, 상기 기판(SU) 및 상기 소자칩(BC)의 상측위에는 글롭 톱 컴파운드(GT) 또는 몰드 컴파운드(mold compound)가 도포되되, 상기 본딩 와이어들(BD)이 완전히 덮이는 높이로 도포되는 것을 특징으로 하는 모듈 장착 방법.
KR1020097003246A 2006-07-18 2007-06-29 편평한 구조를 포함하는 모듈 및 장착 방법 KR20090051740A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006033222.9 2006-07-18
DE102006033222.9A DE102006033222B4 (de) 2006-07-18 2006-07-18 Modul mit flachem Aufbau und Verfahren zur Bestückung

Publications (1)

Publication Number Publication Date
KR20090051740A true KR20090051740A (ko) 2009-05-22

Family

ID=38434830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097003246A KR20090051740A (ko) 2006-07-18 2007-06-29 편평한 구조를 포함하는 모듈 및 장착 방법

Country Status (7)

Country Link
US (1) US20090174054A1 (ko)
EP (1) EP2041783A2 (ko)
JP (1) JP2009544159A (ko)
KR (1) KR20090051740A (ko)
CN (1) CN101490832A (ko)
DE (1) DE102006033222B4 (ko)
WO (1) WO2008009262A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181675A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
JP5062283B2 (ja) * 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
JP2012205093A (ja) * 2011-03-25 2012-10-22 Nippon Dempa Kogyo Co Ltd 発振器
JP2013084848A (ja) * 2011-10-12 2013-05-09 Asahi Kasei Electronics Co Ltd 半導体装置及びワイヤーボンディング方法
CN103378043A (zh) * 2012-04-25 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
CN103236421A (zh) * 2013-04-23 2013-08-07 山东泰吉星电子科技有限公司 芯片pad点之间的铜线键合结构及其键合方法
JP2018137342A (ja) 2017-02-22 2018-08-30 株式会社村田製作所 半導体装置及びその製造方法
DE102019215471B4 (de) * 2019-10-09 2022-05-25 Vitesco Technologies GmbH Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils
CN111933605A (zh) * 2020-08-10 2020-11-13 紫光宏茂微电子(上海)有限公司 芯片焊接结构及焊接方法
CN113192854A (zh) * 2021-06-07 2021-07-30 季华实验室 一种低封装厚度的板级扇出型mosfet器件及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184184C (nl) * 1981-03-20 1989-05-01 Philips Nv Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen.
JPS5944836A (ja) * 1982-09-07 1984-03-13 Sumitomo Metal Mining Co Ltd ワイヤ−ボンデイング方法
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
ES2105000T3 (es) * 1992-05-12 1997-10-16 Siemens Ag Placa de circuitos impresos de capas multiples.
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5735030A (en) * 1996-06-04 1998-04-07 Texas Instruments Incorporated Low loop wire bonding
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US6441501B1 (en) * 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
US6564449B1 (en) * 2000-11-07 2003-05-20 Advanced Semiconductor Engineering, Inc. Method of making wire connection in semiconductor device
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US20030222338A1 (en) * 2002-01-04 2003-12-04 Sandisk Corporation Reverse wire bonding techniques
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
WO2004027862A2 (en) * 2002-09-19 2004-04-01 Optitune Public Limited Company Substrate based component packaging and assembly
KR100616435B1 (ko) * 2002-11-28 2006-08-29 삼성전자주식회사 반도체 패키지 및 그를 적층한 적층 패키지
WO2004105133A1 (en) * 2003-05-26 2004-12-02 Axalto Sa Wire bonding on in-line connection pads
WO2004107422A2 (en) * 2003-05-27 2004-12-09 Ebara Corporation Plating apparatus and plating method
US7298030B2 (en) * 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
US20050154105A1 (en) * 2004-01-09 2005-07-14 Summers John D. Compositions with polymers for advanced materials
US7597231B2 (en) * 2006-04-10 2009-10-06 Small Precision Tools Inc. Wire bonding capillary tool having multiple outer steps

Also Published As

Publication number Publication date
CN101490832A (zh) 2009-07-22
DE102006033222A1 (de) 2008-01-24
WO2008009262A2 (de) 2008-01-24
DE102006033222B4 (de) 2014-04-30
US20090174054A1 (en) 2009-07-09
EP2041783A2 (de) 2009-04-01
WO2008009262A3 (de) 2008-04-03
JP2009544159A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
KR20090051740A (ko) 편평한 구조를 포함하는 모듈 및 장착 방법
US7276793B2 (en) Semiconductor device and semiconductor module
US6362529B1 (en) Stacked semiconductor device
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6365963B1 (en) Stacked-chip semiconductor device
US6528879B2 (en) Semiconductor device and semiconductor module
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP4686248B2 (ja) 光半導体装置、及び光半導体装置製造方法
US20040063247A1 (en) Semiconductor device and method for manufacturing the same
US8133759B2 (en) Leadframe
US20100323498A1 (en) Circuit Device and Method of Manufacturing Thereof
US7696003B2 (en) Microelectronic component assemblies with recessed wire bonds and methods of making same
KR20080027920A (ko) 반도체 디바이스
JP2009212315A (ja) 半導体装置及びその製造方法
US20040212087A1 (en) Wiring substrate and electronic parts packaging structure
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
JP2003133508A (ja) 半導体装置
US9230937B2 (en) Semiconductor device and a manufacturing method thereof
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP4361828B2 (ja) 樹脂封止型半導体装置
EP1093165A1 (en) Integrated circuit assembly
JP3702152B2 (ja) 半導体装置
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid