CN103236421A - 芯片pad点之间的铜线键合结构及其键合方法 - Google Patents

芯片pad点之间的铜线键合结构及其键合方法 Download PDF

Info

Publication number
CN103236421A
CN103236421A CN2013101429715A CN201310142971A CN103236421A CN 103236421 A CN103236421 A CN 103236421A CN 2013101429715 A CN2013101429715 A CN 2013101429715A CN 201310142971 A CN201310142971 A CN 201310142971A CN 103236421 A CN103236421 A CN 103236421A
Authority
CN
China
Prior art keywords
bonding
chip
copper wire
soldered ball
pad point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101429715A
Other languages
English (en)
Inventor
王波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANDONG TAIJIXING ELECTRONICS CO Ltd
Original Assignee
SHANDONG TAIJIXING ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANDONG TAIJIXING ELECTRONICS CO Ltd filed Critical SHANDONG TAIJIXING ELECTRONICS CO Ltd
Priority to CN2013101429715A priority Critical patent/CN103236421A/zh
Publication of CN103236421A publication Critical patent/CN103236421A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种芯片pad点之间的铜线键合结构，用于将铜线键合在第一pad点和第二pad点之间，包括用高压电火花将铜线端部熔成的第二焊球，所述第二焊球通过热超声键合于所述第二pad点上；用高压电火花将所述铜线端部熔成的第一焊球，所述第一焊球通过热超声键合于所述第一pad点上；所述第一焊球上设有与所述第一焊球连为一体的铜线，所述铜线的另一端通过托脚滚压键合于所述第二焊球上；本发明还公开了完成上述键合结构的键合方法；本发明将第一芯片和第二芯片之间的键合采用铜线键合，焊接效果好，不仅实现了工艺的低成本化，同时大幅度提高了电子元件的总体产量，且满足了质量可靠性的要求，在热超声引线键合领域具有开创性意义。

Description

芯片pad点之间的铜线键合结构及其键合方法
技术领域
本发明涉及一种芯片pad点之间的铜线键合结构，还涉及一种完成该键合结构使用的键合方法。 
背景技术
现有技术的引线键合是用金属丝在芯片的pad点（焊盘）与引线框架的引脚镀银区之间进行的健合连接。通常所使用的引线键合技术，按工艺特点可分为超声键合、热压键合和热超声键合。 
超声键合是利用超声波发生器产生的能量，通过换能器在超高频磁场感应下迅速伸缩而产生弹性振动，然后经变幅杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。于是，劈刀就在这两种合力的共同作用下使金属丝和焊区两个纯净的金属面紧密接触，以达到原子间的“键合”，从而形成牢固的焊接。 
热压键合是通过加热和加压的方式来使焊区金属发生塑性形变，同时破坏金属焊区界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子达到原子的引力范围，进而通过原子间的吸引力，达到“键合”的目的。但这种焊接容易使金属丝变形过大而受损，进而影响焊接键合质量。 
热超声键合也叫金丝球焊，其原理和工艺首先是用高压电火花将金属丝端部熔成球；再在芯片位上加热加压加超声，使接触面产生塑性变形并破坏界面的氧化膜，以使其活性化；接着通过接触使两金属间扩散结合而完成球焊，即形成第一焊点；然后再通过精细而复杂的三维控制将焊头移动至引线框架的焊脚区；同时加热加压加超声进行第二个点的焊接；完成楔焊后便形成了第二焊点，从而完成一根线的焊接；之后再重复以上步骤便可完成其它线的焊接。由于热超声健合可降低热压温度，从而提高了键合强度和器件的可靠性，热超声键合已成为引线键合的主流。 
常用的引线键合材料一般有金线、铜线和铝线，各自都有不同的金属特性。金线由于具备良好的导电性能、可塑性和化学稳定性等，在传统半导体分立器 件内引线键合中，一直占据着绝对的主导地位，并拥有最成熟的键合工艺。但由于资源有限，金线价格昂贵，所以近年来，除非是有特殊要求的产品，一般的基本都被铜线代替。 
铝质引线作为一种价格低廉、资源丰富的金属材料，继金线之后，在内引线健合中也得到大量应用，但由于铝质材料的电阻率较高、导热性能较差和机械强度较低（键合线径一般要求在4mil以上），因而难以适应中小功率器件小面积小焊位的生产需要。 
发明内容
本发明所要解决的技术问题是提供一种制作工艺简单、成本低、质量可靠的芯片pad点之间的铜线键合结构。 
为解决上述技术问题，本发明的技术方案是：芯片pad点之间的铜线键合结构，用于将铜线键合在第一pad点和第二pad点之间，包括用高压电火花将铜线端部熔成的第二焊球，所述第二焊球通过热超声键合于所述第二pad点上；用高压电火花将所述铜线端部熔成的第一焊球，所述第一焊球通过热超声键合于所述第一pad点上；所述第一焊球上设有与所述第一焊球连为一体的铜线；所述铜线的另一端通过托脚滚压键合于所述第二焊球上。 
作为对上述技术方案的改进，所述第一pad点和所述第二pad点分别位于不同的芯片上。 
作为对上述技术方案的改进，所述第一pad点和所述第二pad点位于同一芯片上。 
本发明还涉及完成上述芯片pad点之间的铜线键合结构的专用键合方法，包括以下步骤， 
步骤一、用高压电火花将铜线端部熔成第二焊球，通过热超声键合将所述第二焊球键合于所述第二pad点上，再将所述铜线与所述第二焊球断开； 
步骤二、用高压电火花将所述铜线端部熔成第一焊球，通过热超声键合将所述第一焊球键合于所述第一pad点上，完成所述铜线与所述第一pad点的键合； 
步骤三、将与所述第一焊球连为一体的所述铜线拉伸至所述第二焊球上 方，通过托脚滚压键合将所述铜线键合在所述第二焊球上。 
由于采用了上述技术方案，本发明的有益效果是：将第一pad点和第二pad点之间的键合采用铜线键合，焊接效果好，不仅实现了工艺的低成本化，同时大幅度提高了电子元件的总体产量，且满足了质量可靠性的要求，在热超声引线键合领域具有开创性意义。 
附图说明
以下附图仅旨在于对本发明做示意性说明和解释，并不限定本发明的范围。其中： 
图1是本发明实施例的结构框图； 
图2是本发明实施例的外形示意图； 
图3是本发明实施例FM7102D04芯片的电路原理图； 
图4是本发明实施例使用时的电路原理图； 
图中：1-第一引脚镀银区；2-第二引脚镀银区；3-第三引脚镀银区；4-第四引脚镀银区；5-第五引脚镀银区；6-第六引脚镀银区；7-第七引脚镀银区；8-第八引脚镀银区；9-引线框架载体；10-DC/DC控制芯片；11-开关管；12-铜线；13-第一pad点；14-第二pad点；15-塑封体。 
具体实施方式
下面参照附图详细描述根据本发明的示例性实施例。这里，需要注意的是，在附图中，将相同的附图标记赋予结构以及功能基本相同的组成部分，并且为了使说明书更加简明，省略了关于基本上相同的组成部分的冗余描述。 
芯片pad点之间的铜线键合结构，用于将铜线键合在第一pad点和第二pad点之间，包括用高压电火花将铜线端部熔成的第二焊球，所述第二焊球通过热超声键合于所述第二pad点上；用高压电火花将所述铜线端部熔成的第一焊球，所述第一焊球通过热超声键合于所述第一pad点上；所述第一焊球上设有与所述第一焊球连为一体的铜线，所述铜线的另一端通过托脚滚压键合于所述第二焊球上。 
所述第一pad点和所述第二pad点分别位于不同的芯片上，当然所述第一pad点和所述第二pad点也可以位于同一芯片上。 
本实施例中完成上述键合结构的专用键合方法为： 
步骤一、用高压电火花将铜线端部熔成第二焊球，通过热超声键合将所述第二焊球键合于所述第二pad点上，再将所述铜线与所述第二焊球断开； 
步骤二、用高压电火花将所述铜线端部熔成第一焊球，通过热超声键合将所述第一焊球键合于所述第一pad点上，完成所述铜线与所述第一pad点的键合； 
步骤三、将与所述第一焊球连为一体的所述铜线拉伸至所述第二焊球上方，通过托脚滚压键合将所述铜线键合在所述第二焊球上。 
下面以LED驱动芯片为例，详细叙述一下上述键合方法的键合参数及好处，传统的LED驱动主要是应用单独的一个DC/DC控制芯片，另外附加一个功率开关管，并使用一个tl431与光耦进行反馈稳压控制，不仅增加了成本而且因为外围电路元件多而使电路相对复杂，在经济及生产工艺上缺乏竞争力。如果用上述键合方法将DC/DC控制芯片和开关管键合连接，并将其封装为一体，形成一个独立完整的电子元件，既省去了传统方式中采用的可调节精密并联稳压器、光耦及一些相关的外围电子元件，并且不必再外接开关管，简化了电路，使功能实现起来更加方便，而且节省了成本，使之在未来的市场中具有较强的技术及成本竞争力。 
如图1和图2所示，所述芯片包括LED驱动芯片，所述LED驱动芯片包括引线框架载体9，所述引线框架载体9外周密封扣装有塑封体15，所述引线框架载体9与所述塑封体15围绕形成有芯片安装腔，所述第一芯片与所述第二芯片设置于所述芯片安装腔内，且所述第一芯片与所述第二芯片固定于所述引线框架载体9上。 
本实施例中所述第一pad点和所述第二pad点分别位于不同的芯片上，所述第一芯片设置为DC/DC控制芯片10，所述第一pad点13位于所述DC/DC控制芯片10上，所述第二芯片设置为开关管11，所述第二pad点14位于所述开关管11上。所述第一pad点13和所述第二pad点14之间的键合采用本发明的方法完成。 
所述引线框架载体的内板面上分布有一至第八共八个引脚镀银区，所述引 脚镀银区上分别电连接有伸出所述塑封体15外的芯片引脚，所述DC/DC控制芯片10分别电连接第二引脚镀银区2、第三引脚镀银区3、第四引脚镀银区4、第五引脚镀银区5和第六引脚镀银区6，所述开关管11分别电连接第一引脚镀银区1、第七引脚镀银区7和第八引脚镀银区8，所述DC/DC控制芯片10和所述开关管11之间焊接有所述铜线12。本实施例中第一引脚镀银区1对应1号芯片引脚、第二引脚镀银区2对应2号芯片引脚、第三引脚镀银区3对应3号芯片引脚、第四引脚镀银区4对应4号芯片引脚、第五引脚镀银区5对应5号芯片引脚、第六引脚镀银区6对应6号芯片引脚、第七引脚镀银区7对应7号芯片引脚、第八引脚镀银区8对应8号芯片引脚，即将图1和图2上的引脚镀银区和芯片引脚对应起来，以便于理解。芯片引脚和所述引线框架载体9的所述引脚镀银区之间采用铜线和传统的热超声键合方法完成。 
如图1所示，本实施例中DC/DC控制芯片10与相应的芯片引脚号或引脚镀银区之间连接后实现的本电路板的功能如表1所示： 
表1 
芯片引脚序号 名称 功能
2 Vcc 芯片内部供电电压端口
3 FB 输出电压反馈端口
4 CS 原边峰值电流检测端口
5，6 GND 芯片地
铜线12 B 开关管的基极
功能简介： 
如图3所示，DC/DC控制芯片10为FM7102D04芯片，是一款DC-DC控制类LED驱动芯片。近年来，由于节能要求及持续提高的对电源高效率的巨大市场需求，此款DC-DC电源类控制芯片发展异常迅速，具有设计能力的实力公司分别推出了具有自主命名的类似功能的芯片，其生产公司有深圳胜邦科技、深圳富满、深圳钲铭科电子、台湾旺宏等，而本发明中的FM7102D04芯片即为台湾旺宏电子公司提供。FM7102D04芯片内部高度集成了欠压锁定，前沿消隐等功能模块。另外，集成多种保护功能，如过温保护、过压保护、开短路保护，通过原边采样的方式控制系统的输出，内部集成高压工艺，节省了光耦和TL431 等元件，简化了电路，FM7102D04芯片的具体电路结构为本技术领域内普通技术人员所熟知的内容，在这里不再赘述。该DC/DC控制芯片10的基本功能为： 
1.启动和控制 
DC/DC控制芯片10（FM7102D04芯片）通过检测原边辅助绕组的反激电压，来控制输出电流电压，输出电流仅由变压器的匝比及峰值电流控制。 
2电流检测 
DC/DC控制芯片10（FM7102D04芯片）通过CS端检测外置检测电阻上的电压控制功率开关管的动作，从而实现对变压器原边电流控制，提供逐周期峰值电流限制。开关电流通过外接的检测电阻输入芯片CS脚。 
为了消除高压功率管在开启瞬间产生的尖峰造成的干扰，内置前沿消隐电路，避免芯片在功率管开启瞬间产生误动作，这样就可以省去外围RC滤波电路，节约系统成本。 
3保护控制 
DC/DC控制芯片10（FM7102D04芯片）完善的各种保护功能提高了电源系统的可靠性。包括逐周期峰值电流限制、输出短路保护、FB具有过压保护、软启动控制等。 
如图1所示，本实施例中开关管为三极管，其引脚名称如表2所述： 
表2 
引脚名称 功能
E 三极管发射极
C 三极管集电极
B 三极管基极
本发明中使用的开关管为台湾旺宏电子公司生产的三极管13002，三极管13002为NPN型硅三极管，是一种高压快速开关型功率三极管，实际应用中利用了三极管的开关功能而非通常意义上的放大功能，所述第二pad点14即开关管的基极B，且连接有铜线12。 
如图2所示，本实施例中各芯片引脚的功能介绍如表3所示： 
表3 
如图4所示，本发明可以应用于射灯、球泡灯、天花灯等的高性能管理，低功耗控制，且省去了现有技术中必须使用的光耦和可调节精密并联稳压器TL431，内部高度集成了欠压锁定、前沿消隐等功能模块，集成于一体后本发明应用比较广泛，简化PCB线路设计、加工的人工成本和开关电源的稳定性。 
本发明具有以下功能和特点：通过原边反馈的恒流/恒压控制、省去光耦和可调节精密并联稳压器TL431、每一个开关周期的电流限制、过压保护（OVP）、过温保护（OTP）、欠压锁定（UVLO）和开短路保护，且本发明无铅封装、具负温度特性，有助于延长产品寿命。 
本发明各个芯片引脚的极限参数值如下： 
一、CS to GND………………………………-0.3V～+9V； 
二、FB to GND………………………………-0.3V～+9V； 
三、VCC to GND………………………………-0.3V～+18V： 
四、工作温度范围……………………………-40℃～+125℃； 
五、结温………………………………………-40℃～+150℃； 
六、贮藏温度范围……………………………-60℃～+150℃。 
本发明的电气参数值如表4所示： 
VCC=10.5V，Ta=25C，除非另有说明。 
表4 
Figure BDA00003091267000072
Figure BDA00003091267000081
本发明工作测试参数如表5所示： 
表5 
Figure BDA00003091267000082
本发明将采用原边采样控制方式输出的DC/DC控制芯片（FM7102D04）与开关管（三极管13002）封装在一个塑封体中，既省去了传统方式中采用的可调节精密并联稳压器TL431、光耦及一些相关的外围元件，并且不必再外接开关管，这样简化了电路，使功能实现起来更加方便，而且节省了成本，使之在未来的市场中具有较强的技术及成本竞争力，因此值得大量推广应用，在未来 的发展中具有重要的现实意义。 
而传统的键合方式是将DC/DC控制芯片10的第一pad点13与引脚镀银区进行键合，且使用的是金线，相比金线键合的高成本投入，铜线由于其较低的价格，同时又具有良好的电器、机械性能。使铜线键合成为目前半导体行业发展起来的一种经济实用的焊接新技术，许多世界级半导体企业已纷纷投入并正在开发完善这种工艺，有其广阔的发展前景。 
步骤三中所述的托脚滚压键合简称SSB模式（Stand-off Stitch Bond托脚滚压键合），采用的设备为Kulicke&Soffa公司生产的Connx。 
下面着重说明一下目前现有技术中采用的键合金属材料的特性比较。具体如表6所示。 
表6：铜线与其它金属的性能比较 
从表6中可以看出： 
（1）铜的导电率比金和铝好得多，接近于银。而且铜的金属间扩散率较小，金属间化合物生长较慢，因而金属间渗透层的电阻较小。这决定了它的功率损耗更小，以便于用细线通过更大的电流。 
（2）铜的热导率高。它是金的1.3倍，是铝的1.8倍，这决定了它本身的温度不容易升高，因而更有利于接触面的热传递，更能适应于高温环境条件。 
（3）铜的抗拉强度高。对同样2.0mil的线来说，铜线的引线拉力约为55g，金线约25g，铝线约20g。可见铜线约为金线的2倍，铝线的3倍。加上铜的硬度大，强度高，这个特性非常有利在塑封模压时保护引线的弧形弧度。但另一方面，由于铜的延展性不如金好，硬度也比金大，使用焊接金线的劈刀来焊接铜线时，焊球球形不好，焊脚楔形比较小，接触面积不够，因而容易出现焊不粘、脱口或拉力不足等现象，因此铜线键合对键合设备和工艺有更特殊 的要求，对实际量产提出了更为严格的挑战。 
而且传统的引线键合技术第一焊点为球焊，第二焊点为楔焊，且第一焊点键合在芯片的pad点上，第二焊点键合在引线框架的引脚镀银区上，以实现与芯片外部引脚的电连接。且键合引线为金线，成本高，由于实际生产工艺决定，产品量产效率低。若将部分引线使用金线，而部分使用铜线，在工艺方面考虑需分做两步来完成，第一步先进行纯铜线的键合，然后将此半成品从设备取出；第二步送入机器单独进行金线键合。在上述工艺中需使用两台机，两个工艺程序，而恰恰是机器换料及为半成品键合而必备的行进过程最耽误时间，因此势必造成生产效率的减小。具体比较如表7所示： 
表7：金线与铜线生产效率比较 
键合方式 效率
纯铜线 约4100颗/小时
部分纯铜线，部分金线 约3400颗/小时
如表6所示，布氏硬度金为20，铜为40。铜的硬度是金的2倍。反映延展性的抗拉强度，金为130～140（N/mm2），铜为200～220（N/mm2）。金的延展性约是铜的1.5倍。所以由铜所植的焊球比用金所植的焊球在进行第一pad点的键合时会存在很大的困难。但经过不断的实验及参数改进，利用本文中所列的参数，已经实现了批量量产，具体参数如表8所示： 
表8：第一pad点和第二pad点的主要键合参数 
Figure BDA00003091267000101
采用本发明方法的两个pad点之间的铜线的推拉力数据如表9所示： 
表9： 
Figure BDA00003091267000131
对本实施例的测试，测试方法：将5、6管脚接地，测试机从待测管脚抽取100uA的电流，测试电压值。 
本实施例的总体测试数据如表10所示： 
表10：芯片开短路OS测试数据 
Figure BDA00003091267000141
通过以上测试试验分析可知，本发明所阐述的利用纯铜线在DC/DC控制芯片pad点与开关管pad点之间的键合技术，满足了质量可靠性和低成本的市场要求，同时很好的实现了高效率的批量生产，为今后此类芯片的纯铜线批量生产奠定了良好的技术基础，具有重要的实际意义。 
如上所述，已经在上面具体地描述了本发明的实施例，但是本发明不限于此。本领域的技术人员应该理解，可以根据设计要求或其他因素进行各种修改、组合、子组合或者替换，而它们在所附权利要求及其等效物的范围内。 

Claims (4)

1.芯片pad点之间的铜线键合结构，用于将铜线键合在第一pad点和第二pad点之间，其特征在于：包括用高压电火花将铜线端部熔成的第二焊球，所述第二焊球通过热超声键合于所述第二pad点上；用高压电火花将所述铜线端部熔成的第一焊球，所述第一焊球通过热超声键合于所述第一pad点上；所述第一焊球上设有与所述第一焊球连为一体的铜线；所述铜线的另一端通过托脚滚压键合于所述第二焊球上。
2.如权利要求1所述的芯片pad点之间的铜线键合方法，其特征在于：所述第一pad点和所述第二pad点分别位于不同的芯片上。
3.如权利要求1所述的芯片pad点之间的铜线键合方法，其特征在于：所述第一pad点和所述第二pad点位于同一芯片上。
4.如权利要求1、2或3所述的芯片pad点之间的铜线键合结构的键合方法，其特征在于：包括以下步骤，
步骤一、用高压电火花将铜线端部熔成第二焊球，通过热超声键合将所述第二焊球键合于所述第二pad点上，再将所述铜线与所述第二焊球断开；
步骤二、用高压电火花将所述铜线端部熔成第一焊球，通过热超声键合将所述第一焊球键合于所述第一pad点上，完成所述铜线与所述第一pad点的键合；
步骤三、将与所述第一焊球连为一体的所述铜线拉伸至所述第二焊球上方，通过托脚滚压键合将所述铜线键合在所述第二焊球上。
CN2013101429715A 2013-04-23 2013-04-23 芯片pad点之间的铜线键合结构及其键合方法 Pending CN103236421A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101429715A CN103236421A (zh) 2013-04-23 2013-04-23 芯片pad点之间的铜线键合结构及其键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101429715A CN103236421A (zh) 2013-04-23 2013-04-23 芯片pad点之间的铜线键合结构及其键合方法

Publications (1)

Publication Number Publication Date
CN103236421A true CN103236421A (zh) 2013-08-07

Family

ID=48884453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101429715A Pending CN103236421A (zh) 2013-04-23 2013-04-23 芯片pad点之间的铜线键合结构及其键合方法

Country Status (1)

Country Link
CN (1) CN103236421A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958850A (zh) * 2017-11-28 2018-04-24 宁波尚进自动化科技有限公司 一种焊点焊接质量监控系统及其监控方法
CN108746909A (zh) * 2018-06-13 2018-11-06 广州瑞派医疗器械有限责任公司 Bga焊盘焊接机及bga焊盘焊接方法
CN110736938A (zh) * 2019-10-23 2020-01-31 中国电子科技集团公司第四十四研究所 一种用于判断引线键合是否短路的检测结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383304A (zh) * 2008-10-17 2009-03-11 深圳市晶导电子有限公司 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN101388352A (zh) * 2008-10-22 2009-03-18 深圳市晶导电子有限公司 金属氧化物半导体场效应晶体管及其键合方法
CN101490832A (zh) * 2006-07-18 2009-07-22 埃普科斯股份有限公司 具有平的结构的模块和用于装配的方法
CN203218229U (zh) * 2013-04-23 2013-09-25 山东泰吉星电子科技有限公司 芯片pad点之间的铜线键合结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490832A (zh) * 2006-07-18 2009-07-22 埃普科斯股份有限公司 具有平的结构的模块和用于装配的方法
CN101383304A (zh) * 2008-10-17 2009-03-11 深圳市晶导电子有限公司 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN101388352A (zh) * 2008-10-22 2009-03-18 深圳市晶导电子有限公司 金属氧化物半导体场效应晶体管及其键合方法
CN203218229U (zh) * 2013-04-23 2013-09-25 山东泰吉星电子科技有限公司 芯片pad点之间的铜线键合结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958850A (zh) * 2017-11-28 2018-04-24 宁波尚进自动化科技有限公司 一种焊点焊接质量监控系统及其监控方法
CN108746909A (zh) * 2018-06-13 2018-11-06 广州瑞派医疗器械有限责任公司 Bga焊盘焊接机及bga焊盘焊接方法
CN110736938A (zh) * 2019-10-23 2020-01-31 中国电子科技集团公司第四十四研究所 一种用于判断引线键合是否短路的检测结构及方法

Similar Documents

Publication Publication Date Title
CN104603943B (zh) 半导体器件的制造方法以及半导体器件
CN106711137B (zh) 半导体装置及采用该半导体装置的交流发电机
CN205081110U (zh) 半导体器件
EP1986234A3 (en) Power semiconductor module for inverter circuit system
CN106252320A (zh) 半导体装置
CN103236421A (zh) 芯片pad点之间的铜线键合结构及其键合方法
CN102054826B (zh) 一种新型无底板功率模块
CN110690120B (zh) 烧结封装mos芯片双向开关电子模块及其制作方法
CN201435388Y (zh) 一种用于mosfet封装的引线框架
CN203218229U (zh) 芯片pad点之间的铜线键合结构
CN201393177Y (zh) 整流稳压器件
CN101388352B (zh) 金属氧化物半导体场效应晶体管及其键合方法
CN206961827U (zh) 半导体封装以及用于半导体封装的夹片
JP4694539B2 (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置、回路装置、ｌｅｄバックライト回路装置及びスイッチング型ｄｃ／ｄｃコンバータ装置
CN100517702C (zh) 超快恢复二极管模块
CN209357719U (zh) 一种具有低热阻的半导体器件封装结构
CN103779341B (zh) 一种大功率半桥模块
CN201403224Y (zh) 恒流驱动器件
CN109654386A (zh) 一种新型结构的高压led灯带
CN208655640U (zh) 片式同步整流器件
CN207664044U (zh) 一种功率模块封装结构
CN207637789U (zh) 三片式内置电容式同步整流二极管
CN104347569B (zh) 一种内置dbc基板的塑封式ipm
CN106158734A (zh) 半导体封装装置
CN101030571B (zh) 整流二极管装置及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130807