CN101369559A - 具有焊接裂缝抑制环的半导体封装构造 - Google Patents
具有焊接裂缝抑制环的半导体封装构造 Download PDFInfo
- Publication number
- CN101369559A CN101369559A CN 200710142006 CN200710142006A CN101369559A CN 101369559 A CN101369559 A CN 101369559A CN 200710142006 CN200710142006 CN 200710142006 CN 200710142006 A CN200710142006 A CN 200710142006A CN 101369559 A CN101369559 A CN 101369559A
- Authority
- CN
- China
- Prior art keywords
- semiconductor packaging
- packaging structure
- crack
- structure according
- turriform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000004806 packaging method and process Methods 0.000 title claims description 87
- 238000010276 construction Methods 0.000 title 1
- 238000003466 welding Methods 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims description 15
- 230000005764 inhibitory process Effects 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000012530 fluid Substances 0.000 claims description 4
- 239000000565 sealant Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000001629 suppression Effects 0.000 abstract 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明是有关于一种半导体封装构造，其包含：一晶片载体，其具有一上表面与一下表面，其中该下表面设有复数个第一导接垫；一晶片，其设置并电性连接至该晶片载体；以及复数个塔形凸块，其对应设置于该些第一导接垫，用以对外焊接，每一塔形凸块具有至少一第一裂缝抑制环，其是概与该些第一导接垫为平行，用以抑制焊接裂缝的扩散。本发明借由设置在晶片载体的外接端子是为塔形凸块，并具有至少一裂缝抑制环，而可有效的防止焊料焊接界面的裂缝扩散，避免电性断路的问题。此外，本发明还能够增加焊接固着强度，而可达成较高的产品耐用度。本发明由于能够有效的抑制微接触焊接点的裂缝扩散，特别适用于封装堆叠结构，非常适于实用。
Description
技术领域
本发明涉及一种半导体封装构造的立体堆叠技术，特别是涉及一种具有焊接裂缝抑制环的半导体封装构造，可运用于高密度封装堆叠模组的架构(Package-On-Package module，POP)。
背景技术
随着电子产品的微小化发展趋势，印刷电路板表面可供设置半导体封装构造的面积越来越小。故有一种半导体封装构造的立体堆叠技术，其是将复数个半导体封装构造相互堆叠在一起，成为封装堆叠模组(Package-On-Package module，POP)，以符合小型表面接合面积与高密度元件设置的要求。然而，焊接缺陷在封装堆叠的接合过程中是一大问题，封装构造的微间距使得端子与端子之间的焊接界面更容易受到应力而产生断裂，导致电性断路。
富士通(Fujitsu)公司在美国专利第6476503以及泰斯拉(Tessera)公司在美国专利公开第2006/0138647号，各提出一种可以应用于封装堆叠的微接触架构，利用柱状或针状的凸块焊接至焊料内。
请参阅图1所示，是现有习知的多个半导体封装构造在封装堆叠(POP)的截面示意图。一种现有习知的半导体封装构造100，其主要包含一晶片载体110、一晶片(晶片即芯片，以下均称为晶片)120以及复数个柱状凸块130。该晶片载体110具有一上表面111与一下表面112，其中该下表面112设有复数个第一导接垫113，该上表面111设有复数个第二导接垫114。该晶片120是设置该晶片载体110，并利用复数个焊线121通过该晶片载体110的打线槽孔115电性连接至该晶片载体110，并以一封胶体140密封该些焊线121。该些柱状凸块130是对应设置于该些第一导接垫113，连接在每一个第一导接垫113上是一个柱状凸块130。并利用焊料150焊接至下方半导体封装构造100的第二导接垫114，藉以达到微接触的结构型态，而可以增加信号接脚数(high pin count)并可增加走线面积，更可以缩小封装堆叠间隙(small POP stacking standoff)。
然而，其对于应力抵抗性会变得较为敏感，当应力产生在该些柱状凸块130的焊接界面时，裂缝会沿着该些柱状凸块130的倾斜连续侧壁131扩散，从而导致电性断路。
由此可见，上述现有的半导体封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的具有焊接裂缝抑制环的半导体封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富实务经验及专业知识，并配合学理运用，积极加以研究创新，以期创设一种新型的具有焊接裂缝抑制环的半导体封装构造，能够改进一般现有的半导体封装构造，使其更具有实用性。经过不断研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的半导体封装构造存在的缺陷，而提供一种新型的具有焊接裂缝抑制环的半导体封装构造，所要解决的技术问题是使其设置在晶片载体的外接端子是为塔形凸块，并具有至少一裂缝抑制环，可以防止焊料焊接界面的裂缝扩散，避免电性断路的问题。此外，还能够增加焊接固着性，达成较高的产品耐用度，非常适于实用。
本发明的另一目的在于，提供一种新型的具有焊接裂缝抑制环的半导体封装构造，所要解决的技术问题是使其能够抑制微接触焊接点的裂缝扩散，特别适用于封装堆叠(Package-On-Package，POP)，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体封装构造，其包含：一晶片载体，其具有一上表面与一下表面，其中该下表面设有复数个第一导接垫；一晶片，其设置并电性连接至该晶片载体；以及复数个塔形凸块，其对应设置于该些第一导接垫，用以对外焊接，每一塔形凸块具有至少一第一裂缝抑制环，其是概与该些第一导接垫为平行，用以抑制焊接裂缝的扩散。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装构造，其中所述的每一塔形凸块另具有一第二裂缝抑制环，其位于该第一裂缝抑制环与对应的第一导接垫之间，并与该第一裂缝抑制环是互为平行但不共平面。
前述的半导体封装构造，其中所述的第二裂缝抑制环的内径是大于该第一裂缝抑制环的内径。
前述的半导体封装构造，其中所述的第二裂缝抑制环的内径是概约相同于该第一裂缝抑制环的内径。
前述的半导体封装构造，其中所述的该些第一导接垫具有显露于该些塔形凸块的外环面。
前述的半导体封装构造，其另包含有焊料，其焊接该些塔形凸块。
前述的半导体封装构造，其中所述的焊料是更焊接至该些第一导接垫的外环面。
前述的半导体封装构造，其中所述的上表面设有复数个第二导接垫，以供设置另一半导体封装构造。
前述的半导体封装构造，其中所述的晶片载体是为一多层印刷电路板。
前述的半导体封装构造，其中所述的晶片载体具有一打线槽孔，并以复数个焊线通过该打线槽孔电性连接该晶片与该晶片载体。
前述的半导体封装构造，其另包含有一封胶体，其形成于该打线槽孔并突出于该下表面，以密封该些焊线。
前述的半导体封装构造，其中所述的晶片的一主动面是贴设于该晶片载体的该上表面。
前述的半导体封装构造，其中所述的晶片的一背面是显露于该晶片载体的该上表面。
前述的半导体封装构造，其中所述的晶片是设置于该晶片载体的该下表面，该些塔形凸块是排列于该晶片的侧边。
前述的半导体封装构造，其中所述的晶片的一背面是显露于该晶片载体的该下表面。
前述的半导体封装构造，其另包含有一热耦合元件，其形成于该晶片的显露背面。
前述的半导体封装构造，其另包含有一密封胶，其形成于该晶片载体的该下表面。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种具有焊接裂缝抑制环的半导体封装构造，主要包含一晶片载体、一晶片以及复数个塔形凸块。该晶片载体具有一上表面与一下表面，其中该下表面设有复数个第一导接垫。该晶片是设置并电性连接至该晶片载体。该些塔形凸块是对应设置于该些第一导接垫，用以对外焊接，每一塔形凸块具有至少一第一裂缝抑制环，其是概与该些第一导接垫为平行，用以抑制焊接裂缝的扩散。
借由上述技术方案，本发明具有焊接裂缝抑制环的半导体封装构造至少具有下列优点及有益效果：
1、本发明借由设置在晶片载体的外接端子是为塔形凸块，并具有至少一裂缝抑制环，而可以有效的防止焊料焊接界面的裂缝扩散，避免电性断路的问题。此外，本发明还能够增加焊接固着强度，而可达成较高的产品耐用度，非常适于实用。
2、本发明能够有效的抑制微接触焊接点的裂缝扩散，特别适用于封装堆叠(Package-On-Package，POP)，从而更加适于实用。
综上所述，本发明是有关于一种具有焊接裂缝抑制环的半导体封装构造，主要包含一晶片载体、一设置于该晶片载体的晶片以及复数个塔形凸块。该些塔形凸块是对应设置于该晶片载体的下表面的复数个导接垫。每一塔形凸块具有至少一裂缝抑制环，其概与该些导接垫为平行，用以抑制焊接裂缝的扩散。此外，能增强封装构造在微接触焊点的固着强度，可以达成较高的产品耐用度。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体封装构造具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的多个半导体封装构造在封装堆叠(POP)的截面示意图。
图2是依据本发明第一具体实施例，一种具有焊接裂缝抑制环的半导体封装构造相互堆叠的截面示意图。
图3是依据本发明第一具体实施例，该半导体封装构造的塔形凸块的立体示意图。
图4是依据本发明第二具体实施例，复数个具有焊接裂缝抑制环的半导体封装构造相互堆叠在一印刷电路板上的截面示意图。
图5是依据本发明第二具体实施例，该半导体封装构造的另一种塔形凸块形状的立体示意图。
10：印刷电路板 11：接垫
100：半导体封装构造 110：晶片载体
111：上表面 112：下表面
113：第一导接垫 114：第二导接垫
115：打线槽孔 120：晶片
121：焊线 130：柱状凸块
131：倾斜连续侧壁 140：封胶体
150：焊料 200：半导体封装构造
210：晶片载体 211：上表面
212：下表面 213：第一导接垫
213A：外环面 214：第二导接垫
215：打线槽孔 220：晶片
221：焊线 222：主动面
223：背面 230：塔形凸块
231：第一裂缝抑制环 232：第二裂缝抑制环
233：非连续侧壁 240：封胶体
250：焊料 300：半导体封装构造
310：晶片载体 311：上表面
312：下表面 313：第一导接垫
314：第二导接垫 320：晶片
321：凸块 322：主动面
323：背面 330：塔形凸块
331：第一裂缝抑制环 332：第二裂缝抑制环
333：非连续侧壁 330A：塔形凸块
331A：第一裂缝抑制环 332A：第二裂缝抑制环
333A：非连续侧壁 340：封胶体
350：焊料 360：热耦合元件
370：密封胶
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有焊接裂缝抑制环的半导体封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
请参阅图2所示，是依据本发明第一具体实施例，一种具有焊接裂缝抑制环的半导体封装构造相互堆叠的截面示意图。其是为两颗半导体封装构造200的堆叠组合，但并不受限制地，可以再往上堆叠更多颗半导体封装构造200，如三颗、四颗或更多。每一半导体封装构造200，主要包含一晶片载体210、一晶片220以及复数个塔形凸块230。
上述的晶片载体210，可为一多层印刷电路板，具有双面电性导通的结构。该晶片载体210具有一上表面211与一下表面212，其中：
该下表面212，设有复数个第一导接垫213，可作为该晶片载体210的外接垫。在本实施例中，该半导体封装构造200适用于封装堆叠(Package-On-Package，POP)；
该上表面211，可以设有复数个第二导接垫214，可以作为该晶片载体210的转接垫，以供设置另一半导体封装构造200。
上述的晶片220，是设置并电性连接至该晶片载体210，例如，可以利用粘晶材料将该晶片220的一主动面222贴设于该晶片载体210的该上表面211，再以复数个打线形成的焊线221将该晶片220的焊垫电性连接至该晶片载体210的内接指(图中未绘出)。
在本实施例中，该晶片载体210可具有一打线槽孔215，并以该些焊线221通过该打线槽孔215电性连接该晶片220与该晶片载体210。在不同的实施例中，该晶片220可以利用凸块(图中未绘出)覆晶接合至该晶片载体210，达到晶片设置与电性连接的目的。
在本发明的一具体架构中，该半导体封装构造200可以另包含有一封胶体240，以压模或点胶方式，形成于该打线槽孔215并突出于该下表面212，以密封该些焊线221。该封胶体240是可不覆盖该晶片220，以使该晶片220的一背面223可显露于该晶片载体210的该上表面211，而有利于散热与封装薄化。
上述的复数个塔形凸块230，该些塔形凸块230是对应设置于该些第一导接垫213。每一第一导接垫213上可连接有一塔形凸块230，用以对外焊接。请参阅图3所示，是依据本发明第一具体实施例，该半导体封装构造的塔形凸块的立体示意图。该塔形凸块230是为多层次分明的结构，每一塔形凸块230具有至少一第一裂缝抑制环231，其概与该些第一导接垫213为平行，故能使每一塔形凸块230具有复数个非连续侧壁233，该些非连续侧壁233与该第一裂缝抑制环231相接的上下环缘是直角或锐角弯折，构成裂缝停止阶，故该第一裂缝抑制环231能用以抑制焊接裂缝的扩散。在本实施例中，该些第一导接垫213是可具有显露于该些塔形凸块230的外环面213A，用以被一基板防焊层覆盖或是被焊料焊接。
请再参阅图3所示，每一塔形凸块230可另外具有一第二裂缝抑制环232，其是位于该第一裂缝抑制环231与对应的第一导接垫213之间，并与该第一裂缝抑制环231是互为平行但不共平面，并且该第二裂缝抑制环232的内径是大于该第一裂缝抑制环231的内径，以形成多个非连续侧壁233。
具体而言，本发明第一具体实施例的半导体封装构造200，可以另外包含有焊料250(如图2所示)，其是焊接一上方半导体封装构造200的该些第一导接垫213上的该些塔形凸块230与另一下方半导体封装构造200的该些第二导接垫214，达到半导体封装堆叠(POP)。较佳的，该焊料250是可更焊接至该些第一导接垫213的外环面213A，以使该些塔形凸块230被焊料250整个焊接接合。通常该焊料250是可以为无铅焊剂，以锡96.5％-银3％-铜0.5％的焊料而言，在到达回焊温度约摄氏217度以上，最高温约为摄氏245度时能够产生焊接的湿润性。而该些塔形凸块230则是可为具有熔点高于上述回焊温度的金属，如铜、金、铝等等。
因此，利用该些塔形凸块230防止裂缝扩散，以及增加该焊料250与该些塔形凸块230的焊接固着性，可以达成较高的焊接可靠度，并提升封装堆叠(POP)的产品耐用度。即使在热应力或机械应力的作用下，该些塔形凸块230的非连续侧面233与焊料250的焊接界面即使产生裂缝，藉由该第一裂缝抑制环231抑制焊接裂缝的扩散，裂缝不会沿着该些塔形凸块230的表面扩散，故能避免POP微接触焊接点发生电性断路的问题，进而提升了封装堆叠的上板可靠度(board level reliability)。此外，本发明的半导体封装构造亦可适用于一般无堆叠的封装产品，例如可以取代传统的窗口型球格阵列封装或微间隔球格阵列封装等等。
请参阅图4所示，是依据本发明第二具体实施例，复数个具有焊接裂缝抑制环的半导体封装构造相互堆叠在一印刷电路板上的截面示意图，绘示本发明的第二具体实施例的复数个半导体封装构造300相互堆叠并表面接合在一印刷电路板10上。本发明的第二具体实施例的半导体封装构造300，主要包含一晶片载体310、一晶片320以及复数个塔形凸块330。
上述的晶片载体310，具有一上表面311与一下表面312；其中：
该下表面312，设有复数个第一导接垫313。
该上表面311，是可设有复数个第二导接垫314，作为封装堆叠的转接垫，以供设置另一半导体封装构造300。
上述的晶片320，在本实施例中，是具有一主动面322与一相对的背面323，该晶片320具有复数个设置于该主动面322的凸块321，利用覆晶接合技术，该些凸块321能令该晶片320设置并电性连接至该晶片载体310。并且能以一如底部填充胶的封胶体340密封该些凸块321。在本实施例中，该晶片320是可设置于该晶片载体310的该下表面312，该些塔形凸块330则排列于该晶片320的侧边，故该晶片载体310的该上表面311为平坦状，不易于碰伤该晶片320与该些塔形凸块330。较佳地，该晶片320的该背面323是可显露于该晶片载体310的该下表面312，以利于散热。
上述的复数个塔形凸块330，请参阅图4所示，该些塔形凸块330是对应设置于该些第一导接垫313，用以对外焊接。利用焊料350焊接至该印刷电路板10的接垫11，或是另一下方的半导体封装构造300的第二导接垫314。该些塔形凸块330的形状可以与第一具体实施例的塔形凸块230相同或不相同。在一具体的结构中，该些塔形凸块330的形状是相同于该些塔形凸块230。每一塔形凸块330是具有至少一第一裂缝抑制环331，其概与该些第一导接垫313为平行，用以抑制焊接裂缝的扩散。在本实施例中，每一塔形凸块330可另具有一第二裂缝抑制环332，其位于该第一裂缝抑制环331与对应的第一导接垫313之间，并与该第一裂缝抑制环331是互为平行但不共平面，并且该第二裂缝抑制环332的内径是大于该第一裂缝抑制环331的内径，以形成多个非连续侧壁333。因此，当该些半导体封装构造300相互堆叠，该第一裂缝抑制环331能够防止裂缝的扩散，而该焊料350连接对应的该些塔形凸块330，具有更大的焊接面积与更复杂的焊接形状，而可以增加焊接固着性。
请参阅图5所示，是依据本发明第二具体实施例，该半导体封装构造的另一种塔形凸块形状的立体示意图。该另一种塔形凸块形状，是以另一种形状变化的塔形凸块330A置换该些塔形凸块330，该塔形凸块330A是由多节段的锥体所组成，其具有一第一裂缝抑制环331A以及至少一第二裂缝抑制环332A。其中，该第一裂缝抑制环331A与该第二裂缝抑制环332A，是概与该些第一导接垫313为平行，用以抑制焊接裂缝的扩散。而该第二裂缝抑制环332A，是位于该第一裂缝抑制环331A与对应的第一导接垫313之间，并与该第一裂缝抑制环331A是互为平行但不共平面。在本实施例中，该第二裂缝抑制环332A的内径是与该第一裂缝抑制环331A的内径大约为相同，用以形成多个具有锐角边缘的非连续侧壁333，而可以增进焊接裂缝抑制效果，并可以获得较佳的焊接面积与焊接强度。
请再参阅图4所示，当复数个半导体封装构造300相互堆叠在一印刷电路板上10，较佳的，每一半导体封装构造300另还包含有一热耦合元件360，如导热介面物质(Thermal Interface Material，TIM)或散热膏，其是形成于该晶片320的显露背面323，可热耦合至该印刷电路板10或下方的半导体封装构造300的晶片载体310，以均匀散热。
在一更详细的具体结构中，每一半导体封装构造300另还包含有一密封胶370，如底部填充胶，其形成于该晶片载体310的该下表面312，以密封该焊料350与该晶片320，可以避免尘埃落入或沉积在封装堆叠间隙(POPgap)，有效的消除可能的污染或电性短路。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (17)
1.一种半导体封装构造，其特征在于其包含：
一晶片载体，其具有一上表面与一下表面，其中该下表面设有复数个第一导接垫；
一晶片，其设置并电性连接至该晶片载体；以及
复数个塔形凸块，其对应设置于该些第一导接垫，用以对外焊接，每一塔形凸块具有至少一第一裂缝抑制环，其是概与该些第一导接垫为平行，用以抑制焊接裂缝的扩散。
2.根据权利要求1所述的半导体封装构造，其特征在于其中所述的每一塔形凸块另具有一第二裂缝抑制环，其位于该第一裂缝抑制环与对应的第一导接垫之间，并与该第一裂缝抑制环是互为平行但不共平面。
3.根据权利要求2所述的半导体封装构造，其特征在于其中所述的第二裂缝抑制环的内径是大于该第一裂缝抑制环的内径。
4.根据权利要求2所述的半导体封装构造，其特征在于其中所述的第二裂缝抑制环的内径是概约相同于该第一裂缝抑制环的内径。
5.根据权利要求1所述的半导体封装构造，其特征在于其中所述的该些第一导接垫具有显露于该些塔形凸块的外环面。
6.根据权利要求1或5所述的半导体封装构造，其特征在于其另包含有焊料，其焊接该些塔形凸块。
7.根据权利要求6所述的半导体封装构造，其特征在于其中所述的焊料是更焊接至该些第一导接垫的外环面。
8.根据权利要求1所述的半导体封装构造，其特征在于其中所述的上表面设有复数个第二导接垫，以供设置另一半导体封装构造。
9.根据权利要求1所述的半导体封装构造，其特征在于其中所述的晶片载体是为一多层印刷电路板。
10.根据权利要求9所述的半导体封装构造，其特征在于其中所述的晶片载体具有一打线槽孔，并以复数个焊线通过该打线槽孔电性连接该晶片与该晶片载体。
11.根据权利要求10所述的半导体封装构造，其特征在于其另包含有一封胶体，其形成于该打线槽孔并突出于该下表面，以密封该些焊线。
12.根据权利要求1所述的半导体封装构造，其特征在于其中所述的晶片的一主动面是贴设于该晶片载体的该上表面。
13.根据权利要求12所述的半导体封装构造，其特征在于其中所述的晶片的一背面是显露于该晶片载体的该上表面。
14.根据权利要求1所述的半导体封装构造，其特征在于其中所述的晶片是设置于该晶片载体的该下表面，该些塔形凸块是排列于该晶片的侧边。
15.根据权利要求14所述的半导体封装构造，其特征在于其中所述的晶片的一背面是显露于该晶片载体的该下表面。
16.根据权利要求15所述的半导体封装构造，其特征在于其另包含有一热耦合元件，其形成于该晶片的显露背面。
17.根据权利要求14所述的半导体封装构造，其特征在于其另包含有一密封胶，其形成于该晶片载体的该下表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710142006 CN101369559A (zh) | 2007-08-13 | 2007-08-13 | 具有焊接裂缝抑制环的半导体封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710142006 CN101369559A (zh) | 2007-08-13 | 2007-08-13 | 具有焊接裂缝抑制环的半导体封装构造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101369559A true CN101369559A (zh) | 2009-02-18 |
Family
ID=40413295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710142006 Pending CN101369559A (zh) | 2007-08-13 | 2007-08-13 | 具有焊接裂缝抑制环的半导体封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101369559A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378748A (zh) * | 2012-04-24 | 2013-10-30 | 光宝电子(广州)有限公司 | 电源供应器及同步整流模块电路板 |
| CN104396354A (zh) * | 2012-06-19 | 2015-03-04 | 恩德莱斯和豪瑟尔两合公司 | 经由焊接将部件连接到载体的方法以及连接到载体的部件 |
| CN110324956A (zh) * | 2018-03-30 | 2019-10-11 | 广州市信宏洗衣机械有限公司 | 一种多层电路板的散热装置 |
-
2007
- 2007-08-13 CN CN 200710142006 patent/CN101369559A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378748A (zh) * | 2012-04-24 | 2013-10-30 | 光宝电子(广州)有限公司 | 电源供应器及同步整流模块电路板 |
| CN104396354A (zh) * | 2012-06-19 | 2015-03-04 | 恩德莱斯和豪瑟尔两合公司 | 经由焊接将部件连接到载体的方法以及连接到载体的部件 |
| CN104396354B (zh) * | 2012-06-19 | 2018-07-03 | 恩德莱斯和豪瑟尔两合公司 | 制造压力传感器的方法 |
| US10099318B2 (en) | 2012-06-19 | 2018-10-16 | Endress+Hauser Se+Co.Kg | Method for connecting a component to a support via soldering and component connectable with a support |
| CN110324956A (zh) * | 2018-03-30 | 2019-10-11 | 广州市信宏洗衣机械有限公司 | 一种多层电路板的散热装置 |
| CN110324956B (zh) * | 2018-03-30 | 2022-05-20 | 广州市信宏洗衣机械有限公司 | 一种多层电路板的散热装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7619305B2 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
| KR101661442B1 (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
| TW502406B (en) | Ultra-thin package having stacked die | |
| KR101009121B1 (ko) | 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법 | |
| TWI601219B (zh) | 電子封裝件及其製法 | |
| TWI541966B (zh) | 封裝堆疊結構及其製法 | |
| CN101355070A (zh) | 多柱体的可堆叠半导体封装构造 | |
| CN102386146A (zh) | 电子装置 | |
| US20090091027A1 (en) | Semiconductor package having restraining ring surfaces against soldering crack | |
| CN100539128C (zh) | 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置 | |
| JP4777692B2 (ja) | 半導体装置 | |
| CN101369559A (zh) | 具有焊接裂缝抑制环的半导体封装构造 | |
| TWI556332B (zh) | 封裝堆疊結構及其製法 | |
| TWI377662B (en) | Multiple flip-chip package | |
| CN102044528A (zh) | 层叠封装件及其制造方法 | |
| JP4829853B2 (ja) | 半導体ｐｏｐ装置 | |
| TWI394247B (zh) | 免用焊料之金屬柱晶片連接構造與方法 | |
| KR100997788B1 (ko) | 반도체 패키지 | |
| CN102556938B (zh) | 芯片叠层封装结构及其制造方法 | |
| KR20080002449A (ko) | 패키지 인 패키지 | |
| JP2005019814A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20110124094A (ko) | 수직형 칩을 갖는 반도체 패키지 제조방법 | |
| JP2010098225A (ja) | 半導体装置 | |
| JP7136681B2 (ja) | 電子制御装置 | |
| TWI435426B (zh) | 半導體立體封裝構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090218 |