KR20110124094A - 수직형 칩을 갖는 반도체 패키지 제조방법 - Google Patents

수직형 칩을 갖는 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR20110124094A
KR20110124094A KR1020100043681A KR20100043681A KR20110124094A KR 20110124094 A KR20110124094 A KR 20110124094A KR 1020100043681 A KR1020100043681 A KR 1020100043681A KR 20100043681 A KR20100043681 A KR 20100043681A KR 20110124094 A KR20110124094 A KR 20110124094A
Authority
KR
South Korea
Prior art keywords
metal pad
conductive connection
conductive
bump
connection part
Prior art date
Application number
KR1020100043681A
Other languages
English (en)
Inventor
정진욱
김대진
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020100043681A priority Critical patent/KR20110124094A/ko
Publication of KR20110124094A publication Critical patent/KR20110124094A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

수직형 칩을 갖는 반도체 패키지 제조방법을 제공한다.
본 발명은 적어도 하나의 수직형 반도체칩을 기판상에 구비하는 반도체 패키지를 제조하는 방법에 있어서, 상기 수직형 반도체칩의 일측면에 형성된 측면 본딩패드에 적어도 하나의 범프볼을 배치하여 일정길이의 도전성 연결부를 형성하는 단계 ; 상기 도전성 연결부가 상기 기판의 상부면에 구비된 금속패드에 근접하도록 수직하게 상기 반도체칩을 기판상에 탑재하는 단계 ; 및 상기 반도체칩이 탑재되는 탑재영역과 상기 도전성 연결부가 금속패드에 접속되는 접속영역이 서로 분리되도록 상기 도전성 연결부와 금속패드를 전기적으로 연결하는 단계 ; 를 포함한다.

Description

수직형 칩을 갖는 반도체 패키지 제조방법{Method for Fabricating the Semiconductors Package having a vertical chip}
본 발명은 수직형 칩을 갖는 반도체 패키지를 제조하는 방법에 관한 것으로, 더욱 상세히는 기판상에 수직하게 배치되는 반도체칩의 측면에 구비되는 본딩패드의 설계 자유도를 높일 수 있고, 박리현상을 방지할 수 있는 한편, 페이스트에 의한 측면 본딩패드의 쇼트를 방지할 수 있는 수직형 칩을 갖는 반도체 패키지 제조방법에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 다양한 요구에 따라 전자기기는 더욱 더 소형화, 경량화, 고용량화 및 다기능화되고 있는 실정이며, 이러한 전자기에 채용되는 반도체 칩을 패키징하는 기술은 이러한 요구에 따라 동일 또는 이종의 반도체 칩들을 하나의 단위 패키지로 구현하는 것이다.
한편, 방위측정 또는 내비게이션을 위해서 지구의 자기장을 센싱하는데 사용되는 자기센서는 도로 탐색 및 항해용 내비게이션에서 주요한 수단으로 적용되고 있으며, 다양한 용도로 활용되고 있다.
이러한 자기센서를 적용하는 반도체 패키지에서는 자기 센서 및/또는 경사 센서와 같은 필수적인 2차원 및 3차원 센서가 Z축 방향(예를 들어, 인쇄회로기판(PCB)의 평면의 수직방향)으로 최소의 높이를 갖는 것을 요구한다.
Z 방향으로 수직 센서를 탑재하는 것은, 반도체 조립 산업, 특히 공간상 제한이 있는 응용분야에 있어서는 중요한 과제이다. 기존의 방법은 제한된 공간을 갖고, 비용에 민감하고, 큰 부피를 갖는 Z축센서를 탑재하는 것이 곤란하다. 따라서, 인쇄회로기판의 표면에 탑재된 다른 센서에 대해서 Z축 방향으로 힘 또는 자기장을 측정하는 센서를 직교하도록 탑재하는 요구가 존재하였다. 특히, 직각의 센서를, 무선 전화기 및 기타의 소비자용 또는 상업적 용도의 응용장치에서 작은 측면 크기를 갖도록 탑재하는 요구가 존재한다. 그러한 요구는 비용에 민감하고, 큰 체적을 갖고, 일반적인 PCB 조립공정에 용이하게 적용가능하도록 충족되어야 한다.
대한민국 공개특허 10-2009-0029174호에는 기판상에 주문형 집적회로와 더불어 X축센서, Y축센서 및 Z축센서를 탑재하는 3차원 집적 컴파스 패키지를 개시하고 있다.
그러나, 이러한 반도체 패키지는 인쇄회로기판의 금속패드와 솔더범프를 매개로 접합되는 측면 본딩패드를 Z축센서의 측면 하부단에 반드시 설계해만 하기 때문에 Z축센서의 패드에 대한 설계 자유도가 제한하는 문제점이 있었다.
또한, 도 1에 도시한 바와 같이, Z축 센서(10)의 측면본딩패드(12)에 올려지는 범프볼(13)와, 기판(20)의 금속패드(22)에 도포되는 솔더 페이스트(23)를 매개로 접합하는 경우, 서로 다른 소재로 이루어진 Au소재의 범프볼(13)과 솔더페이스(23)간의 약한 접착력으로 인해 반도체 패키지의 몰딩이후 또는 보드 마운트시 Z축 센서가 인쇄회로기판으로부터 분리되는 박리현상을 유발하여 제품불량을 초래하였다.
그리고, 솔더링시 상기 솔더페이스트(23)가 Z축 센서(10)와 인쇄회로기판(10)사이 그리고 Z축 센서(10)의 측면을 따라 흘러 확산되면서 상기 Z축 센서(10)의 측면에 구비된 측면 본딩패드들에 접촉될 수 있고 이로 인하여 측면 본딩패드간의 쇼트현상을 초래하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 기판상에 수직하게 배치되는 반도체칩의 측면에 구비되는 본딩패드의 설계 자유도를 높일 수 있고, 박리현상을 방지할 수 있는 한편, 페이스트에 의한 측면 본딩패드의 쇼트를 방지할 수 있는 수직형 칩을 갖는 반도체 패키지 제조방법을 제공하고자 한다.
상기 목적을 달성하기 위한 구체적인 수단으로서 본 발명은, 적어도 하나의 수직형 반도체칩을 기판상에 구비하는 반도체 패키지를 제조하는 방법에 있어서, 상기 수직형 반도체칩의 일측면에 형성된 측면 본딩패드에 적어도 하나의 범프볼을 배치하여 일정길이의 도전성 연결부를 형성하는 단계 ; 상기 도전성 연결부가 상기 기판의 상부면에 구비된 금속패드에 근접하도록 수직하게 상기 반도체칩을 기판상에 탑재하는 단계 ; 및 상기 반도체칩이 탑재되는 탑재영역과 상기 도전성 연결부가 금속패드에 접속되는 접속영역이 서로 분리되도록 상기 도전성 연결부와 금속패드를 전기적으로 연결하는 단계 ; 를 포함하는 수직형 칩을 갖는 반도체 패키지 제조방법을 포함한다.
바람직하게, 상기 도전성 연결부는 다층으로 연속적층되는 복수개의 범프볼를 포함하고, 상기 금속패드는 상기 도전성 연결부의 단부에 구비되는 범프볼과 직접 접하여 상기 도전성 연결부와 전기적으로 접속된다.
바람직하게, 상기 도전성 연결부는 다층으로 연속적층되는 복수개의 범프볼을 포함하고, 상기 금속패드는 상기 도전성 연결부의 단부에 구비되는 범프볼에 도포되는 일정량의 솔더페이스트에 의해서 상기 도전성 연결부와 전기적으로 접속된다.
바람직하게, 상기 도전성 연결부는 다층으로 연속적층되는 복수개의 범프볼의 단부에 구비되는 직선형 도전부재를 포함하고, 상기 금속패드는 상기 직선형 도전부재의 단부에 구비되는 다른 범프볼과 직접 접하여 상기 도전성 연결부와 전기적으로 직접 접속된다.
더욱 바람직하게, 상기 도전성 연결부는 동일한 외경크기를 갖는 복수개의 범프볼로 구비되거나 상기 금속패드측으로 갈수록 외경크기가 점차 커지는 복수개의 범프볼로 구비된다.
바람직하게, 상기 도전연결부는 상기 반도체칩의 측면 본딩패드에 형성된 범브볼과 일단이 와이어본딩되는 곡선형 도전부재를 포함하고, 상기 금속패드는 상기 직선형 도전부재의 단부에 구비되는 범프볼과 직접 접하거나 솔더페이스트를 매개로 하여 상기 도전성 연결부와 전기적으로 접속된다.
바람직하게, 상기 도전연결부는 측면본딩패드에 형성되는 범프볼로부터 연장되는 곡선형 도전부재를 포함하고, 상기 금속패드는 상기 범프볼로부터 연장되는 곡선형 도전부재의 단부와 와이어본딩되어 상기 도전성 연결부와 전기적으로 접속된다.
바람직하게, 상기 도전연결부는 측면본딩패드에 형성되는 범프볼과 금속패드에 형성된 다른 범프볼사이를 연결하는 곡선형 도전부재를 포함하고, 상기 금속패드는 곡선형 도전부재의 단부에 연결된 범프볼과 접하여 상기 도전성 연결부와 전기적으로 접속된다.
본 발명에 의하면, 수직형 반도체칩의 측면 본딩패드에 적어도 하나의 범프볼을 배치하여 일정길이의 도전성 연결부를 형성하고, 기판상에 반도체칩이 수직하게 탑재되는 탑재영역과 도전성 연결부가 금속패드에 접속되는 접속영역이 서로 분리되도록 도전성 연결부와 금속패드를 전기적으로 연결함으로써, 기판상에 수직하게 탑재된 반도체칩의 측면에 구비되는 측면본딩패드의 형성위치를 기판의 금속패드에 근접하는 하부단에 한정하지 않고 측면에 임위위치에 자유롭게 형성할 수 있도록 설계 자유도를 높일 수 있고, 패키지 제품의 전체높이를 낮추어 제품의 박형화 및 소형화를 도모할 수 있다.
또한, 반도체칩의 탑재영역과 금속패드의 접속영역을 서로 완전히 분리하여 접속영역 또는 탑재영역에서 발생하는 크랙에 기인하는 반도체칩의 접착불량 또는 접속부위의 박리불량을 사전에 예방할 수 있는 한편, 반도체칩측으로 흐르는 페이스트에 기인하는 측면 본딩패드의 쇼트를 방지하여 제품의 신뢰성을 향상시킬 수 있는 효과가 얻어진다.
도 1은 본 발명의 제1실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 2는 본 발명의 제2실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 3은 본 발명의 제3실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 4(a)(b)는 본 발명의 제4실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 5는 본 발명의 제5실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 6은 본 발명의 제6실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 7은 종래기술에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
본 발명의 바람직한 실시예에 대해서 첨부된 도면을 따라 더욱 상세히 설명한다.
본 발명의 제1실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법은 도전성 연결부를 형성하는 단계, 수직형 반도체칩을 기판상에 탑재하는 단계 및 수직형 반도체 칩과 기판을 전기적으로 연결하는 단계를 포함하여 반도체 패키지를 제조하는 것이다.
즉, 상기 도전성 연결부(130)를 형성하는 단계는 도 1에 도시한 바와 같이, 대략 직육면체상의 반도체칩(110)의 일측면에 상기 기판(120)에 형성된 금속패드(122)와 대응하여 전기적으로 연결되는 도전성 연결부(130)를 형성하는 것이다.
이러한 도전성 연결부(130)는 상기 반도체칩(110)의 일측면에 외부노출되도록 형성되는 적어도 하나의 측면본딩패드(112)에 올려지는 적어도 하나의 범프볼(131)에 의해서 구비될 수 있다.
이에 따라, 상기 도전성 연결부(130)를 형성하는 단계는 상기 반도체칩(110)의 일측면에 형성된 측면본딩패드(112)가 상부로 노출되도록 상기 반도체칩(110)을 수평하게 배치한 상태에서 상기 측면본딩패드(112)의 직상부에 배치된 디스펜서(150)로부터 공급되는 범프볼(131)을 높이방향으로 연속 다층으로 상기 측면본딩패드의 표면상에 적층하여 일정길이의 도전성 연결부(130)를 형성하는 것이다.
여기서, 상기 범프볼(131)은 Au소재의 골드범프볼 또는 솔더볼일 수 있으며,적층갯수 및 외경크기는 반도체칩(110)의 측면본딩패드(112)와 기판(120)의 금속패드(122)간의 설계거리에 따라 달라질 수 있다.
상기 수직형 반도체칩(110)을 기판(140)상에 탑재하는 단계는 상기 도전성 연결부(130)를 형성하기 위해서 수평하게 배치된 수직형 반도체칩(110)을 도면상 시계방향으로 90도 회전시켜 수직상태로 전환한 다음, 상기 수직형 반도체칩(110)의 하부단이 기판(120)의 상부면에 고정되도록 수직하게 탑재한다.
이러한 경우, 상기 수직형 반도체칩(110)의 일측면에 형성된 측면본딩패드(112)에 형성된 도전성 연결부(130)의 단부는 기판(120)의 상부면에 구비된 접속패드(122)에 최대한 근접하도록 배치된다.
상기 반도체칩(110)은 상기 기판(120)의 상부면에 함몰형성된 배치홈(126)에 접착제를 매개로 하여 수직하게 고정되도록 탑재되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 상기 배치홈이 형성되지 않은 기판의 상부면에 금속패드와 근접하도록 탑재될 수도 있다.
연속하여, 상기 도전성 연결부(130)와 금속패드(122)를 전기적으로 연결하는 단계는 상기 반도체칩(110)이 기판(120)상에 탑재되는 탑재영역과 상기 도전성 연결부(130)가 금속패드(122)에 접속되는 접속영역이 서로 분리되도록 상기 측면본딩패드의 표면상에 구비된 도전성 연결부(130)에 의해 상기 반도체칩(110)과 금속패드(122)사이에 일정크기의 간격을 확보한 상태에서 상기 도전성 연결부(130)의 단부와 금속패드(122)사이를 직접 또는 간접적으로 접합하여 이들을 전기적으로 연결하는 것이다.
이러한 금속패드(122)는 도 1에 도시한 바와 같이, 상기 도전성 연결부(130)의 단부로부터 하향된 범프볼(131)과 접하여 외부로부터 제공되는 열원에 의한 열융착에 의해서 끝단의 범프볼(131)과 직접 연결되어 상기 도전성 연결부(130)와 전기적으로 접속될 수 있다.
여기서, 상기 도전성 연결부(130)는 동일한 외경크기를 갖는 복수개의 범프볼(131)로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 상기 금속패드(122)측으로 연장되는 도전성 연결부(130)가 자중에 의해서 금속패드(122)로 원활하게 하향되도록 금속패드(122)측으로 갈수록 외경크기가 점차 커지는 복수개의 범프볼로 구비될 수도 있다.
도 2는 본 발명의 제2실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도로서, 상기 도전성 연결부(130)와 금속패드(122)가 서로 접속되는 접속영역에서 상기 도전성 연결부(130)는 다층으로 연속하여 적층되는 복수개의 볼범프(131)로 이루어짐으로써, 상기 금속패드(122)는 도 2에 도시한 바와 같이 상기 도전성 연결부(130)의 단부에 구비되는 범프볼(131)에 도포되는 솔더페이스트(132)를 매개로 하여 상기 도전성 연결부(130)와 전기적으로 접속되는 것이다. .
도 3은 본 발명의 제3실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도로서, 상기 도전성 연결부(130)와 금속패드(122)가 서로 접속되는 접속영역에서 상기 도전성 연결부(130)는 다층으로 연속적층되는 복수개의 볼범프(131)에 연결되는 일정길이의 직선형 도전부재 (133)와, 상기 직선형 도전부재 의 단부에 연결되는 다른 범프볼을 포함한다.
이에 따라, 상기 직선형 도전부재 (133)는 측면본딩패드(112)의 표면상에 다층으로 연속적층되는 복수개의 범프볼 중 단부에 연결되고, 상기 금속패드(122)는 도 3에 도시한 바와 같이 상기 직선형 도전부재(133)의 단부에 연결되는 다른 범프볼(131)과 접하여 열융착에 의해서 상기 도전성 연결부(130)와 전기적으로 접속되는 것이다
여기서, 상기 직선형 도전부재(133)는 금,구리와 같은 도전성 금속소재로 이루어지는 직선바형태로 이루어질 수 있다.
도 4(a)(b)는 본 발명의 제4실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도로서, 상기 도전성 연결부를 형성하는 단계는 상기 반도체칩(110)의 일측면에 형성된 측면본딩패드(112)가 상부로 노출되도록 상기 반도체칩(110)을 수평하게 배치한 상태에서 상기 측면본딩패드(112)의 직상부에 배치된 디스펜서(150)로부터 공급된 범프볼(131)을 형성하고, 상기 범프볼(131)에 일단이 접하도록 곡선형 도전부재(133)를 와이어본딩하고, 수직상태로 전환된 반도체칩(110)을 기판상에 탑재하여 고정한 다음, 도 4(a)에 도시한 바와 같이 상기 기판(120)의 금속패드(122)와 대응하는 상기 곡선형 도전부재(133)의 타단에 금속패드(122)상에 올려지는 다른 범프볼(131)을 형성하여 일정길이의 도전성 연결부(130)를 형성하거나 도 4(b)에 도시한 바와 같이, 상기 기판(120)의 금속패드(122)와 대응하는 상기 곡선형 도전부재(133)의 타단에 금속패드(122)상에 도포되는 솔더페이트(132)를 형성하여 일정길이의 는 것이다.
상기 도전성 연결부(130)와 금속패드(122)가 서로 접속되는 접속영역에서 상기 도전성 연결부(130)는 좌우한쌍의 범프볼(131)사이에 곡선형 도전부재(134)를 구비하도록 상기 측면본딩패드(112)에 올려진 범프볼(131)과 일단이 와이어본딩되는 곡선형 도전부재(134)와, 상기 곡선형 도전부재(134)의 타단과 연결되도록 상기 금속패드(122)상에 올려지는 다른 범프볼(131)을 포함하거나 상기 곡선형 도전부재(134)의 타단과 금속패드(122)사이에 도포되는 솔더페이스트(132)를 포함한다.
이에 따라, 상기 금속패드(122)는 일정길이의 곡선형 도전부재(134)의 단부에 연결된 범프볼(131)과 직접 접하거나 솔더페이스트(132)의 열융착에 의해서 상기 도전성 연결부(130)와 전기적으로 접속되는 것이다
도 5는 본 발명의 제5실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도로서, 상기 도전성 연결부를 형성하는 단계는 상기 반도체칩(110)의 일측면에 형성된 측면본딩패드(112)가 상부로 노출되도록 상기 반도체칩(110)을 수평하게 배치한 상태에서 상기 측면본딩패드(112)의 직상부에 배치된 디스펜서로부터 공급되어 상기 측면본딩패드의 표면상에 범프볼(131)을 형성한 다음, 상기 범프볼(131)로부터 금속패드(122)까지 곡선형으로 연장되는 곡선형 도전부재(134)를 구비하여 일정길이의 도전성 연결부(130)를 형성하는 것이다.
이에 따라, 상기 금속패드(122)는 상기 범프볼(131)로부터 금속패드(122)까지 곡선형으로 연장되는 곡선형 도전부재(134)의 단부와 와이어본딩되어 상기 도전성 연결부(130)와 전기적으로 접속되는 것이다
도 6은 본 발명의 제6실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도로서, 상기 도전성 연결부를 형성하는 단계는 상기 반도체칩(110)을 기판상에 수직하게 탑재한 상태에서 상기 반도체칩(110)의 일측면에 형성된 측면본딩패드(112)의 표면에 디스펜서(150)로부터 공급되는 범프볼(131)을 형성한 다음, 상기 범프볼(131)로부터 금속패드(122)까지 곡선형으로 연장되는 곡선형 도전부재(134)를 구비하여 일정길이의 도전성 연결부(130)를 형성하거나 상기 반도체칩(110)의 일측면에 형성된 측면본딩패드(112)의 표면과 금속패드(122)에 디스펜서(150)로부터 공급되는 범프볼(131)을 각각 형성한 다음, 좌우한쌍의 범프볼(131)사이를 곡선형으로 연결하는 곡선형 도전부재(134)를 구비하여 일정길이의 도전성 연결부(130)를 형성할 수 있다.
이에 따라, 상기 금속패드(122)는 상기 측면본딩패드(112)에 연결된 범프볼(131)로부터 금속패드(122)까지 곡선형으로 연장되는 곡선형 도전부재(134)의 단부와 와이어본딩되거나 상기 측면본딩패드(112)에 연결된 범프볼(131)로부터 곡선형으로 연장되는 곡선형 도전부재(134)의 단부에 형성된 다른 범프볼(131)과 접하여 상기 도전성 연결부(130)와 전기적으로 접속된다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
110 : 수직형 반도체칩 112 : 측면본딩패드
120 : 기판 122 : 금속패드
130 : 도전성 연결부 131 : 범프볼
132 : 솔더페이스트 133 : 직선형 도전부재
134 : 곡선형 도전부재 150 : 디스펜서

Claims (8)

  1. 적어도 하나의 수직형 반도체칩을 기판상에 구비하는 반도체 패키지를 제조하는 방법에 있어서,
    상기 수직형 반도체칩의 일측면에 형성된 측면 본딩패드에 적어도 하나의 범프볼을 배치하여 일정길이의 도전성 연결부를 형성하는 단계 ;
    상기 도전성 연결부가 상기 기판의 상부면에 구비된 금속패드에 근접하도록 수직하게 상기 반도체칩을 기판상에 탑재하는 단계 ; 및
    상기 반도체칩이 탑재되는 탑재영역과 상기 도전성 연결부가 금속패드에 접속되는 접속영역이 서로 분리되도록 상기 도전성 연결부와 금속패드를 전기적으로 연결하는 단계 ; 를 포함하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  2. 제1항에 있어서,
    상기 도전성 연결부는 다층으로 연속적층되는 복수개의 범프볼를 포함하고, 상기 금속패드는 상기 도전성 연결부의 단부에 구비되는 범프볼과 직접 접하여 상기 도전성 연결부와 전기적으로 접속됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  3. 제1항에 있어서,
    상기 도전성 연결부는 다층으로 연속적층되는 복수개의 범프볼을 포함하고, 상기 금속패드는 상기 도전성 연결부의 단부에 구비되는 범프볼에 도포되는 일정량의 솔더페이스트에 의해서 상기 도전성 연결부와 전기적으로 접속됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  4. 제1항에 있어서,
    상기 도전성 연결부는 다층으로 연속적층되는 복수개의 범프볼의 단부에 구비되는 직선형 도전부재를 포함하고, 상기 금속패드는 상기 직선형 도전부재의 단부에 구비되는 다른 범프볼과 직접 접하여 상기 도전성 연결부와 전기적으로 직접 접속됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 도전성 연결부는 동일한 외경크기를 갖는 복수개의 범프볼로 구비되거나 상기 금속패드측으로 갈수록 외경크기가 점차 커지는 복수개의 범프볼로 구비됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  6. 제1항에 있어서,
    상기 도전연결부는 상기 반도체칩의 측면 본딩패드에 형성된 범브볼과 일단이 와이어본딩되는 곡선형 도전부재를 포함하고, 상기 금속패드는 상기 직선형 도전부재의 단부에 구비되는 범프볼과 직접 접하거나 솔더페이스트를 매개로 하여 상기 도전성 연결부와 전기적으로 접속됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  7. 제1항에 있어서,
    상기 도전연결부는 측면본딩패드에 형성되는 범프볼로부터 연장되는 곡선형 도전부재를 포함하고, 상기 금속패드는 상기 범프볼로부터 연장되는 곡선형 도전부재의 단부와 와이어본딩되어 상기 도전성 연결부와 전기적으로 접속됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  8. 제1항에 있어서,
    상기 도전연결부는 측면본딩패드에 형성되는 범프볼과 금속패드에 형성된 다른 범프볼사이를 연결하는 곡선형 도전부재를 포함하고, 상기 금속패드는 곡선형 도전부재의 단부에 연결된 범프볼과 접하여 상기 도전성 연결부와 전기적으로 접속됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
KR1020100043681A 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법 KR20110124094A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043681A KR20110124094A (ko) 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043681A KR20110124094A (ko) 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20110124094A true KR20110124094A (ko) 2011-11-16

Family

ID=45394064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043681A KR20110124094A (ko) 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20110124094A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3126257A1 (fr) * 2021-08-17 2023-02-24 Stmicroelectronics (Grenoble 2) Sas Connecteur
CN117116922A (zh) * 2023-10-09 2023-11-24 星科金朋半导体（江阴）有限公司 封装结构及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3126257A1 (fr) * 2021-08-17 2023-02-24 Stmicroelectronics (Grenoble 2) Sas Connecteur
CN117116922A (zh) * 2023-10-09 2023-11-24 星科金朋半导体（江阴）有限公司 封装结构及封装方法

Similar Documents

Publication Publication Date Title
KR101009121B1 (ko) 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
CN103094232B (zh) 芯片封装结构
TWI601219B (zh) 電子封裝件及其製法
TWI481001B (zh) 晶片封裝結構及其製造方法
TW201351579A (zh) 高密度立體封裝
JP2003174120A (ja) 半導体装置およびその製造方法
TWI520285B (zh) 半導體封裝件及其製法
JP2008159955A (ja) 電子部品内蔵基板
TWI587411B (zh) 具有可路由電路之積體電路封裝系統及其製造方法
TW201735437A (zh) 電子封裝件
TWI559464B (zh) 封裝模組及其基板結構
US8546187B2 (en) Electronic part and method of manufacturing the same
KR101474189B1 (ko) 집적회로 패키지
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
KR20110124094A (ko) 수직형 칩을 갖는 반도체 패키지 제조방법
JP2009238855A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
TWI555101B (zh) 封裝結構及其製法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
CN107611098A (zh) 电子封装件及其制法
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
US20190118309A1 (en) Joint structure, electronic component module, electronic component unit, and method of manufacturing electronic component unit
CN101459151A (zh) 焊接基板、采用该焊接基板的电子封装构造及其封装方法
JP2007141947A (ja) 半導体装置およびその製造方法
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination