CN101459151A - 焊接基板、采用该焊接基板的电子封装构造及其封装方法 - Google Patents
焊接基板、采用该焊接基板的电子封装构造及其封装方法 Download PDFInfo
- Publication number
- CN101459151A CN101459151A CNA2007101249933A CN200710124993A CN101459151A CN 101459151 A CN101459151 A CN 101459151A CN A2007101249933 A CNA2007101249933 A CN A2007101249933A CN 200710124993 A CN200710124993 A CN 200710124993A CN 101459151 A CN101459151 A CN 101459151A
- Authority
- CN
- China
- Prior art keywords
- pad
- welding substrate
- fan out
- conductor
- welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明提供一种焊接基板、采用该焊接基板的电子封装构造及其封装方法。该焊接基板包括多个扇出导线及一接脚焊垫区，该接脚焊垫区包括多个焊接点，其中至少一扇出导线电连接该接脚焊垫区，且该焊接点的高度大于该扇出导线的高度。通过该焊接点与该扇出导线的高度差，有效提高采用该焊接基板的电子封装构造的可靠度。
Description
技术领域
本发明涉及一种焊接基板、采用该焊接基板的电子封装构造及其封装方法。
背景技术
随着电子科学技术的发展，电子封装技术也同样取得日新月异的变化。因应高散热、高传导速率的电信需求，各式电子封装技术均已被广泛应用至半导体器件与薄膜晶体管基板的封装、半导体器件与印刷电路板的封装以及软性印刷电路板与硬性印刷电路板的封装等各种领域中。
通常在各式电子封装制造工艺中，电子封装技术主要包括：球栅矩阵式封装(Ball Grid Array Package，BGA Package)技术、覆晶封装(Filp-Chip Bonding)技术、芯片尺寸封装(Chip ScalePackage，CSP)技术以及芯片直贴封装(Direct Chip AttachmentPackage，DAC Package)等。
然而采用上述封装技术封装半导体器件在薄膜晶体管基板、印刷电路板等焊接基板表面时，还存在如下技术瓶颈：
首先，因为上述半导体器件的封装均是以焊锡凸块焊接方式实现连接，但是焊球的高度太低，不足以承受回焊(Reflow)制造工艺所产生的热应力，所以容易因热力冲击影响电子封装的可靠度；
其次，随着半导体器件及焊接基板表面线路集成度的提高，球栅矩阵时，锡球间距同样进一步缩小，以致达到0.5mm，甚至更小，如此势必会因为焊球的偏移导致短路，影响电子封装的可靠度。
为解决以上技术瓶颈，业界有采用各向异性导电膜(Anisotropic Conductive Film，ACF)直接粘接固定待焊接的半导体器件在焊接基板的方法，或者在焊接基板表面设置多层布线(Layout)以及扇出(Fanout)来改变设置布局，达到设置在半导体器件表面的焊垫与焊接基板连接目的。
一种现有技术所揭示的将半导体晶粒固定在焊接基板表面的电子封装构造如图1所示。该电子封装构造1包括一半导体晶粒11、一各向异性导电膜13及一薄膜晶体管基板15。该薄膜晶体管基板15是一表面设置有一焊接区域151的焊接基板，该半导体晶粒11通过该各向异性导电膜13粘接固定在该焊接区域151内。
该半导体晶粒11表面设置有一焊垫111矩阵。该薄膜晶体管15的焊接区域151内设置有一焊接点152矩阵及多个扇出导线153。其中部分扇出导线153与该焊接点152对应电连接，另一部分扇出导线153则贯穿该焊接区域151，且该扇出导线153的截面高度与该焊接点152的截面高度一致，其截面结构如图2所示。
该各向异性导电膜13是一掺杂有一定密度导电颗粒的树脂，其使得该焊垫111与该焊接点152在平行于膜厚方向导通，而在垂直于膜厚方向彼此绝缘。
当将该半导体晶粒11封装在该薄膜晶体管基板15表面时，其步骤如下：
首先在该薄膜晶体管基板15的焊接区域151内涂覆一层各向异性导电膜13；然后，对位该半导体晶粒11的焊垫111与该薄膜晶体管15的焊接点152；最后，采用热压设备热压固化该各向异性导电膜13，通过该各向异性导电膜13粘接固定该半导体晶粒11至该薄膜晶体管基板15的焊接区域151，并使得该焊垫111与该焊接点152对应电连接。
然而，因为该薄膜晶体管基板15表面的扇出导线153与该焊接点152在高度方向上一致，所以当对位该焊垫111与该焊接点152时，如操作失误或者对位精度不够，则易导致该焊垫111与该扇出导线153在空间上的重叠而导致短路；当采用薄膜晶体管基板15作为焊接基板进行封装制造工艺时，往往会因扇出导线153与焊垫111短路导致封装不良，降低封装可靠度。
发明内容
为了解决现有技术焊接基板封装可靠度低的问题，有必要提供一种提高封装可靠度的焊接基板。
同时还有必要提供一种采用上述焊接基板的电子封装构造。
另外，还有必要提供一种采用上述焊接基板的电子封装方法。
一种焊接基板，其包括多个扇出导线及多个焊接点，其中至少一扇出导线电连接该焊接点，且该焊接点的高度大于该扇出导线的高度。
一种电子封装构造，其包括一半导体晶粒及一焊接基板，该半导体晶粒包括多个焊垫，该焊接基板包括多个扇出导线及多个焊接点，其中该半导体晶粒的多个焊垫与该多个焊接点对应电连接，至少一扇出导线电连接该焊接点，且该焊接点的高度大于该扇出导线的高度。
一种电子封装方法，其包括在一半导体晶粒表面形成多个焊垫；在一焊接基板表面形成多个焊接点及与该多个焊接点电连接的多个扇出导线，其中该焊接点的高度大于该扇出导线的高度；以及使该半导体晶粒的焊垫分别与该焊接基板的焊接点对应电连接。
相较于现有技术，在该焊接基板表面设置该焊接点的高度大于该扇出导线的高度，通过该高度差，避免当将半导体晶粒封装在该焊接基板时，该半导体晶粒的焊垫与该焊接基板的扇出导线间因短路导致封装不良，从而有效提高该焊接基板的封装可靠度，以及采用该焊接基板的电子封装构造的可靠度。
相较于现有技术，在该电子封装方法中，设置该焊接基板表面的焊接点高度大于该扇出导线的高度，使得当需要将该半导体晶粒封装在该焊接基板表面时，通过该高度差保证该半导体晶粒的焊垫与该焊接基板表面的焊接点彼此相互绝缘。即便是操作失误或者对位精度不够高导致该焊垫与该扇出导线在空间上部分重叠，同样避免其相互短路导致电子封装不良，提高采用该封装方法的封装可靠度。
附图说明
图1是一种现有技术电子封装构造的立体分解示意图。
图2是图1所揭示的电子封装构造的侧面局部放大示意图。
图3是本发明电子封装构造一种较佳实施方式的立体组装示意图。
图4是图3所揭示的电子封装构造的半导体晶粒的平面示意图。
图5是图3所揭示的电子封装构造的焊接基板的立体示意图。
图6是图3所揭示的电子封装构造的侧面局部放大示意图。
具体实施方式
请参阅图3，是本发明电子封装构造一种较佳实施方式的立体组装示意图。该电子封装构造2包括一半导体晶粒22、一焊接基板23及一各向异性导电膜25。该半导体晶粒22通过该各向异性导电膜25粘接固定在该焊接基板23表面。
再请参阅图4，是图3所示电子封装构造2的半导体晶粒22的平面示意图。该半导体晶粒22是一半导体装置，其表面设置有一焊垫矩阵221，该焊垫矩阵221是由多个焊垫222呈矩阵排列形成。
请参阅图5，是图3所示电子封装构造2的焊接基板23的立体示意图。该焊接基板23是一薄膜晶体管基板，其表面设置有多个布线电路(未标示)及一接脚焊垫区231，该布线电路包括多个控制导线235及多个扇出导线236。该多个扇出导线236一端连接该多个控制导线235，其另一端连接至该接脚焊垫区231。该接脚焊垫区231是一用以对应焊接该半导体晶粒22的矩形平面区域，其包括多个焊接点233，该多个焊接点233矩阵设置形成一焊接点矩阵232。连接至该接脚焊垫区231的部分扇出导线236端部与该焊接点233对应电连接，另一部分扇出导线236延伸至该接脚焊垫区231内，其截面结构如图6所示，且临近该扇出导线236的焊接点233高度大于该扇出导线236的高度，设定该高度差为H。
该各向异性导电膜25是一将导电粒子均匀分布在高质量树脂的高分子薄膜。当对该各向异性导电膜25热压后，在平行于膜厚方向上，使得该半导体晶粒22的焊垫222与该焊接基板23的焊接点233对应电连接，而在垂直于该各向异性导电膜25厚度方向则彼此绝缘。其中取该导电粒子的直径为D，其取值范围通常取决于该各向异性导电膜25的性能，通常大约为10微米左右，则该焊接点233与该扇出导线236的高度差H大于该导电粒子的直径D。
在该电子封装构造2中，该半导体晶粒22的焊垫221与该焊接基板23的焊接点233相对应，因为部分扇出导线236夹在该多个焊接点233之间，且其高度低于该焊接点233的高度，所以当将该半导体晶粒22封装在该焊接基板23时，该半导体晶粒22的焊垫221与该焊接基板23的焊接点233有效导通，并不会出现该半导体晶粒22的焊垫222与部分扇出导线236短路的情形。即便是因为操作失误，使得该半导体晶粒22的焊垫222与该扇出导线236有部分重叠的情况，因为该焊接点233与该扇出导线236的高度差H大于该导电粒子的直径D，所以该焊垫222与该扇出导线236仍然不会出现短路的可能。
综上，与现有技术相比较，采用该焊接基板23以及采用该焊接基板23的电子封装构造2，有效避免该焊垫222与该扇出导线236间短路，提高其可靠度。
当采用各向异性导电膜25将该半导体晶粒22封装在该焊接基板23表面时，其封装步骤如下：
步骤S1，在该半导体晶粒22表面形成焊垫矩阵221；
步骤S2，在该焊接基板23表面形成焊接点矩阵232及与该焊接点233电连接的多个扇出导线236，且使得该焊接点233的高度大于该扇出导线236的高度；
步骤S3，在该焊接基板23表面设置焊接点矩阵232的区域涂覆该各向异性导电膜25；
步骤S4，对位该半导体晶粒22的多个焊垫222与该焊接基板23的焊接点233，并通过热压合设备热压合固化该各向异性导电膜25，使得该半导体晶粒22通过该各向异性导电膜25粘接固定在该焊接基板23表面。
当采用该电子封装构造2封装该半导体晶粒22在该焊接基板23表面时，采用各向异性导电膜25直接封装，有效解决因热力冲击导致电子封装可靠度低的问题。同时，因为该焊接点233与该扇出导线236的高度差H大于该导电粒子的直径D，有效保证该焊垫222与该扇出导线236间彼此相互绝缘，提高封装过程的可靠度。
当然，在该实施方式中，该扇出导线236还可以贯穿该接脚焊垫区231，或者连接至另一接脚焊垫区231。该焊接基板23还可以为软性印刷电路板或者硬性印刷电路板。
Claims (10)
1.一种焊接基板，其包括多个扇出导线及多个焊接点，至少一扇出导线电连接该焊接点，其特征在于：该焊接点的高度大于该扇出导线的高度。
2.如权利要求1所述的焊接基板，其特征在于：该焊接点与该扇出导线之间的高度差大于10微米。
3.如权利要求1所述的焊接基板，其特征在于：该多个扇出导线与该多个焊接点一一对应电连接。
4.如权利要求3所述的焊接基板，其特征在于：该焊接基板还包括一接脚焊接区，该多个焊接点位于该接脚焊接区内，且至少一扇出导线的邻近该焊接点的端部位于该接脚焊接区内。
5.如权利要求1所述的焊接基板，其特征在于：该焊接基板还包括多个相互平行间隔设置的控制导线，该多个控制导线与该多个扇出导线电连接。
6.如权利要求1所述的焊接基板，其特征在于：该焊接基板是一印刷电路板或者一薄膜晶体管基板。
7.一种电子封装构造，其包括一半导体晶粒及一焊接基板，该半导体晶粒包括多个焊垫，该焊接基板包括多个扇出导线及多个焊接点，该半导体晶粒的多个焊垫与该多个焊接点对应电连接，至少一扇出导线电连接该焊接点，其特征在于：该焊接点的高度大于该扇出导线的高度。
8.如权利要求7所述的电子封装构造，其特征在于：该半导体晶粒通过各向异性性导电膜固定在该焊接基板表面，该各向异性性导电膜包括多个导电粒子。
9.如权利要求7所述的电子封装构造，其特征在于：该焊垫与该扇出导线之间的高度差大于10微米。
10.一种电子封装方法，其包括如下步骤：在一半导体晶粒表面形成多个焊垫；在一焊接基板表面形成多个焊接点及与该焊接点电连接的多个扇出导线，其中该焊接点的高度大于该扇出导线的高度；使得该半导体晶粒的焊垫分别与该焊接基板的焊接点对应电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101249933A CN101459151A (zh) | 2007-12-12 | 2007-12-12 | 焊接基板、采用该焊接基板的电子封装构造及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101249933A CN101459151A (zh) | 2007-12-12 | 2007-12-12 | 焊接基板、采用该焊接基板的电子封装构造及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101459151A true CN101459151A (zh) | 2009-06-17 |
Family
ID=40769908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101249933A Pending CN101459151A (zh) | 2007-12-12 | 2007-12-12 | 焊接基板、采用该焊接基板的电子封装构造及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459151A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237329A (zh) * | 2010-04-27 | 2011-11-09 | 瑞鼎科技股份有限公司 | 芯片结构及其芯片接合结构与制造方法 |
| CN109188790A (zh) * | 2018-09-13 | 2019-01-11 | 京东方科技集团股份有限公司 | 基板及其制作方法、显示装置 |
| WO2020113385A1 (zh) * | 2018-12-03 | 2020-06-11 | 深圳市柔宇科技有限公司 | 显示面板以及显示模组 |
-
2007
- 2007-12-12 CN CNA2007101249933A patent/CN101459151A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237329A (zh) * | 2010-04-27 | 2011-11-09 | 瑞鼎科技股份有限公司 | 芯片结构及其芯片接合结构与制造方法 |
| CN102237329B (zh) * | 2010-04-27 | 2013-08-21 | 瑞鼎科技股份有限公司 | 芯片结构及其芯片接合结构与制造方法 |
| CN109188790A (zh) * | 2018-09-13 | 2019-01-11 | 京东方科技集团股份有限公司 | 基板及其制作方法、显示装置 |
| WO2020113385A1 (zh) * | 2018-12-03 | 2020-06-11 | 深圳市柔宇科技有限公司 | 显示面板以及显示模组 |
| CN113169147A (zh) * | 2018-12-03 | 2021-07-23 | 深圳市柔宇科技股份有限公司 | 显示面板以及显示模组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102198858B1 (ko) | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 | |
| US5627405A (en) | Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer | |
| TW586201B (en) | Semiconductor device and the manufacturing method thereof | |
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| US7344916B2 (en) | Package for a semiconductor device | |
| JP2008159955A (ja) | 電子部品内蔵基板 | |
| US20020079594A1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| WO2004112129A1 (ja) | 電子装置 | |
| TW579560B (en) | Semiconductor device and its manufacturing method | |
| CN101459151A (zh) | 焊接基板、采用该焊接基板的电子封装构造及其封装方法 | |
| US7786478B2 (en) | Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same | |
| TWI364825B (en) | Soldering substrate, electrocial soldering structure and method for soldering same | |
| JP4123321B2 (ja) | 配線基板の接合方法 | |
| JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JP4174008B2 (ja) | 半導体装置 | |
| JP7454345B2 (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
| JP4374251B2 (ja) | 半導体装置 | |
| KR100230919B1 (ko) | 반도체 패키지 | |
| JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 | |
| KR20240032441A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US20070200246A1 (en) | Chip package | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090617 |