TWI556332B - 封裝堆疊結構及其製法 - Google Patents

封裝堆疊結構及其製法 Download PDF

Info

Publication number
TWI556332B
TWI556332B TW103109871A TW103109871A TWI556332B TW I556332 B TWI556332 B TW I556332B TW 103109871 A TW103109871 A TW 103109871A TW 103109871 A TW103109871 A TW 103109871A TW I556332 B TWI556332 B TW I556332B
Authority
TW
Taiwan
Prior art keywords
package
stack structure
electronic device
package substrate
conductive
Prior art date
Application number
TW103109871A
Other languages
English (en)
Other versions
TW201537645A (zh
Inventor
黃淑惠
江政嘉
王隆源
施嘉凱
廖俊明
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103109871A priority Critical patent/TWI556332B/zh
Priority to CN201410110895.4A priority patent/CN104934379B/zh
Publication of TW201537645A publication Critical patent/TW201537645A/zh
Application granted granted Critical
Publication of TWI556332B publication Critical patent/TWI556332B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

封裝堆疊結構及其製法
本發明係有關一種封裝結構，尤指一種封裝堆疊結構及其製法。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品逐漸朝向高密度、高性能以及輕、薄、短、小之趨勢而走，各式樣封裝層疊(package on package，PoP)也因而配合推陳出新，以期能符合輕薄短小與高密度的要求。
如第1圖所示，係為習知封裝堆疊裝置1的剖視示意圖。如第1圖所示，該封裝堆疊裝置1包括兩相疊之封裝結構1a與另一封裝結構1b。
封裝結構1a係包含具有相對之第一及第二表面11a,11b之第一基板11、覆晶結合該第一基板11之第一電子元件10、設於該第一表面11a上之電性接觸墊111、形成於該第一基板11上以包覆該第一電子元件10之第一封裝膠體13、形成於該第一封裝膠體13之開孔130中之電性接觸墊111上之銲錫材114、以及設於該第二表面11b上用於結合銲球14之植球墊112。
另一封裝結構1b係包含第二基板12、以打線方式結合於該第二基板12上之第二電子元件15a,15b、及形成於該第二基板12上以包覆該第二電子元件15a,15b之第二封裝膠體16，令該第二基板12藉由銲錫材114疊設且電性連接於該第一基板11之電性接觸墊111上。
惟，習知封裝堆疊裝置1中，由於該第一與第二基板11,12間係以銲錫材114作為支撐與電性連接之元件，而隨著電子產品的接點(即I/O)數量愈來愈多，在封裝件的尺寸大小不變的情況下，各該銲錫材114間的間距需縮小，致使容易發生橋接(bridge)的現象，因而造成產品良率過低及可靠度不佳等問題，致使無法用於更精密之細間距產品。
再者，因該銲錫材114於回銲後之體積及高度之公差大，即尺寸變異不易控制，致使不僅接點容易產生缺陷(例如，於回銲時，該銲錫材114會先變成軟塌狀態，同時於承受上方第二基板12的重量後，該銲錫材114容易塌扁變形，繼而與鄰近該銲錫材114橋接)，導致電性連接品質不良，且該銲錫材114所排列成之柵狀陣列(grid array)容易產生共面性(coplanarity)不良，導致接點應力(stress)不平衡而容易造成該兩封裝結構之間呈傾斜接置，甚至產生接點偏移之問題。
又，該兩封裝結構之間僅藉由該銲錫材114作支撐，將因該兩封裝結構之間的空隙d過多，導致該第一與第二基板11,12容易發生翹曲(warpage)。
另外，該銲錫材114構成之金屬導電球因吸震能力較弱，故當該銲錫材114受到震動時，其容易產生偏移而發生短路(short)問題。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝堆疊結構，係包括：封裝基板，係具有複數第一電性接觸墊；至少一半導體元件，係設於該封裝基板上；以及電子裝置，係具有複數第二電性接觸墊，且各該第二電性接觸墊上設有導電元件，該些導電元件並係對應結合至該些第一電性接觸墊，使該電子裝置堆疊於該封裝基板上，其中，該導電元件係由絕緣塊與包覆該絕緣塊之導電材所構成。
本發明復提供一種封裝堆疊結構之製法，係包括：提供一具有複數第一電性接觸墊之封裝基板與一具有複數第二電性接觸墊之電子裝置，並設置至少一半導體元件與該封裝基板上，其中，該第二電性接觸墊上設有導電元件，且該導電元件係由絕緣塊與包覆該絕緣塊之導電材所構成；以及對應結合該些導電元件至該些第一電性接觸墊，使該電子裝置堆疊於該封裝基板上。
前述之封裝堆疊結構及其製法中，該電子裝置藉由該些導電元件電性連接該封裝基板。
前述之封裝堆疊結構及其製法中，該絕緣塊係為塑料 球，且該導電材係為銲錫材。
前述之封裝堆疊結構及其製法中，該電子裝置係為另一封裝基板或半導體元件。
前述之封裝堆疊結構及其製法中，該半導體元件位於該電子裝置與該封裝基板之間。又包括形成底膠於該封裝基板與該半導體元件之間。
另外，前述之封裝堆疊結構及其製法中，復包括於對應結合該些導電元件與該些第一電性接觸墊之後，形成封裝材於該電子裝置與該封裝基板之間，以包覆該些導電元件。
由上可知，本發明之封裝堆疊結構及其製法，係藉由該絕緣塊之設計，以利於堆疊作業，且因該導電元件之尺寸變異容易控制，使其可克服堆疊結構間傾斜接置及接點偏移之問題。
再者，該電子裝置與該封裝基板之間不僅藉由該導電元件作支撐，且藉由該封裝膠體填滿該電子裝置與該封裝基板之間的空隙，故可避免該電子裝置與該封裝基板發生翹曲。
又，該絕緣塊之吸震能力佳，故相較於習知金屬導電球，當該導電元件受到震動時，其不會產生偏移，進而能避免發生短路(short)問題。
1‧‧‧封裝堆疊裝置
1a,1b‧‧‧封裝結構
10‧‧‧第一電子元件
11‧‧‧第一基板
11a,21a‧‧‧第一表面
11b,21b‧‧‧第二表面
111‧‧‧電性接觸墊
112,212‧‧‧植球墊
114‧‧‧銲錫材
12‧‧‧第二基板
13‧‧‧第一封裝膠體
130,213a,223a‧‧‧開孔
14,24‧‧‧銲球
15a,15b‧‧‧第二電子元件
16‧‧‧第二封裝膠體
2,2’,2”‧‧‧封裝堆疊結構
20‧‧‧半導體元件
200‧‧‧電極墊
200a‧‧‧銲錫凸塊
21‧‧‧封裝基板
211a,221a‧‧‧銲墊
211b‧‧‧第一電性接觸墊
213,223‧‧‧絕緣保護層
22,32‧‧‧電子裝置
22a‧‧‧第三表面
22b‧‧‧第四表面
22c‧‧‧基材
221b,321‧‧‧第二電性接觸墊
23‧‧‧導電元件
230‧‧‧絕緣塊
231‧‧‧導電材
25‧‧‧封裝材
26‧‧‧底膠
32a‧‧‧作用面
32b‧‧‧非作用面
d‧‧‧空隙
第1圖係為習知封裝堆疊裝置之製法的剖視示意圖；以及 第2A至2D圖係為係為本發明之封裝堆疊結構之製法之剖視示意圖；其中，第2C’圖係為第2C圖之另一態樣，第2D’及2D”圖係分別為第2D圖之不同態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“第一”、“第二”、“第三”、“第四”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之封裝堆疊結構2之製法之剖視示意圖。
如第2A圖所示，提供一封裝基板21與一設有複數導電元件23之電子裝置22。
於本實施例中，該封裝基板21具有相對之第一表面21a及第二表面21b，該第一表面21a上具有複數銲墊211a 與複數第一電性接觸墊211b，且該第二表面21b上具有複數植球墊212，並於該封裝基板21之第一及第二表面21a,21b上具有例如防銲層之絕緣保護層213，該絕緣保護層213形成有複數開孔213a，以藉由該些開孔213a外露該些銲墊211a、第一電性接觸墊211b及植球墊212。
再者，於該銲墊211a之外露表面上藉由銲錫凸塊200a設置一半導體元件20，即該半導體元件20之電極墊200以覆晶方式電性連接該封裝基板21。其中，該半導體元件20係為主動元件或被動元件，並可使用複數個半導體元件20，且可選自主動元件、被動元件或其組合，該主動元件係例如：晶片，而該被動元件係例如：電阻、電容及電感。
又，該電子裝置22係為封裝基板構形。具體地，提供一具有相對之第三表面22a及第四表面22b之基材22c，該第三表面22a上具有複數銲墊221a，且該第四表面22b上具有複數第二電性接觸墊221b，又該基材22c之第三及第四表面22a,22b上具有例如防銲層之絕緣保護層223，且該絕緣保護層223形成有複數開孔223a，以藉該些開孔223a外露該些銲墊221a及第二電性接觸墊221b。
另外，該導電元件23係形成於該基材22c之第二電性接觸墊221b之外露表面上，且該導電元件23具有絕緣塊230與包覆該絕緣塊230之導電材231，該絕緣塊230係為塑料球，且該導電材231係為銲錫材，如鎳錫、錫鉛或錫銀，但不限於此。
如第2B圖所示，對應結合該些導電元件23與該些第 一電性接觸墊211b，並回銲該導電材231，使該電子裝置22堆疊於該封裝基板21上，且該半導體元件20位於該電子裝置22與該封裝基板21之間。
於本實施例中，該電子裝置22藉由該些導電元件23電性連接該封裝基板21。
如第2C圖所示，於該封裝基板21之第一表面21a(即其上之絕緣保護層213)與該電子裝置22之第四表面22b(即其上之絕緣保護層223)之間形成封裝材25，並包覆該些導電元件23與該半導體元件20。
於另一實施例中，如第2C’圖所示，亦可先形成底膠26於該封裝基板21與該半導體元件20之間，再形成該封裝材25。
如第2D圖所示，於該封裝基板21之植球墊212之外露表面上結合銲球24。
於另一實施例中，如第2D’圖所示，該電子裝置32亦可為半導體元件，例如晶片之主動元件、或者例如電阻、電容及電感等之被動元件，故該電子裝置32具有相對之作用面32a與非作用面32b，於該作用面32a上具有複數第二電性接觸墊321，使該些導電元件23係對應形成於該第二電性接觸墊321上。
再者，於其它實施例中，如第2D”圖所示，亦可不設置該半導體元件20於該封裝基板21上。
本發明之製法中，藉由該絕緣塊230之設計，以減少銲錫材之使用量，故於回銲時能減少融接處，以避免發生 橋接現象，俾提升產品之良率，且能滿足細間距(fine pitch)之需求。
再者，因該絕緣塊230於回銲時之體積及高度之公差小(幾乎不變)，即該導電元件23之尺寸變異容易控制，使接點不易產生缺陷，而有效提升電性連接品質，且該導電元件23所排列成之柵狀陣列(grid array)之共面性(coplanarity)良好，以易於控制產品高度，且該封裝基板21與該電子裝置22,32之間不會呈傾斜接置。
又，該封裝基板21與該電子裝置22,32之間不僅藉由該導電元件23作支撐，且藉由例如封模方式(molding)使該封裝材25填滿該封裝基板21與該電子裝置22之間的空隙，故可避免該封裝基板21與該電子裝置22發生翹曲(warpage)。
另外，該絕緣塊230之吸震能力佳，故當該導電元件23受到震動時，其不會產生偏移，進而能避免發生短路(short)問題。
本發明復提供一種封裝堆疊結構2,2’,2”，係包括：相堆疊之一封裝基板21、至少一半導體元件20以及一電子裝置22,32。
所述之封裝基板21係具有複數第一電性接觸墊211b。
所述之半導體元件20係設於該封裝基板21上。
所述之電子裝置22,32係為另一封裝基板或半導體元件，其具有複數第二電性接觸墊221b,321，該第二電性接觸墊221b,321上設有導電元件23，該導電元件23係具有 絕緣塊230與包覆該絕緣塊230之導電材231，且該些導電元件23對應結合該些第一電性接觸墊211b，使該電子裝置22,32堆疊於該封裝基板21上，並藉由該些導電元件23電性連接該封裝基板21與該電子裝置22,32。
於一實施例中，該絕緣塊230係為塑料球，且該導電材231係為銲錫材。
於一實施例中，該半導體元件20係位於該電子裝置22,32與該封裝基板21之間。又包括形成於該封裝基板21與該半導體元件20之間的底膠26。
於一實施例中，所述之封裝堆疊結構2,2’,2”復包括形成於該電子裝置22,32與該封裝基板21之間的封裝材25，其包覆該些導電元件23。
綜上所述，本發明之封裝堆疊結構及其製法，主要係藉由絕緣塊之設計，以利於堆疊作業，且因該導電元件之尺寸變異容易控制，故該電子裝置與該封裝基板之間容易呈垂直接置，並有利於固定該導電元件之接觸點，而不會產生橋接現象，俾提升產品之良率。
再者，該絕緣塊之吸震能力佳，故當該導電元件受到震動時，其不會產生偏移，亦能提升產品之良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝堆疊結構
20‧‧‧半導體元件
21‧‧‧封裝基板
211b‧‧‧第一電性接觸墊
212‧‧‧植球墊
22‧‧‧電子裝置
221b‧‧‧第二電性接觸墊
23‧‧‧導電元件
230‧‧‧絕緣塊
231‧‧‧導電材
24‧‧‧銲球
25‧‧‧封裝材

Claims (16)

  1. 一種封裝堆疊結構，係包括：封裝基板，係具有複數第一電性接觸墊；至少一半導體元件，係設於該封裝基板上；以及電子裝置，係具有複數第二電性接觸墊，且各該第二電性接觸墊上設有導電元件，該些導電元件並係對應結合至該些第一電性接觸墊，使該電子裝置堆疊於該封裝基板上，其中，該導電元件係由絕緣塊與包覆該絕緣塊之導電材所構成。
  2. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該電子裝置藉由該些導電元件電性連接該封裝基板。
  3. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該絕緣塊係為塑料球。
  4. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該導電材係為銲錫材。
  5. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該電子裝置係為另一封裝基板或半導體元件。
  6. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該半導體元件位於該電子裝置與該封裝基板之間。
  7. 如申請專利範圍第1項所述之封裝堆疊結構，復包括形成於該封裝基板與該半導體元件之間的底膠。
  8. 如申請專利範圍第1項所述之封裝堆疊結構，復包括形成於該電子裝置與該封裝基板之間的封裝材，用以包覆該些導電元件。
  9. 一種封裝堆疊結構之製法，係包括：提供一具有複數第一電性接觸墊之封裝基板與一具有複數第二電性接觸墊之電子裝置，並設置至少一半導體元件與該封裝基板上，其中，該第二電性接觸墊上設有導電元件，且該導電元件係由絕緣塊與包覆該絕緣塊之導電材所構成；以及對應結合該些導電元件至該些第一電性接觸墊，使該電子裝置堆疊於該封裝基板上。
  10. 如申請專利範圍第9項所述之封裝堆疊結構之製法，其中，該電子裝置藉由該些導電元件電性連接該封裝基板。
  11. 如申請專利範圍第9項所述之封裝堆疊結構之製法，其中，該絕緣塊係為塑料球。
  12. 如申請專利範圍第9項所述之封裝堆疊結構之製法，其中，該導電材係為銲錫材。
  13. 如申請專利範圍第9項所述之封裝堆疊結構之製法，其中，該電子裝置係為另一封裝基板或半導體元件。
  14. 如申請專利範圍第9項所述之封裝堆疊結構之製法，其中，該半導體元件位於該電子裝置與該封裝基板之間。
  15. 如申請專利範圍第9項所述之封裝堆疊結構之製法，復包括形成底膠於該封裝基板與該半導體元件之間。
  16. 如申請專利範圍第9項所述之封裝堆疊結構之製法，復包括於對應結合該些導電元件與該些第一電性接觸 墊之後，形成封裝材於該電子裝置與該封裝基板之間，以包覆該些導電元件。
TW103109871A 2014-03-17 2014-03-17 封裝堆疊結構及其製法 TWI556332B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103109871A TWI556332B (zh) 2014-03-17 2014-03-17 封裝堆疊結構及其製法
CN201410110895.4A CN104934379B (zh) 2014-03-17 2014-03-24 封装堆栈结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103109871A TWI556332B (zh) 2014-03-17 2014-03-17 封裝堆疊結構及其製法

Publications (2)

Publication Number Publication Date
TW201537645A TW201537645A (zh) 2015-10-01
TWI556332B true TWI556332B (zh) 2016-11-01

Family

ID=54121483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109871A TWI556332B (zh) 2014-03-17 2014-03-17 封裝堆疊結構及其製法

Country Status (2)

Country Link
CN (1) CN104934379B (zh)
TW (1) TWI556332B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380978B2 (en) * 2017-10-20 2022-07-05 Siliconware Precision Industries Co., Ltd. Electronic package and method for fabricating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637465B (zh) * 2017-06-03 2018-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI640068B (zh) * 2017-11-30 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN108899283B (zh) * 2018-07-06 2021-05-07 江苏长电科技股份有限公司 球栅阵列的封装结构及其封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937599A (en) * 2008-02-29 2009-09-01 Phoenix Prec Technology Corp Semiconductor package substrate having fine-pitch circuitry and fabrication method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US6310301B1 (en) * 1999-04-08 2001-10-30 Randy T. Heinrich Inter-substrate conductive mount for a circuit board, circuit board and power magnetic device employing the same
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
CN202651107U (zh) * 2012-06-25 2013-01-02 欣兴电子股份有限公司 具中介层的封装基板及其封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937599A (en) * 2008-02-29 2009-09-01 Phoenix Prec Technology Corp Semiconductor package substrate having fine-pitch circuitry and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380978B2 (en) * 2017-10-20 2022-07-05 Siliconware Precision Industries Co., Ltd. Electronic package and method for fabricating the same

Also Published As

Publication number Publication date
CN104934379B (zh) 2018-02-13
TW201537645A (zh) 2015-10-01
CN104934379A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
TWI541966B (zh) 封裝堆疊結構及其製法
TWI601219B (zh) 電子封裝件及其製法
TWI534970B (zh) 封裝堆疊裝置及其製法
TWI418009B (zh) 層疊封裝的封裝結構及其製法
US20100155920A1 (en) Stacked semiconductor package, semiconductor package module and method of manufacturing the stacked semiconductor package
TWI520285B (zh) 半導體封裝件及其製法
TWI660476B (zh) 封裝結構及其製法
US11869829B2 (en) Semiconductor device with through-mold via
US8735221B2 (en) Stacked package, method of fabricating stacked package, and method of mounting stacked package fabricated by the method
TWI556332B (zh) 封裝堆疊結構及其製法
TWI455272B (zh) 半導體基板及其製法
TWI556402B (zh) 封裝堆疊結構及其製法
TWM455255U (zh) 具中介層之封裝基板及其封裝結構
TWI594338B (zh) 電子堆疊結構及其製法
TWI637465B (zh) 電子封裝件及其製法
TWM450822U (zh) 封裝基板
TW201316462A (zh) 封裝件及其製法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
TW201508877A (zh) 半導體封裝件及其製法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
TWI573230B (zh) 封裝件及其封裝基板
TWI528518B (zh) 基板結構與半導體封裝件
TWI705549B (zh) 電子封裝件
TWI390704B (zh) 晶片堆疊封裝結構