CN104934379B - 封装堆栈结构及其制法 - Google Patents

封装堆栈结构及其制法 Download PDF

Info

Publication number
CN104934379B
CN104934379B CN201410110895.4A CN201410110895A CN104934379B CN 104934379 B CN104934379 B CN 104934379B CN 201410110895 A CN201410110895 A CN 201410110895A CN 104934379 B CN104934379 B CN 104934379B
Authority
CN
China
Prior art keywords
package substrate
stack architecture
electronic installation
electric contact
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410110895.4A
Other languages
English (en)
Other versions
CN104934379A (zh
Inventor
黄淑惠
江政嘉
王隆源
施嘉凯
廖俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104934379A publication Critical patent/CN104934379A/zh
Application granted granted Critical
Publication of CN104934379B publication Critical patent/CN104934379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种封装堆栈结构及其制法，该封装堆栈结构包括：具有多个第一电性接触垫的封装基板、设于该封装基板上的半导体组件、以及具有多个第二电性接触垫的电子装置，该第二电性接触垫上设有导电组件，该些导电组件对应结合至该些第一电性接触垫，使该电子装置堆栈于该封装基板上，其中，该导电组件由绝缘块与包覆该绝缘块的导电材所构成，以藉由该绝缘块的设计，以利于堆栈作业。

Description

封装堆栈结构及其制法
技术领域
本发明涉及一种封装结构，尤指一种封装堆栈结构及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势而走，各式样封装层叠(package on package，PoP)也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。
如图1所示，其为现有封装堆栈装置1的剖视示意图。如图1所示，该封装堆栈装置1包括两相叠的封装结构1a与另一封装结构1b。
封装结构1a包含具有相对的第一及第二表面11a,11b的第一基板11、覆晶结合该第一基板11的第一电子组件10、设于该第一表面11a上的电性接触垫111、形成于该第一基板11上以包覆该第一电子组件10的第一封装胶体13、形成于该第一封装胶体13的开孔130中的电性接触垫111上的焊锡材114、以及设于该第二表面11b上用于结合焊球14的植球垫112。
另一封装结构1b包含第二基板12、以打线方式结合于该第二基板12上的第二电子组件15a,15b、及形成于该第二基板12上以包覆该第二电子组件15a,15b的第二封装胶体16，令该第二基板12藉由焊锡材114叠设且电性连接于该第一基板11的电性接触垫111上。
然而，现有封装堆栈装置1中，由于该第一与第二基板11,12间以焊锡材114作为支撑与电性连接的组件，而随着电子产品的接点（即I/O）数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊锡材114间的间距需缩小，致使容易发生桥接（bridge）的现象，因而造成产品良率过低及可靠度不佳等问题，致使无法用于更精密的细间距产品。
此外，因该焊锡材114于回焊后的体积及高度的公差大，即尺寸变异不易控制，致使不仅接点容易产生缺陷（例如，于回焊时，该焊锡材114会先变成软塌状态，同时于承受上方第二基板12的重量后，该焊锡材114容易塌扁变形，继而与邻近该焊锡材114桥接），导致电性连接品质不良，且该焊锡材114所排列成的栅状数组(grid array)容易产生共面性(coplanarity)不良，导致接点应力(stress)不平衡而容易造成该两封装结构之间呈倾斜接置，甚至产生接点偏移的问题。
又，该两封装结构之间仅藉由该焊锡材114作支撑，将因该两封装结构之间的空隙d过多，导致该第一与第二基板11,12容易发生翘曲(warpage)。
另外，该焊锡材114构成的金属导电球因吸震能力较弱，所以当该焊锡材114受到震动时，其容易产生偏移而发生短路（short）问题。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的主要目的为提供一种封装堆栈结构及其制法，能避免发生短路问题。
本发明的封装堆栈结构，包括：封装基板，其具有多个第一电性接触垫；至少一半导体组件，其设于该封装基板上；以及电子装置，其具有多个第二电性接触垫，且各该第二电性接触垫上设有导电组件，该些导电组件并对应结合至该些第一电性接触垫，使该电子装置堆栈于该封装基板上，其中，该导电组件由绝缘块与包覆该绝缘块的导电材所构成。
本发明还提供一种封装堆栈结构的制法，包括：提供一具有多个第一电性接触垫的封装基板与一具有多个第二电性接触垫的电子装置，并设置至少一半导体组件与该封装基板上，其中，该第二电性接触垫上设有导电组件，且该导电组件由绝缘块与包覆该绝缘块的导电材所构成；以及对应结合该些导电组件至该些第一电性接触垫，使该电子装置堆栈于该封装基板上。
前述的封装堆栈结构及其制法中，该电子装置藉由该些导电组件电性连接该封装基板。
前述的封装堆栈结构及其制法中，该绝缘块为塑料球，且该导电材为焊锡材。
前述的封装堆栈结构及其制法中，该电子装置为另一封装基板或半导体组件。
前述的封装堆栈结构及其制法中，该半导体组件位于该电子装置与该封装基板之间。又包括形成底胶于该封装基板与该半导体组件之间。
另外，前述的封装堆栈结构及其制法中，还包括于对应结合该些导电组件与该些第一电性接触垫之后，形成封装材于该电子装置与该封装基板之间，以包覆该些导电组件。
由上可知，本发明的封装堆栈结构及其制法，其藉由该绝缘块的设计，以利于堆栈作业，且因该导电组件的尺寸变异容易控制，使其可克服堆栈结构间倾斜接置及接点偏移的问题。
此外，该电子装置与该封装基板之间不仅藉由该导电组件作支撑，且藉由该封装胶体填满该电子装置与该封装基板之间的空隙，所以可避免该电子装置与该封装基板发生翘曲。
又，该绝缘块的吸震能力佳，所以相较于现有金属导电球，当该导电组件受到震动时，其不会产生偏移，进而能避免发生短路（short）问题。
附图说明
图1为现有封装堆栈装置的制法的剖视示意图；以及
图2A至图2D为本发明的封装堆栈结构的制法的剖视示意图；其中，图2C’为图2C的另一实施例，图2D’及图2D”分别为图2D的不同实施例。
符号说明
1 封装堆栈装置
1a,1b 封装结构
10 第一电子组件
11 第一基板
11a,21a 第一表面
11b,21b 第二表面
111 电性接触垫
112,212 植球垫
114 焊锡材
12 第二基板
13 第一封装胶体
130,213a,223a 开孔
14,24 焊球
15a,15b 第二电子组件
16 第二封装胶体
2,2’,2” 封装堆栈结构
20 半导体组件
200 电极垫
200a 焊锡凸块
21 封装基板
211a,221a 焊垫
211b 第一电性接触垫
213,223 绝缘保护层
22,32 电子装置
22a 第三表面
22b 第四表面
22c 基材
221b,321 第二电性接触垫
23 导电组件
230 绝缘块
231 导电材
25 封装材
26 底胶
32a 作用面
32b 非作用面
d 空隙。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”、“第三”、“第四”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的封装堆栈结构2的制法的剖视示意图。
如图2A所示，提供一封装基板21与一设有多个导电组件23的电子装置22。
于本实施例中，该封装基板21具有相对的第一表面21a及第二表面21b，该第一表面21a上具有多个焊垫211a与多个第一电性接触垫211b，且该第二表面21b上具有多个植球垫212，并于该封装基板21的第一及第二表面21a,21b上具有例如防焊层的绝缘保护层213，该绝缘保护层213形成有多个开孔213a，以藉由该些开孔213a外露该些焊垫211a、第一电性接触垫211b及植球垫212。
此外，于该焊垫211a的外露表面上藉由焊锡凸块200a设置一半导体组件20，即该半导体组件20的电极垫200以覆晶方式电性连接该封装基板21。其中，该半导体组件20为主动组件或被动组件，并可使用多个半导体组件20，且可选自主动组件、被动组件或其组合，该主动组件例如：芯片，而该被动组件例如：电阻、电容及电感。
又，该电子装置22为封装基板构形。具体地，提供一具有相对的第三表面22a及第四表面22b的基材22c，该第三表面22a上具有多个焊垫221a，且该第四表面22b上具有多个第二电性接触垫221b，又该基材22c的第三及第四表面22a,22b上具有例如防焊层的绝缘保护层223，且该绝缘保护层223形成有多个开孔223a，以藉该些开孔223a外露该些焊垫221a及第二电性接触垫221b。
另外，该导电组件23形成于该基材22c的第二电性接触垫221b的外露表面上，且该导电组件23具有绝缘块230与包覆该绝缘块230的导电材231，该绝缘块230为塑料球，且该导电材231为焊锡材，如镍锡、锡铅或锡银，但不限于此。
如图2B所示，对应结合该些导电组件23与该些第一电性接触垫211b，并回焊该导电材231，使该电子装置22堆栈于该封装基板21上，且该半导体组件20位于该电子装置22与该封装基板21之间。
于本实施例中，该电子装置22藉由该些导电组件23电性连接该封装基板21。
如图2C所示，于该封装基板21的第一表面21a（即其上的绝缘保护层213）与该电子装置22的第四表面22b（即其上的绝缘保护层223）之间形成封装材25，并包覆该些导电组件23与该半导体组件20。
于另一实施例中，如图2C’所示，也可先形成底胶26于该封装基板21与该半导体组件20之间，再形成该封装材25。
如图2D所示，于该封装基板21的植球垫212的外露表面上结合焊球24。
于另一实施例中，如图2D’所示，该电子装置32也可为半导体组件，例如芯片的主动组件、或者例如电阻、电容及电感等的被动组件，所以该电子装置32具有相对的作用面32a与非作用面32b，于该作用面32a上具有多个第二电性接触垫321，使该些导电组件23对应形成于该第二电性接触垫321上。
此外，于其它实施例中，如图2D”所示，也可不设置该半导体组件20于该封装基板21上。
本发明的制法中，藉由该绝缘块230的设计，以减少焊锡材的使用量，所以于回焊时能减少融接处，以避免发生桥接现象，以提升产品的良率，且能满足细间距（fine pitch）的需求。
此外，因该绝缘块230于回焊时的体积及高度的公差小（几乎不变），即该导电组件23的尺寸变异容易控制，使接点不易产生缺陷，而有效提升电性连接品质，且该导电组件23所排列成的栅状数组(grid array)的共面性(coplanarity)良好，以易于控制产品高度，且该封装基板21与该电子装置22,32之间不会呈倾斜接置。
又，该封装基板21与该电子装置22,32之间不仅藉由该导电组件23作支撑，且藉由例如封模方式（molding）使该封装材25填满该封装基板21与该电子装置22之间的空隙，所以可避免该封装基板21与该电子装置22发生翘曲(warpage)。
另外，该绝缘块230的吸震能力佳，所以当该导电组件23受到震动时，其不会产生偏移，进而能避免发生短路（short）问题。
本发明还提供一种封装堆栈结构2,2’,2”，包括：相堆栈的一封装基板21、至少一半导体组件20以及一电子装置22,32。
所述的封装基板21具有多个第一电性接触垫211b。
所述的半导体组件20设于该封装基板21上。
所述的电子装置22,32为另一封装基板或半导体组件，其具有多个第二电性接触垫221b,321，该第二电性接触垫221b,321上设有导电组件23，该导电组件23具有绝缘块230与包覆该绝缘块230的导电材231，且该些导电组件23对应结合该些第一电性接触垫211b，使该电子装置22,32堆栈于该封装基板21上，并藉由该些导电组件23电性连接该封装基板21与该电子装置22,32。
于一实施例中，该绝缘块230为塑料球，且该导电材231为焊锡材。
于一实施例中，该半导体组件20位于该电子装置22,32与该封装基板21之间。又包括形成于该封装基板21与该半导体组件20之间的底胶26。
于一实施例中，所述的封装堆栈结构2,2’,2”还包括形成于该电子装置22,32与该封装基板21之间的封装材25，其包覆该些导电组件23。
综上所述，本发明的封装堆栈结构及其制法，主要藉由绝缘块的设计，以利于堆栈作业，且因该导电组件的尺寸变异容易控制，所以该电子装置与该封装基板之间容易呈垂直接置，并有利于固定该导电组件的接触点，而不会产生桥接现象，以提升产品的良率。
此外，该绝缘块的吸震能力佳，所以当该导电组件受到震动时，其不会产生偏移，也能提升产品的良率。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种封装堆栈结构，包括：
封装基板，其具有多个第一电性接触垫；
至少一半导体组件，其设于该封装基板上；以及
电子装置，其具有多个第二电性接触垫，且各该第二电性接触垫上设有导电组件，所述导电组件并对应结合至所述第一电性接触垫，使该电子装置堆栈于该封装基板上，其中，该导电组件由绝缘块与包覆该绝缘块的导电材所构成，该导电材为焊锡材且直接接触该绝缘块。
2.根据权利要求1所述的封装堆栈结构，其特征在于，该电子装置通过所述导电组件电性连接该封装基板。
3.根据权利要求1所述的封装堆栈结构，其特征在于，该绝缘块为塑料球。
4.根据权利要求1所述的封装堆栈结构，其特征在于，该电子装置为另一封装基板或半导体组件。
5.根据权利要求1所述的封装堆栈结构，其特征在于，该半导体组件位于该电子装置与该封装基板之间。
6.根据权利要求1所述的封装堆栈结构，其特征在于，该结构还包括形成于该封装基板与该半导体组件之间的底胶。
7.根据权利要求1所述的封装堆栈结构，其特征在于，该结构还包括形成于该电子装置与该封装基板之间的封装材，用于包覆所述导电组件。
8.一种封装堆栈结构的制法，包括：
提供一具有多个第一电性接触垫的封装基板与一具有多个第二电性接触垫的电子装置，并设置至少一半导体组件与该封装基板上，其中，该第二电性接触垫上设有导电组件，且该导电组件由绝缘块与包覆该绝缘块的导电材所构成，该导电材为焊锡材且直接接触该绝缘块；以及
对应结合所述导电组件至所述第一电性接触垫，使该电子装置堆栈于该封装基板上。
9.根据权利要求8所述的封装堆栈结构的制法，其特征在于，该电子装置通过所述导电组件电性连接该封装基板。
10.根据权利要求8所述的封装堆栈结构的制法，其特征在于，该绝缘块为塑料球。
11.根据权利要求8所述的封装堆栈结构的制法，其特征在于，该电子装置为另一封装基板或半导体组件。
12.根据权利要求8所述的封装堆栈结构的制法，其特征在于，该半导体组件位于该电子装置与该封装基板之间。
13.根据权利要求8所述的封装堆栈结构的制法，其特征在于，该制法还包括形成底胶于该封装基板与该半导体组件之间。
14.根据权利要求8所述的封装堆栈结构的制法，其特征在于，该制法还包括于对应结合所述导电组件与所述第一电性接触垫之后，形成封装材于该电子装置与该封装基板之间，以包覆所述导电组件。
CN201410110895.4A 2014-03-17 2014-03-24 封装堆栈结构及其制法 Active CN104934379B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103109871A TWI556332B (zh) 2014-03-17 2014-03-17 封裝堆疊結構及其製法
TW103109871 2014-03-17

Publications (2)

Publication Number Publication Date
CN104934379A CN104934379A (zh) 2015-09-23
CN104934379B true CN104934379B (zh) 2018-02-13

Family

ID=54121483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410110895.4A Active CN104934379B (zh) 2014-03-17 2014-03-24 封装堆栈结构及其制法

Country Status (2)

Country Link
CN (1) CN104934379B (zh)
TW (1) TWI556332B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637465B (zh) * 2017-06-03 2018-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI667743B (zh) * 2017-10-20 2019-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI640068B (zh) * 2017-11-30 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN108899283B (zh) * 2018-07-06 2021-05-07 江苏长电科技股份有限公司 球栅阵列的封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249051B1 (en) * 1994-05-06 2001-06-19 Industrial Technology Research Institute Composite bump flip chip bonding
US6310301B1 (en) * 1999-04-08 2001-10-30 Randy T. Heinrich Inter-substrate conductive mount for a circuit board, circuit board and power magnetic device employing the same
CN202651107U (zh) * 2012-06-25 2013-01-02 欣兴电子股份有限公司 具中介层的封装基板及其封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
TWI364826B (en) * 2008-02-29 2012-05-21 Unimicron Technology Corp Semiconductor package substrate having fine-pitch circuitry and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249051B1 (en) * 1994-05-06 2001-06-19 Industrial Technology Research Institute Composite bump flip chip bonding
US6310301B1 (en) * 1999-04-08 2001-10-30 Randy T. Heinrich Inter-substrate conductive mount for a circuit board, circuit board and power magnetic device employing the same
CN202651107U (zh) * 2012-06-25 2013-01-02 欣兴电子股份有限公司 具中介层的封装基板及其封装结构

Also Published As

Publication number Publication date
TW201537645A (zh) 2015-10-01
CN104934379A (zh) 2015-09-23
TWI556332B (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
CN104900596B (zh) 封装堆栈结构及其制法
TW201232735A (en) Package stack device and method of forming same
TWI601219B (zh) 電子封裝件及其製法
CN106711118B (zh) 电子封装件及其制法
CN101145545A (zh) 包括元件安装表面被树脂层涂覆的布线基板的半导体装置
CN103219299A (zh) 集成电路封装组件及其形成方法
CN104576593A (zh) 封装结构及其制法
CN102637678A (zh) 封装堆栈装置及其制法
CN104934379B (zh) 封装堆栈结构及其制法
TWI520285B (zh) 半導體封裝件及其製法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN108630646A (zh) 电子封装件及其基板构造
CN102403275A (zh) 一种堆叠封装结构及其制作方法
CN101847590A (zh) 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN107708300B (zh) 电子堆迭结构及其制法
CN104681499B (zh) 封装堆栈结构及其制法
TWI556402B (zh) 封裝堆疊結構及其製法
CN202651107U (zh) 具中介层的封装基板及其封装结构
CN207116412U (zh) 电子封装件及其封装基板
CN104183555B (zh) 半导体封装件及其制法
TWM450822U (zh) 封裝基板
CN108987355A (zh) 电子封装件及其制法
CN103050449A (zh) 封装件及其制法
CN107546189B (zh) 封装堆迭结构
CN103187405B (zh) 用于层叠封装器件减少应变的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant