CN100539128C - 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置 - Google Patents

避免半导体堆叠发生微接触焊点断裂的封装堆叠装置 Download PDF

Info

Publication number
CN100539128C
CN100539128C CN 200710106720 CN200710106720A CN100539128C CN 100539128 C CN100539128 C CN 100539128C CN 200710106720 CN200710106720 CN 200710106720 CN 200710106720 A CN200710106720 A CN 200710106720A CN 100539128 C CN100539128 C CN 100539128C
Authority
CN
China
Prior art keywords
projections
those
stack device
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710106720
Other languages
English (en)
Other versions
CN101315922A (zh
Inventor
范文正
方立志
岩田隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN 200710106720 priority Critical patent/CN100539128C/zh
Publication of CN101315922A publication Critical patent/CN101315922A/zh
Application granted granted Critical
Publication of CN100539128C publication Critical patent/CN100539128C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明是有关于一种避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置。该半导体封装堆叠装置，主要包含复数个微接触焊点的半导体封装件以及焊接该些微接触焊点的焊料。每一半导体封装件包含一基板以及一在基板上的晶片。下方半导体封装件的微接触焊点是位在复数个位于其基板上表面的上层凸块；上方半导体封装件的微接触焊点是位在复数个位于其基板下表面的下层凸块。其中，该些下层凸块是可对准在该些上层凸块，令该些焊料接合该些上层凸块与该些下层凸块。因此，该些上层凸块与该些下层凸块提供了相同的焊料接合形状与面积，而可以利均匀焊接，避免半导体堆叠发生微接触焊点断裂。

Description

避免半导体堆叠发生微接触焊点断裂的封装堆叠装置
技术领域
本发明涉及一种将多个半导体封装件高密度3D堆叠的架构，特别是涉及一种能够均匀化焊料接合形状与面积，可达到避免半导体堆叠发生微接触焊点断裂功效，另外还能够兼具有散热性与微间隔维持功效的避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置(Package-On-Packagedevice，POP)。
背景技术
当一电路板越来越小时，其表面可供安装元件的面积亦缩小。以往可以将多个半导体封装件以并排(side-by-side)方式直接接合到电路板，而先进的微小化电子产品将无法达成，故有人提出可以将多个半导体封装件纵向3D堆叠，以符合小型表面接合面积与高密度元件设置的要求，即称之为半导体封装堆叠装置(Package-On-Package device，POP)。目前在两个半导体封装件的转接机构是焊球或是上下表面皆有焊料的转接板，采用焊球除了会有断裂问题之外，焊球必须变大可提供堆叠间隔，故容易产生有焊球桥接与焊料污染的问题，并且现有习知的间隔焊球无法达到微接触的型态，而导致接脚数与走线布线受到限制。采用转接板，则必须在转接板中间设容置开口槽，并且开口槽的周边设有导通孔，元件成本较高。
Fujitsu公司在美国专利第6476503号以及Tessera公司在美国专利公开第2006/0138647号各提出一种可应用于封装堆叠的微接触架构。请参阅图1所示，是一种现有习知的半导体封装堆叠装置的截面示意图。现有习知的半导体封装堆叠装置100，主要包含一第一半导体封装件110、一第二半导体封装件120以及焊料130，其中，该第二半导体封装件120是堆叠在该第一半导体封装件110之上，并以焊料130连接两半导体封装件110与120。该第一半导体封装件110，具有一第一基板111、一设置于该第一基板111的一上表面111A的第一晶片112以及复数个形成于该基板的一下表面111B的凸块113。利用复数个第一焊线114通过该第一基板111的一第一槽孔111C，以电性连接该第一晶片112的焊垫至该第一基板111，并以一第一封胶体115密封该些第一焊线114。如同该第一半导体封装件110一般，该第二半导体封装件120，具有一第二基板121、一设置于该第二基板121的一上表面121A的第二晶片122以及复数个形成于该基板的一下表面121B的凸块123，例如铜凸块或其它不可回焊的柱状凸块。复数个第二焊线124通过该第二基板121的一第二槽孔121C，而电性连接该第二晶片122至该第二基板121，并以一第二封胶体125密封该些第二焊线124。现有技术在该第一半导体封装件110的该第一基板111的上表面111A是设有复数个平垫状的连接垫111D，藉由该些焊料130接合该第二半导体封装件120的该些凸块123至该第一半导体封装件110的对应连接垫111D，藉以达到微接触的结构型态，封装件110与120堆叠时以该些凸块123作为微小化接点，可增加讯号接脚数(high pin count)并可增加走线面积，更可以缩小封装堆叠间隙(sma11 POP stacking standoff)。
由于焊接的接合形状与面积的不匹配，焊料130在回焊后对于该些凸块123的焊接强度以及对于该些连接垫111D的焊接强度两者不相同。特别是，该焊料130在该些连接垫111D的焊接表面为平面状，对于剪向应力(即第一基板111热胀冷缩产生的热应力)的抵抗力较弱。此外，现有习知的该些连接垫111D的表面是电镀有镍金层，金层会熔入焊料130内产生金脆效应，焊接界面的强度将变得更薄弱。因此，当现有习知的半导体封装堆叠装置100在高速运算下或处于散热不良的环境中，容易在该些连接垫111D与焊料130接触界面，或是凸块123的表面产生微接触焊点断裂。
由此可见，上述现有的半导体封装堆叠装置在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体封装堆叠装置存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理运用，积极加以研究创新，以期创设一种新型结构的避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置，能够改进现有的半导体封装堆叠装置，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的半导体封装堆叠装置所存在的缺陷，而提供一种新型结构的避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置，所要解决的技术问题是使其能够均匀化焊料接合形状与面积，而可达到避免半导体堆叠发生微接触焊点断裂的功效，非常适于实用。
本发明的另一目的在于，提供一种避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置，所要解决的技术问题是使其能够兼具有散热性与微间隔维持的功效，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体封装堆叠装置，其包含：一第一半导体封装件，其包含一第一基板、一第一晶片及复数个上层凸块，其中该些上层凸块与该第一晶片是设置于该第一基板的一上表面；一第二半导体封装件，其包含一第二基板、一第二晶片及复数个下层凸块，其中该些下层凸块是设置于该第二基板的一下表面，该第二晶片是设置于该第二基板的一上表面；以及复数个焊料，其接合该些上层凸块与该些下层凸块；其中，该第二半导体封装件是叠设在该第一半导体封装件之上，并使该些下层凸块对准于该些上层凸块，以利均匀焊接，并且该些上层凸块与该些下层凸块具有相同的焊料结合形状与面积。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装堆叠装置，其中所述的第一半导体封装件更包含复数个第二下层凸块，该些第二下层凸块是设置于该第一基板的一下表面。
前述的半导体封装堆叠装置，其另包含第二焊料，其是包覆该些第二下层凸块。
前述的半导体封装堆叠装置，其中所述的第二半导体封装件更包含复数个第二上层凸块，该些第二上层凸块是设置于该第二基板的一上表面。
前述的半导体封装堆叠装置，其中所述的第一半导体封装件更包含复数个第一焊线，该第一基板是具有一第一槽孔，该些第一焊线是通过该第一槽孔而电性连接该第一晶片与该第一基板。
前述的半导体封装堆叠装置，其中所述第一半导体封装件更包含一第一封胶体，其是形成于该第一槽孔，以密封该些第一焊线。
前述的半导体封装堆叠装置，其中所述第一封胶体是不覆盖该第一晶片。
前述的半导体封装堆叠装置，其中所述的第二半导体封装件是实质相同于该第一半导体封装，而包含有复数个第二焊线与一第二封胶体。
前述的半导体封装堆叠装置，其中所述的该些下层凸块与该些上层凸块是具有半锥形截面。
前述的半导体封装堆叠装置，其中所述的该些下层凸块与该些上层凸块是为铜柱。
前述的半导体封装堆叠装置，其中所述的第二半导体封装件具有复数个虚置凸块，其设置于该第二基板的下表面，并位于该第一半导体封装件的该第一晶片上方，以供散热。
前述的半导体封装堆叠装置，其中所述该些虚置凸块是接触该第一晶片的背面。
前述的半导体封装堆叠装置，其中所述的该些焊料具有H形焊接截面。
前述的半导体封装堆叠装置，其中所述的该些焊料是为无铅焊剂。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体封装堆叠装置，其包含复数个相互堆叠的半导体封装件，每一半导体封装件包含一基板、一晶片、复数个下层凸块及复数个上层凸块，其中该些层凸块是设置于该基板的一下表面，该些上层凸块与该晶片是设置于该基板的一上表面，并且该些上层凸块与该些下层凸块是具有相同的焊料接合形状与面积。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装堆叠装置，其中所述的该些上层凸块与该些下层凸块的焊料接合形状是为开口扩大的U形。
前述的半导体封装堆叠装置，其中所述的每一半导体封装件更包含复数个焊线，该基板是具有一槽孔，该些焊线是通过该槽孔而电性连接该晶片与该基板。
前述的半导体封装堆叠装置，其中所述每一半导体封装件更包含一封胶体，其是形成于该槽孔，以密封该些焊线。
前述的半导体封装堆叠装置，其中所述的每一封胶体是不覆盖该晶片。
前述的半导体封装堆叠装置，其中所述的该些下层凸块与该些上层凸块是具有半锥形截面。
前述的半导体封装堆叠装置，其中所述的该些下层凸块与该些上层凸块是为铜柱。
前述的半导体封装堆叠装置，其中所述的每一半导体封装件具有复数个虚置凸块，其是设于该基板的下表面，以供散热。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置至少具有下列优点及有益效果：
1、本发明能够均匀化焊料接合形状与面积，而可以达到避免半导体堆叠发生微接触焊点断裂的优良功效，非常适于实用。
2、本发明还能够兼具有散热性与微间隔维持的优良功效，从而更加适于实用。
综上所述，本发明是有关一种避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置。该半导体封装堆叠装置，主要包含复数个微接触焊点的半导体封装件以及焊接该些微接触焊点的焊料。每一半导体封装件包含一基板以及一在基板上的晶片。下方半导体封装件的微接触焊点是位在复数个位于其基板上表面的上层凸块；上方半导体封装件的微接触焊点是位在复数个位于其基板下表面的下层凸块。其中，该些下层凸块是可对准在该些上层凸块，令该些焊料接合该些上层凸块与该些下层凸块。因此该些上层凸块与该些下层凸块提供了相同的焊料接合形状与面积，而可以利均匀焊接，避免半导体堆叠发生微接触焊点断裂。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体封装堆叠装置具有增进的突出功效，从而更加适于实用，并具有产业广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一种现有习知的半导体封装堆叠装置的截面示意图。
图2是依据本发明第一具体实施例的一种半导体封装堆叠装置的截面示意图。
图3是依据本发明第一具体实施例，该半导体封装堆叠装置中第一半导体封装件与第二半导体封装件在焊料接合处的局部截面示意图。
图4是依据本发明第一具体实施例，可由复数个半导体封装件组成的半导体封装堆叠装置接合至一外部电路板的截面示意图。
图5是依据本发明第二具体实施例，另一种半导体封装堆叠装置的截面示意图。
10：电路板                      100：半导体封装堆叠装置
110：第一半导体封装件           111：第一基板
111A：上表面                    111B：下表面
111C：第一槽孔                  111D：连接垫
112：第晶片                     113：凸块
114：第一焊线                   115：第一封胶体
120：第二半导体封装件           121：第二基板
121A：上表面                    121B：下表面
121C：第二槽孔                  122：第二晶片
123：凸块                       124：第二焊线
125：第二封胶体                 130：焊料
200：半导体封装堆叠装置         210：第一半导体封装件
211：第一基板                 211A：上表面
211B：下表面                  211C：第一槽孔
212：第一晶片                 212A：第一焊垫
213：第一上层凸块             214：第二下层凸块
215：第一焊线                 216：第一封胶体
220：第二半导体封装件         221：第二基板
221A：上表面                  221B：下表面
221C：第二槽孔                222：第二晶片
222A：第二焊垫                223：第一下层凸块
224：第二上层凸块             225：第二焊线
226：第二封胶体               230：焊料
240：第二焊料                 300：半导体封装堆叠装置
310：第一半导体封装件         311：第一基板
311A：上表面                  311B：下表面
312：第一晶片                 313：上层凸块
314：下层凸块                 320：第二半导体封装件
321：第二基板                 321A：上表面
321B：下表面                  322：第二晶片
323：下层凸块                 324：虚置凸块
330：第一焊料                 340：第二焊料
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置其具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的第一具体实施例，揭示了一种避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置。请参阅图2所示，是依据本发明第一具体实施例的一种半导体封装堆叠装置的截面示意图。本发明第一具体实施例的一种半导体封装堆叠装置200，主要包含一第一半导体封装件210、一第二半导体封装件220以及复数个焊料230。
上述的第一半导体封装件210，主要包含一第一基板211、一第一晶片212以及复数个第一上层凸块213，其中：
该第一基板211，是为双面导通的电路板，例如印刷电路板。
该些第一上层凸块213与该第一晶片212，是设置于该第一基板211的一上表面211A。该第一晶片212的主动面是朝向该第一基板211，以粘晶胶、胶带或覆晶凸块接合在该第一基板211的上表面211A。
在本实施例中，该第一基板211是具有一第一槽孔211C，其是贯穿该第一基板211的上表面211A与下表面211B。而该第一半导体封装件210可更包含复数个第一焊线215，该些第一焊线215是以打线方式形成，通过该第一槽孔211C而电性连接该第一晶片212的复数个第一焊垫212A与该第一基板211。
该第一半导体封装件210可更包含一第一封胶体216，以压模或点胶方式，使其形成于该第一槽孔211C，以密封该些第一焊线215。该第一封胶体216是可不覆盖该第一晶片212，以使该第一晶片212的背面为显露，有利于散热与封装薄化。
上述的第二半导体封装件220，包含一第二基板221、一第二晶片222以及复数个第一下层凸块223，其中：
该第二晶片222，是设置于该第二基板221的一上表面221A；
该些第一下层凸块223，是设置于该第二基板221的一下表面221B。
较佳地，该第二半导体封装件220是可实质相同于该第一半导体封装件210，而包含有复数个第二焊线225与一第二封胶体226。该些第二焊线225是通过该第二槽孔221C而电性连接该第二晶片222的复数个第二焊垫222A与该第二基板221，并被该第二封胶体226所密封。
在本实施例中，该第一半导体封装件210可更包含复数个第二下层凸块214，该些第二下层凸块214设置于该第一基板211的一下表面211B。该第二半导体封装件220可更包含复数个第二上层凸块224，该些第二上层凸块224是设置于该第二基板221的一上表面221A。
上述的该些焊料230，是接合该些第一上层凸块213与该些第一下层凸块223。其中，该第二半导体封装件220是叠设在该第一半导体封装件210之上，并使该些第一下层凸块223对准于该些第一上层凸块213，以利均匀焊接。通常该些焊料230是可为无铅焊剂，以锡96.5％-银3％-铜0.5％的焊料而言，在到达回焊温度约摄氏217度以上，最高温约为摄氏245度时能产生焊接的湿润性，然而该些第一上层凸块213与该些第一下层凸块223则必须具有高于上述回焊温度的熔点。
请参阅图3所示，是依据本发明第一具体实施例，该半导体封装堆叠装置中第一半导体封装件与第二半导体封装件在焊料接合处的局部截面示意图。该些第一下层凸块223与该些第一上层凸块213，是可具有相同尺寸与外形，例如该些第一下层凸块223与该些第一上层凸块213可具有半锥形截面，如半圆锥体或梯形体，亦可为打线形成的结线凸块。该些第一下层凸块223与该些第一上层凸块213可为铜柱或其它不需要回焊的凸块。该些第一下层凸块223与该些第一上层凸块213是具有微接触的型态。
以现有习知的双倍资料传输速率第二代(DDR2)的动态随机存取记忆体所使用的窗口型球格阵列封装构造(wBGA)为例，现有习知的封装构造的锡球直径约为0.45mm，可接合锡球的基板互连接垫开口约为0.35mm至0.4mm之间，在表面粘着(SMT)完成的间隔高度(standoff height)约为0.3mm左右。相对地，本发明的第一下层凸块223与第一上层凸块213的高度约可介于0.08mm至0.15mm之间，凸块顶端表面在0.06mm以上，凸块底部尺寸在0.18mm左右，该第一半导体封装件210与该第二半导体封装件220两者堆叠结合后间隔高度约为0.275mm。因此，本发明可供接合凸块的基板互连接垫的间距可更加缩小，而可以符合高密度多端子数的要求。
请再参阅图3所示，该些焊料230将具有H形焊接截面，使得上下焊接的强度为一致，且对于剪向应力的抵抗力较强。换言之，该些第一上层凸块213与该些第一下层凸块223将可达到具有相同的焊料接合形状与面积。因此，本发明能够均匀化焊料接合形状与面积，而可达到避免半导体堆叠发生微接触焊点断裂的功效，进而提升了两面堆叠的上板可靠度(board level reliability)。
请参阅图4所示，是依据本发明第一具体实施例，可由复数个半导体封装件组成的半导体封装堆叠装置接合至一外部电路板的截面示意图。该半导体封装堆叠装置200可另包含第二焊料240，其是包覆该些第二下层凸块214。该半导体封装堆叠装置200藉由该些第二焊料240对外接合至一外部电路板10。而在该半导体封装堆叠装置200的上方可再任意堆叠适当数量的该第二半导体封装件220，达到记忆体容量或是功能的扩充。
请参阅图5所示，是依据本发明第二具体实施例，另一种半导体封装堆叠装置的截面示意图。依据本发明的第二具体实施例，揭示了另一种半导体封装堆叠装置。该半导体封装堆叠装置300，主要包含一第一半导体封装件310、一第二半导体封装件320以及复数个第一焊料330。
上述的第一半导体封装件310，包含一第一基板311、一第一晶片312以及复数个上层凸块313；其中，该些上层凸块313与该第一晶片312是设置于该第一基板311的一上表面311A。在本实施例中，该第一晶片312设置于该第一基板311的方式是为覆晶接合。
上述的第二半导体封装件320，包含一第二基板321、一第二晶片322以及复数个下层凸块323；其中，该些下层凸块323是设置于该第二基板321的一下表面321B，该第二晶片322是设置于该第二基板321的一上表面321A。
上述的该些第一焊料330，是接合该些上层凸块313与该些下层凸块323。其中，该第二半导体封装件320是叠设在该第一半导体封装件310之上，并使该些下层凸块323对准于该些上层凸块313，以利均匀焊接。而较佳地，该些上层凸块313与该些下层凸块323的焊料接合形状是为开口扩大的U形。
该第一半导体封装件310可更包含复数个下层凸块314，该些下层凸块314是设置于该第一基板311的一下表面311B。该半导体封装堆叠装置300可另包含第二焊料340，其是包覆该些下层凸块314。
较佳地，该第二半导体封装件320可具有复数个虚置凸块324，其设置于该第二基板321的下表面321B，并位于该第一半导体封装件310的该第一晶片312的上方，以供散热。该些虚置凸块324可接触该第一晶片312的背面，故该些虚置凸块324除了能增进散热性之外，还兼具有微间隔维持的功效。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (22)

1、一种半导体封装堆叠装置，其特征在于其包含：
一第一半导体封装件，其包含一第一基板、一第一晶片及复数个上层凸块，其中该些上层凸块与该第一晶片是设置于该第一基板的一上表面；
一第二半导体封装件，其包含一第二基板、一第二晶片及复数个下层凸块，其中该些下层凸块是设置于该第二基板的一下表面，该第二晶片是设置于该第二基板的一上表面；以及
复数个焊料，其接合该些上层凸块与该些下层凸块；
其中，该第二半导体封装件是叠设在该第一半导体封装件之上，并使该些下层凸块对准于该些上层凸块，以利均匀焊接，并且该些上层凸块与该些下层凸块具有相同的焊料结合形状与面积。
2、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的第一半导体封装件更包含复数个第二下层凸块，该些第二下层凸块是设置于该第一基板的一下表面。
3、根据权利要求2所述的半导体封装堆叠装置，其特征在于其另包含第二焊料，其是包覆该些第二下层凸块。
4、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的第二半导体封装件更包含复数个第二上层凸块，该些第二上层凸块是设置于该第二基板的一上表面。
5、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的第一半导体封装件更包含复数个第一焊线，该第一基板是具有一第一槽孔，该些第一焊线是通过该第一槽孔而电性连接该第一晶片与该第一基板。
6、根据权利要求5所述的半导体封装堆叠装置，其特征在于其中所述的第一半导体封装件更包含一第一封胶体，其是形成于该第一槽孔，以密封该些第一焊线。
7、根据权利要求6所述的半导体封装堆叠装置，其特征在于其中所述的第一封胶体是不覆盖该第一晶片。
8、根据权利要求6或7所述的半导体封装堆叠装置，其特征在于其中所述的第二半导体封装件是实质相同于该第一半导体封装，而包含有复数个第二焊线与一第二封胶体。
9、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的该些下层凸块与该些上层凸块是具有半锥形截面。
10、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的该些下层凸块与该些上层凸块是为铜柱。
11、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的第二半导体封装件具有复数个虚置凸块，其是设置于该第二基板的下表面，并位于该第一半导体封装件的该第一晶片上方，以供散热。
12、根据权利要求11所述的半导体封装堆叠装置，其特征在于其中所述的该些虚置凸块是接触该第一晶片的背面。
13、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的该些焊料具有H形焊接截面。
14、根据权利要求1所述的半导体封装堆叠装置，其特征在于其中所述的该些焊料是为无铅焊剂。
15、一种半导体封装堆叠装置，其特征在于其包含复数个相互堆叠的半导体封装件，每一半导体封装件包含一基板、一晶片、复数个下层凸块及复数个上层凸块，其中该些下层凸块是设置于该基板的一下表面，该些上层凸块与该晶片是设置于该基板的一上表面，并且该些上层凸块与该些下层凸块是具有相同的焊料接合形状与面积。
16、根据权利要求15所述的半导体封装堆叠装置，其特征在于其中所述的该些上层凸块与该些下层凸块的焊料接合形状是为开口扩大的U形。
17、根据权利要求15所述的半导体封装堆叠装置，其特征在于其中所述的每一半导体封装件更包含复数个焊线，该基板是具有一槽孔，该些焊线是通过该槽孔而电性连接该晶片与该基板。
18、根据权利要求17所述的半导体封装堆叠装置，其特征在于其中所述的每一半导体封装件更包含一封胶体，其是形成于该槽孔，以密封该些焊线。
19、根据权利要求18所述的半导体封装堆叠装置，其特征在于其中所述的每一封胶体是不覆盖该晶片。
20、根据权利要求15所述的半导体封装堆叠装置，其特征在于其中所述的该些下层凸块与该些上层凸块是具有半锥形截面。
21、根据权利要求15所述的半导体封装堆叠装置，其特征在于其中所述的该些下层凸块与该些上层凸块是为铜柱。
22、根据权利要求15所述的半导体封装堆叠装置，其特征在于其中所述的每一半导体封装件具有复数个虚置凸块，其是设于该基板的下表面，以供散热。
CN 200710106720 2007-05-30 2007-05-30 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置 Expired - Fee Related CN100539128C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710106720 CN100539128C (zh) 2007-05-30 2007-05-30 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710106720 CN100539128C (zh) 2007-05-30 2007-05-30 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置

Publications (2)

Publication Number Publication Date
CN101315922A CN101315922A (zh) 2008-12-03
CN100539128C true CN100539128C (zh) 2009-09-09

Family

ID=40106849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710106720 Expired - Fee Related CN100539128C (zh) 2007-05-30 2007-05-30 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置

Country Status (1)

Country Link
CN (1) CN100539128C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669651B2 (en) * 2010-07-26 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structures with reduced bump bridging
US8553420B2 (en) * 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
CN102361028A (zh) * 2011-10-11 2012-02-22 日月光半导体制造股份有限公司 具有多重凸块结构的半导体封装结构
CN104681530B (zh) * 2013-11-26 2017-09-26 日月光半导体制造股份有限公司 半导体结构及其制造方法
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
CN106449612A (zh) * 2016-08-23 2017-02-22 武汉寻泉科技有限公司 存储器芯片堆叠封装结构

Also Published As

Publication number Publication date
CN101315922A (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
CN100539128C (zh) 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置
CN100541785C (zh) 具有贯通孔连接的半导体封装堆体
US7880291B2 (en) Integrated circuit package and integrated circuit module
JP2005183934A (ja) オフセット接合型マルチチップ半導体装置
CN103620778A (zh) 倒装芯片、正面和背面中心键合存储线键合组件
CN107785344A (zh) 电子封装件及其制法
CN102254890A (zh) 层叠式半导体封装及其制造方法
CN104900596A (zh) 封装堆栈结构及其制法
CN101355070A (zh) 多柱体的可堆叠半导体封装构造
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
CN103400823A (zh) 包含铜柱的细间距叠层封装结构和封装方法
CN103295989A (zh) 倒装芯片封装
CN101339942A (zh) 避免基板翘曲引起的焊接缺陷的半导体封装接合构造
CN102044528A (zh) 层叠封装件及其制造方法
CN104934379A (zh) 封装堆栈结构及其制法
CN101246877B (zh) 多晶片面对面堆叠封装构造
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
TW201025554A (en) Multiple flip-chip package
CN101266966B (zh) 多芯片封装模块及其制造方法
JP4829853B2 (ja) 半導体ｐｏｐ装置
CN101369559A (zh) 具有焊接裂缝抑制环的半导体封装构造
CN101236934A (zh) 平面栅格阵列封装构造
JP2010147225A (ja) 半導体装置及びその製造方法
TW201526198A (zh) 具有堆疊元件的封裝模組

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20130530