CN101236934A - 平面栅格阵列封装构造 - Google Patents

平面栅格阵列封装构造 Download PDF

Info

Publication number
CN101236934A
CN101236934A CN 200710003221 CN200710003221A CN101236934A CN 101236934 A CN101236934 A CN 101236934A CN 200710003221 CN200710003221 CN 200710003221 CN 200710003221 A CN200710003221 A CN 200710003221A CN 101236934 A CN101236934 A CN 101236934A
Authority
CN
China
Prior art keywords
substrate
grid array
encapsulation structure
plane grid
array encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200710003221
Other languages
English (en)
Inventor
洪嘉鍮
吕肇祥
邱政贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN 200710003221 priority Critical patent/CN101236934A/zh
Publication of CN101236934A publication Critical patent/CN101236934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是有关于一种平面栅格阵列封装构造主要包含一基板、一晶片、一焊接层以及一脚座。该晶片是设置于该基板的该上表面并电性连接至该下表面的多数个金属垫。该焊接层是配置于上述金属垫并具有一稍突出于该基板的该下表面的第一厚度。该脚座是设置该基板并具有一突出于该基板的该下表面的第二厚度，其中该第二厚度是大于第一厚度。因此，该平面栅格阵列封装构造可避免搬运与储放时焊接层被刮伤，并能以表面粘着方式接合在一电路板上，故能扩大平面栅格阵列封装的可应用产品。

Description

平面栅格阵列封装构造
技术领域
本发明涉及一种集成电路封装构造，特别是涉及一种平面栅格阵列封装构造(Land Grid Array package，LGA)。
背景技术
在以往的平面栅格阵列封装构造中，产品的底面是设有多数个阵列的金属垫，以供对外电性连接。目前平面栅格阵列封装的对外电性连接方式皆为金属针探触接触，用以接合平面栅格阵列封装构造的电路板必须设有一加盖固定槽座，金属针排列在该加盖固定槽座内，方能定位与压扣现有习知的平面栅格阵列封装构造。
请参阅图1所示，现有习知平面栅格阵列封装构造100主要包含一基板110以及一晶片120。该基板110是具有一上表面111、一下表面112以及多数个阵列设置于该下表面112的金属垫113。该晶片120是设置于该基板110的该上表面111并可藉由多数个凸块140电性连接至该基板110。该平面栅格阵列封装构造100另包含一封胶体130，其是形成于该基板110的该上表面111，以密封上述凸块140。此外，该平面栅格阵列封装构造100可另包含多数个被动元件150，其是设置于该基板110的该下表面112。一散热片160是设置于该基板110的该上表面111。因此，在现有习知平面栅格阵列封装构造100中，仅能以电性接触的方式达到对外电性连接，产品的应用面较窄。并且，在搬运与储放过程中，平面栅格阵列封装构造100是放置于一承载面10上，金属垫113及位于底面的被动元件150易受刮伤与碰撞。
由此可见，上述现有的平面栅格阵列封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的平面栅格阵列封装构造，实属当前重要研发课题之一，也成为当前业界极需改进的目标。
有鉴于上述现有的平面栅格阵列封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的平面栅格阵列封装构造，能够改进一般现有的平面栅格阵列封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的平面栅格阵列封装构造存在的缺陷，而提供一种新型的平面栅格阵列封装构造，所要解决的技术问题是使其能以表面粘着方式达到电性连接，不需要以电接触方式接合至具有特殊槽座与金属针的电路板，并能避免现有习知金属垫或焊接层遭受刮伤与碰撞的问题，有效扩大平面栅格阵列封装类型电子产品的应用范围，从而更加适于实用。
本发明的另一目的在于，提供一种新型的平面栅格阵列封装构造，所要解决的技术问题是使其解决以往在放置与搬运过程中刮伤被动元件的问题，从而更加适于实用。
本发明的还一目的在于，提供一种新型的平面栅格阵列封装构造，所要解决的技术问题是使其用于降低脚座的设置成本，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种平面栅格阵列封装构造，其包含：一基板，其是具有一上表面以及一下表面，其中该下表面是设有多数个阵列的金属垫；一晶片，其是设置于该基板的该上表面并电性连接至上述金属垫；一焊接层，其是配置于上述金属垫并具有一稍突出于该基板的该下表面的第一厚度；以及一脚座，其是设置该基板并具有一突出于该基板的该下表面的第二厚度，其中该第二厚度是大于第一厚度。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的平面栅格阵列封装构造，其另包含有一封胶体，其是形成于该基板的该上表面，以密封该晶片的至少一部位。
前述的平面栅格阵列封装构造，其中所述的脚座是与该封胶体一体连接。
前述的平面栅格阵列封装构造，其中所述的脚座是由多数个支撑块所组成并位于该基板的该下表面的角隅或边缘。
前述的平面栅格阵列封装构造，其中所述的脚座是为介电性条状物并位于该基板的一中心线上。
前述的平面栅格阵列封装构造，其另包含有多数个被动元件，其是设置于该基板的该下表面并具有一突出于该基板的该下表面的第三厚度，其中第二厚度亦大于第三厚度。
前述的平面栅格阵列封装构造，其另包含有一散热片，其是设置于该基板的该上表面。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种平面栅格阵列封装构造，其包含：一基板，其是具有一上表面以及一下表面，其中该下表面是设有多数个阵列的金属垫；一晶片，其是设置于该基板的该上表面并电性连接至上述金属垫；以及至少一脚座，其是设置该基板并具有一突出于该基板的该下表面的厚度。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的平面栅格阵列封装构造，其是形成于该基板的该上表面，以密封该晶片的至少一部位。
前述的平面栅格阵列封装构造，其中所述的脚座是与该封胶体一体连接。
借由上述技术方案，本发明平面栅格阵列封装构造至少具有下列优点：
1、本发明能以表面粘着方式达到电性连接，不需要以电接触方式接合至具有特殊槽座与金属针的电路板，并能避免现有习知金属垫或焊接层遭受刮伤与碰撞的问题，有效扩大平面栅格阵列封装类型电子产品的应用范围。
2、解决以往在放置与搬运过程中刮伤被动元件的问题，从而更加适于实用。
3、降低了脚座的设置成本。
综上所述，本发明是有关于一种平面栅格阵列封装构造主要包含一基板、一晶片、一焊接层以及一脚座。该晶片是设置于该基板的该上表面并电性连接至该下表面的多数个金属垫。该焊接层是配置于上述金属垫并具有一稍突出于该基板的该下表面的第一厚度。该脚座是设置该基板并具有一突出于该基板的该下表面的第二厚度，其中该第二厚度是大于第一厚度。因此，该平面栅格阵列封装构造可避免搬运与储放时焊接层被刮伤，并能以表面粘着方式接合在一电路板上，故能扩大平面栅格阵列封装的可应用产品。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的平面栅格阵列封装构造具有增进的突出的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一种现有习知平面栅格阵列封装构造的截面示意图。
图2是依据本发明的第一具体实施例，一种平面栅格阵列封装构造的截面示意图。
图3是依据本发明的第一具体实施例，该平面栅格阵列封装构造的局部放大截面示意图。
图4是依据本发明的第一具体实施例，该平面栅格阵列封装构造的底面示意图。
图5是依据本发明的第二具体实施例，另一种平面栅格阵列封装构造的截面示意图。
图6是依据本发明的第二具体实施例，该平面栅格阵列封装构造的底面示意图。
图7是依据本发明的第二具体实施例，该平面栅格阵列封装构造于使用状态的截面示意图。
图8是依据本发明的第三具体实施例，另一种平面栅格阵列封装构造的截面示意图。
图9是依据本发明的第四具体实施例，另一种平面栅格阵列封装构造的截面示意图。
10：承载面     20：承载面
30：承载面     100：平面栅格阵列封装构造
110：基板      111：上表面
112：下表面    113：金属垫
120：晶片      130：封胶体
140：凸块      150：被动元件
160：散热片    200：平面栅格阵列封装构造
210：基板      211：上表面
212：下表面    213：金属垫
214：通孔      220：晶片
230：焊接层    231：第一厚度
240：脚座      241：第二厚度
250：封胶体    260：凸块
270：被动元件  271：第三厚度
280：散热片    300：平面栅格阵列封装构造
310：基板      311：上表面
312：下表面    313：金属垫
314：槽孔      320：晶片
321：焊垫      322：主动面
330：焊接层    331：第一厚度
340：脚座          341：第二厚度
350：封胶体        360：焊线
410：印刷电路板    411：球垫
420：焊球          500：平面栅格阵列封装构造
510：基板          511：上表面
512：下表面        513：金属垫
514：槽孔          520：晶片
521：焊垫          522：主动面
530：脚座          540：封胶体
550：焊线          600：平面栅格阵列封装构造
610：基板          611：上表面
612：下表面        613：金属垫
614：结合孔        615：结合孔
620：晶片          621：表面
631：中央脚座      632：侧边脚座
640：封胶体        650：焊线
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的平面栅格阵列封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的第一具体实施例，揭示一种平面栅格阵列封装构造。图2为该平面栅格阵列封装构造的截面示意图，图3为该平面栅格阵列封装构造的局部放大截面示意图，图4为该平面栅格阵列封装构造的底面示意图。
请参阅图2所示，该平面栅格阵列封装构造200主要包含一基板210、一晶片220、一焊接层230以及一脚座240。该基板210是具有一上表面211以及一下表面212，其中该下表面212是设有多数个阵列的金属垫213。该基板210是可为多层印刷电路板。在本实施例中，该基板210是可具有多数个对称排列的通孔214，该脚座240是结合于上述通孔214。
该晶片220是设置于该基板210的该上表面211并电性连接至上述金属垫213。在本实施例中，该平面栅格阵列封装构造200可另包含有多数个凸块260，其是形成于该晶片220的下方以使该晶片220电性连接至该基板210，再藉由该基板210的内部线路电性连接至上述金属垫213。
请参阅图3所示，该焊接层230是配置于上述金属垫213并具有一稍突出于该基板210的该下表面212的第一厚度231。该焊接层230是可为一种可回焊成圆弧状的锡铅焊料或无铅焊料。通常，该焊接层230的提供量是不足以回焊成球形。
该脚座240是设置该基板210并具有一突出于该基板210的该下表面212的第二厚度241，其中该第二厚度241是大于第一厚度231。因此，可藉由该脚座240将该平面栅格阵列封装构造200放置于一承载物的承载面20，如桌面或载盘的容穴底面，而使该焊接层230不会接触至该承载面20，避免金属垫213或焊接层230遭受刮伤与碰撞的问题。请参阅图3及图4所示，该脚座240是可由多数个支撑块所组成并位于该基板210的该下表面212的角隅或边缘。在本实施例中，该脚座240是可为介电性。
请参阅图2及图3所示，更具体而言，该平面栅格阵列封装构造200可另包含有多数个被动元件270，其是设置于该基板210的该下表面212并具有一突出于该基板210的该下表面212的第三厚度271，其中第二厚度241亦大于第三厚度271。利用该第二厚度241大于该第一厚度231与该第三厚度271，可避免放置时上述被动元件270碰触至该承载面20而造成刮伤。
具体而言，该平面栅格阵列封装构造200可另包含有一封胶体250，其是形成于该基板210的该上表面211，以密封该晶片220的至少一部位。在本实施例中，该封胶体250是可为点涂胶体或是底部填充胶，其是密封该晶片220的主动面与上述凸块260。较佳地，该平面栅格阵列封装构造200可另包含有一散热片280，其是设置于该基板210的该上表面211，以增进散热功效。
依据本发明的第二具体实施例，图5揭示另一种平面栅格阵列封装构造的截面示意图，图6为该平面栅格阵列封装构造的底面示意图。请参阅图5及图6所示，该平面栅格阵列封装构造300主要包含一基板310、一晶片320、一焊接层330以及一脚座340。该基板310是具有一上表面311以及一下表面312，其中该下表面312是设有多数个阵列的金属垫313。在本实施例中，该基板310更具有一槽孔314。
该晶片320的一主动面322是以粘贴方式设置于该基板310的该上表面311，多数个焊垫321是设于该晶片320的该主动面322，以作为晶片电极。其中，上述焊垫321是对准在该基板310的槽孔314内，另可利用多数个焊线360是通过该槽孔314以电性连接上述焊垫321至该基板310的打线接指(图未绘出)，再藉由该基板310的内部线路以电性连接至上述金属垫313。
该焊接层330是配置于上述金属垫313并具有一稍突出于该基板310的该下表面312的第一厚度331。该脚座340是设置该基板310并具有一突出于该基板310的该下表面312的第二厚度341，其中该第二厚度341是大于第一厚度331。在本实施例中，该焊接层330的第一厚度331约介于80至120微米；该脚座340第二厚度341约介于160至200微米。请再参阅图5所示，该平面栅格阵列封装构造300是可水平放置，由于第二厚度341是大于第一厚度331，故该焊接层330并不会碰触至一承载面30，故在搬运与储放过程可避免该焊接层330被刮伤与污染的问题。在本实施例中，该脚座340是可为条状并位于该基板310的一中心线上。更具体而言，该脚座340是可为I形或其它形状(请参阅图6所示)。
该平面栅格阵列封装构造300可另包含有一封胶体350，其是形成于该基板310的该上表面311，以密封该晶片320的至少一部位。在本实施例中，该封胶体350是为一模封胶材，其是可完全密封该晶片320。较佳地，该脚座340是可经由该槽孔314而与该封胶体350一体连接，以降低该脚座340的设置成本。并且，该脚座340是可包覆上述焊线360。
请参阅图7所示，该平面栅格阵列封装构造300是能以SMT(SurfaceMount Technology；表面粘着技术)焊接至一印刷电路板410。该印刷电路板410的表面是具有多数个球垫411，可接合多数个焊球420或锡膏。上述焊球420的球径加上该焊接层330的第一厚度331是大于该脚座340第二厚度341，故在回焊过程中，该焊接层330与上述焊球420可达到回焊熔合，该平面栅格阵列封装构造300可对外电性连接至该印刷电路板410。该印刷电路板410不需要设置特殊的固定槽座与金属针，大幅降低用以接合平面栅格阵列封装构造的印刷电路板的制造成本。因此，该平面栅格阵列封装构造300是能有效扩大平面栅格阵列封装类型电子产品的应用范围，并能防止该焊接层330的刮伤与污染，例如可应用于记忆体模组，为现有习知平面栅格阵列封装构造所无法达及。
请参阅图8所示，另一种平面栅格阵列封装构造500主要包含一基板510、一晶片520以及一脚座530。该基板510是具有一上表面511以及一下表面512，其中该下表面512是设有多数个阵列的金属垫513。在本实施例中，该基板510更具有一槽孔514，以供该脚座530的设置。
该晶片520的一主动面522是贴设于该基板510的该上表面511，该晶片520在该主动面522的多数个焊垫521是可对准在该槽孔514内，并可利用多数个焊线550是通过该槽孔514以电性连接上述焊垫521至该基板510。当该脚座530是设置该基板510，其是突出于该基板510的该下表面512，以保护上述金属垫513免于被摩擦或刮伤。此外，该脚座530亦可包覆上述焊线550。
此外，一焊接层(图未绘出)，例如镍金层，是可配置于上述金属垫513并且不超过该脚座530的突出高度。因此，该平面栅格阵列封装构造500是可水平放置与搬储，更可以作表面接合(SMT)。在本实施例中，该平面栅格阵列封装构造500可另包含有一封胶体540，其是形成于该基板510的该上表面511，以密封该晶片520的至少一部位。
因此，该平面栅格阵列封装构造500相对于现有习知球格阵列封装构造，能减少一次的植球所需要的红外线回焊步骤，故该平面栅格阵列封装构造500能避免回焊制程产生的热应力产生。此外，该平面栅格阵列封装构造500在表面接合之后，上述金属垫513方接合印刷电路板上的焊球，可降低金属扩散与金脆效应(gold embrittlement)的有害作用，避免上述金属垫513与焊球的接合界面发生断裂。
此外，本发明的脚座可以有不同的形状与数量。请参阅图9所示，依据本发明的第四具体实施例，另一种平面栅格阵列封装构造600主要包含一基板610、一晶片620以及多数个脚座631、632。该基板610是具有一上表面611以及一下表面612，其中该下表面612是设有多数个阵列的金属垫613。在本实施例中，该基板610更具有多数个结合孔614、615，以供上述脚座631与632的设置。
该晶片620具有焊垫的一表面621是贴设于该基板610的该上表面611。并可利用多数个焊线650是通过上述结合孔614、615以电性连接该晶片620至该基板610。当上述脚座631、632是设置该基板610，例如上述结合孔614、615，其是突出于该基板610的该下表面612，以保护上述金属垫613免于被摩擦或刮伤。上述脚座631、632是区分为一位于该基板610的一中央位置的中央脚座631与多数个侧边脚座632，其中上述侧边脚座632是设置该基板610的侧边并突出于该基板610的该下表面612。而上述金属垫613是位于该中央脚座631与上述侧边脚座632之间，以增加防刮保护的功效。此外，该中央脚座631与上述侧边脚座632是更可包覆位于该基板610的中央与侧边的上述焊线650。
因此，该平面栅格阵列封装构造600是可水平放置与搬储，更可以作表面接合(SMT)。在本实施例中，该平面栅格阵列封装构造600可另包含有一封胶体640，其是形成于该基板610的该上表面611，以密封该晶片620。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1. 一种平面栅格阵列封装构造，其特征在于其包含：
一基板，其是具有一上表面以及一下表面，其中该下表面是设有多数个阵列的金属垫；
一晶片，其是设置于该基板的该上表面并电性连接至上述金属垫；
一焊接层，其是配置于上述金属垫并具有一稍突出于该基板的该下表面的第一厚度；以及
一脚座，其是设置该基板并具有一突出于该基板的该下表面的第二厚度，其中该第二厚度是大于第一厚度。
2. 根据权利要求1所述的平面栅格阵列封装构造，其特征在于其另包含有一封胶体，其是形成于该基板的该上表面，以密封该晶片的至少一部位。
3. 根据权利要求2所述的平面栅格阵列封装构造，其特征在于其中所述的脚座是与该封胶体一体连接。
4. 根据权利要求1所述的平面栅格阵列封装构造，其特征在于其中所述的脚座是由多数个支撑块所组成并位于该基板的该下表面的角隅或边缘。
5. 根据权利要求1所述的平面栅格阵列封装构造，其特征在于其中所述的脚座是为介电性条状物并位于该基板的一中心线上。
6. 根据权利要求1所述的平面栅格阵列封装构造，其特征在于其另包含有多数个被动元件，其是设置于该基板的该下表面并具有一突出于该基板的该下表面的第三厚度，其中第二厚度亦大于第三厚度。
7. 根据权利要求1所述的平面栅格阵列封装构造，其特征在于其另包含有一散热片，其是设置于该基板的该上表面。
8. 一种平面栅格阵列封装构造，其特征在于包含：
一基板，其是具有一上表面以及一下表面，其中该下表面是设有多数个阵列的金属垫；
一晶片，其是设置于该基板的该上表面并电性连接至上述金属垫；以及
至少一脚座，其是设置该基板并具有一突出于该基板的该下表面的厚度。
9. 根据权利要求8所述的平面栅格阵列封装构造，其特征在于其是形成于该基板的该上表面，以密封该晶片的至少一部位。
10. 根据权利要求9所述的平面栅格阵列封装构造，其特征在于其中所述的脚座是与该封胶体一体连接。
CN 200710003221 2007-01-29 2007-01-29 平面栅格阵列封装构造 Pending CN101236934A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710003221 CN101236934A (zh) 2007-01-29 2007-01-29 平面栅格阵列封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710003221 CN101236934A (zh) 2007-01-29 2007-01-29 平面栅格阵列封装构造

Publications (1)

Publication Number Publication Date
CN101236934A true CN101236934A (zh) 2008-08-06

Family

ID=39920425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710003221 Pending CN101236934A (zh) 2007-01-29 2007-01-29 平面栅格阵列封装构造

Country Status (1)

Country Link
CN (1) CN101236934A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819957A (zh) * 2010-01-13 2010-09-01 威盛电子股份有限公司 晶片封装结构及封装基板
US8508024B2 (en) 2010-01-13 2013-08-13 Via Technologies, Inc Chip package structure and package substrate
US9392693B2 (en) 2013-05-03 2016-07-12 Shunsin Technology (Zhong Shan) Limited Method for manufacturing printed circuit board with shallow solder pad
US20220336314A1 (en) * 2021-04-15 2022-10-20 Smarim Global Corp. Chip module with heat dissipation device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819957A (zh) * 2010-01-13 2010-09-01 威盛电子股份有限公司 晶片封装结构及封装基板
US8508024B2 (en) 2010-01-13 2013-08-13 Via Technologies, Inc Chip package structure and package substrate
US9392693B2 (en) 2013-05-03 2016-07-12 Shunsin Technology (Zhong Shan) Limited Method for manufacturing printed circuit board with shallow solder pad
US20220336314A1 (en) * 2021-04-15 2022-10-20 Smarim Global Corp. Chip module with heat dissipation device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5383024B2 (ja) 多層半導体パッケージ
US20140151863A1 (en) Semiconductor packages and methods of fabricating the same
US6525412B2 (en) Semiconductor device having chip scale package
CN101236934A (zh) 平面栅格阵列封装构造
CN101355070A (zh) 多柱体的可堆叠半导体封装构造
CN207116412U (zh) 电子封装件及其封装基板
CN100539128C (zh) 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置
CN202443963U (zh) 半导体基板封装构造
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
CN101193497A (zh) 加强抗震性的内存
JP4829853B2 (ja) 半導体ｐｏｐ装置
KR20150014701A (ko) 반도체 패키지 및 이의 제조 방법
CN101246877B (zh) 多晶片面对面堆叠封装构造
CN111081673A (zh) 一种封装结构及其制作方法、封装模块及计算机设备
CN114864508A (zh) 一种陶瓷外壳倒装芯片封装叠层结构及装配方法
CN207834270U (zh) 一种封装结构
CN100463155C (zh) 嵌埋半导体封装件的电子装置
TWI321352B (en) Land grid array package
CN101840893A (zh) 直立式芯片的封装结构
CN101369559A (zh) 具有焊接裂缝抑制环的半导体封装构造
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
CN217691133U (zh) 芯片封装单元
CN215731695U (zh) 一种倒装芯片封装结构
JP2008277660A (ja) Ｌｇａ半導体実装構造
JP4174008B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication