CN217691133U - 芯片封装单元 - Google Patents
芯片封装单元 Download PDFInfo
- Publication number
- CN217691133U CN217691133U CN202221155602.0U CN202221155602U CN217691133U CN 217691133 U CN217691133 U CN 217691133U CN 202221155602 U CN202221155602 U CN 202221155602U CN 217691133 U CN217691133 U CN 217691133U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- packaging unit
- pad
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
本实用新型公开一种芯片封装单元，包括：基板和与所述基板电连接的芯片，所述基板朝向芯片的一侧设置有若干个基板焊盘，所述芯片朝向基板的一侧设置有若干个与所述基板焊盘对应的芯片焊盘，每个所述芯片焊盘与对应的基板焊盘之间通过锡膏焊接连接，使得所述基板与芯片之间形成一间隙层，一填充于所述间隙层内的胶层包覆于芯片焊盘与基板焊盘之间的焊接点外侧。本实用新型可以改善整体的耐候性和可靠性。
Description
技术领域
本实用新型涉及一种芯片封装单元，属于电子器件结构技术领域。
背景技术
半导体芯片作为一种集成电路，是各种电子产品中不可或缺的组成部分。随着手机、平板、笔记本电脑等移动终端不断朝着轻薄化、多功能化和低成本化的方向发展，小尺寸、高密度、高性能、多样化和低成本的半导体芯片在移动终端中扮演着越来越重要的角色。然而，由于半导体芯片的尺寸变得越来越小，采用表面贴装技术（Surface-mounttechnology，SMT）将半导体芯片焊接在电路基板上时，容易出现焊接组件防水效果差的问题。
实用新型内容
本实用新型要解决的技术问题是提供一种芯片封装单元，该芯片封装单元可以改善整体的耐候性和可靠性。
为解决上述技术问题，本实用新型采用的技术方案是：一种芯片封装单元，包括：基板和与所述基板电连接的芯片，所述基板朝向芯片的一侧设置有若干个基板焊盘，所述芯片朝向基板的一侧设置有若干个与所述基板焊盘对应的芯片焊盘，每个所述芯片焊盘与对应的基板焊盘之间通过锡膏焊接连接，使得所述基板与芯片之间形成一间隙层，一填充于所述间隙层内的胶层包覆于芯片焊盘与基板焊盘之间的焊接点外侧。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述胶层为环氧胶层。
2. 上述方案中，所述胶层两个相对的侧端面与基板的侧端面齐平。
3. 上述方案中，所述芯片为指纹识别芯片。
4. 上述方案中，若干个所述基板焊盘沿基板的长度方向等间隔设置。
5. 上述方案中，若干个所述基板焊盘呈两排分布，每排中的多个基板焊盘沿基板的长度方向等间隔设置。
6. 上述方案中，所述基板焊盘为矩形焊盘。
7. 上述方案中，所述基板朝向芯片的表面上开设有若干个凹槽，嵌入该凹槽内的所述基板焊盘的表面低于基板的表面。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
本实用新型一种芯片封装单元，其基板与芯片之间形成一间隙层，一填充于所述间隙层内的胶层包覆于芯片焊盘与基板焊盘之间的焊接点外侧，既可以提高封装单元整体的结构强度和防水、防尘性能，又可以避免焊盘、焊接点在后续的可靠性测试等工艺过程中受到化学药水的腐蚀，改善封装单元整体的耐候性和可靠性。
附图说明
附图1为本实用新型芯片封装单元的结构分解示意图；
附图2为本实用新型芯片封装单元的局部结构剖视图。
以上附图中：1、基板；11、基板焊盘；12、凹槽；2、芯片；21、芯片焊盘；3、间隙层；4、胶层。
具体实施方式
在本专利的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利的具体含义。
实施例1：一种芯片封装单元，包括：基板1和与所述基板1电连接的芯片2，所述基板1朝向芯片2的一侧设置有若干个基板焊盘11，所述芯片2朝向基板1的一侧设置有若干个与所述基板焊盘11对应的芯片焊盘21，每个所述芯片焊盘21与对应的基板焊盘11之间通过锡膏焊接连接，使得所述基板1与芯片2之间形成一间隙层3，一填充于所述间隙层3内的胶层4包覆于芯片焊盘21与基板焊盘11之间的焊接点外侧。
上述胶层4为环氧胶层；上述胶层4两个相对的侧端面与基板1的侧端面齐平；若干个上述基板焊盘11呈两排分布，每排中的多个基板焊盘11沿基板1的长度方向等间隔设置；上述基板焊盘11为矩形焊盘。
实施例2：一种芯片封装单元，包括：基板1和与所述基板1电连接的芯片2，所述基板1朝向芯片2的一侧设置有若干个基板焊盘11，所述芯片2朝向基板1的一侧设置有若干个与所述基板焊盘11对应的芯片焊盘21，每个所述芯片焊盘21与对应的基板焊盘11之间通过锡膏焊接连接，使得所述基板1与芯片2之间形成一间隙层3，一填充于所述间隙层3内的胶层4包覆于芯片焊盘21与基板焊盘11之间的焊接点外侧。
上述芯片2为指纹识别芯片；若干个上述基板焊盘11沿基板1的长度方向等间隔设置；
上述基板1朝向芯片2的表面上开设有若干个凹槽12，嵌入该凹槽12内的上述基板焊盘11的表面低于基板1的表面。
采用上述芯片封装单元时，其基板与芯片之间形成一间隙层，一填充于所述间隙层内的胶层包覆于芯片焊盘与基板焊盘之间的焊接点外侧，既可以提高封装单元整体的结构强度和防水、防尘性能，又可以避免焊盘、焊接点在后续的可靠性测试等工艺过程中受到化学药水的腐蚀，改善封装单元整体的耐候性和可靠性。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (8)
1.一种芯片封装单元，包括：基板（1）和与所述基板（1）电连接的芯片（2），其特征在于：所述基板（1）朝向芯片（2）的一侧设置有若干个基板焊盘（11），所述芯片（2）朝向基板（1）的一侧设置有若干个与所述基板焊盘（11）对应的芯片焊盘（21），每个所述芯片焊盘（21）与对应的基板焊盘（11）之间通过锡膏焊接连接，使得所述基板（1）与芯片（2）之间形成一间隙层（3），一填充于所述间隙层（3）内的胶层（4）包覆于芯片焊盘（21）与基板焊盘（11）之间的焊接点外侧。
2.根据权利要求1所述的芯片封装单元，其特征在于：所述胶层（4）为环氧胶层。
3.根据权利要求1所述的芯片封装单元，其特征在于：所述胶层（4）两个相对的侧端面与基板（1）的侧端面齐平。
4.根据权利要求1所述的芯片封装单元，其特征在于：所述芯片（2）为指纹识别芯片。
5.根据权利要求1所述的芯片封装单元，其特征在于：若干个所述基板焊盘（11）沿基板（1）的长度方向等间隔设置。
6.根据权利要求1所述的芯片封装单元，其特征在于：若干个所述基板焊盘（11）呈两排分布，每排中的多个基板焊盘（11）沿基板（1）的长度方向等间隔设置。
7.根据权利要求1所述的芯片封装单元，其特征在于：所述基板焊盘（11）为矩形焊盘。
8.根据权利要求1所述的芯片封装单元，其特征在于：所述基板（1）朝向芯片（2）的表面上开设有若干个凹槽（12），嵌入该凹槽（12）内的所述基板焊盘（11）的表面低于基板（1）的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221155602.0U CN217691133U (zh) | 2022-05-16 | 2022-05-16 | 芯片封装单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221155602.0U CN217691133U (zh) | 2022-05-16 | 2022-05-16 | 芯片封装单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217691133U true CN217691133U (zh) | 2022-10-28 |
Family
ID=83739268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221155602.0U Active CN217691133U (zh) | 2022-05-16 | 2022-05-16 | 芯片封装单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217691133U (zh) |
-
2022
- 2022-05-16 CN CN202221155602.0U patent/CN217691133U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511371B2 (en) | Multiple die integrated circuit package | |
| US7352058B2 (en) | Methods for a multiple die integrated circuit package | |
| KR101542216B1 (ko) | 패키지가 집적된 집적회로 패키지 시스템 | |
| US8026584B2 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
| CN100452396C (zh) | 半导体装置及其制造方法 | |
| JP5154516B2 (ja) | 太陽電池モジュール及び太陽電池モジュールの製造方法 | |
| CN103620778A (zh) | 倒装芯片、正面和背面中心键合存储线键合组件 | |
| US20060086899A1 (en) | Structure of image sensor package | |
| US20030102542A1 (en) | Semiconductor device having leadless package structure | |
| CN101872757B (zh) | 凹穴芯片封装结构及使用其的层叠封装结构 | |
| JPH0974115A (ja) | テープキャリアパッケージ | |
| CN100524736C (zh) | 堆叠型晶片封装结构 | |
| JP3818359B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2001077294A (ja) | 半導体装置 | |
| US20020163068A1 (en) | Semiconductor device | |
| CN217691133U (zh) | 芯片封装单元 | |
| CN1885528A (zh) | 倒装片封装结构 | |
| CN114864508A (zh) | 一种陶瓷外壳倒装芯片封装叠层结构及装配方法 | |
| CN101236934A (zh) | 平面栅格阵列封装构造 | |
| CN217690132U (zh) | 指纹芯片的封装单元 | |
| CN218039167U (zh) | 指纹识别芯片的封装结构 | |
| CN108630670B (zh) | 一种封装模块及堆叠封装结构 | |
| CN112614830A (zh) | 一种封装模组及电子设备 | |
| CN218568064U (zh) | 生物识别模组 | |
| CN218587155U (zh) | 封装模组及pcb板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |