JPH0974115A - テープキャリアパッケージ - Google Patents

テープキャリアパッケージ

Info

Publication number
JPH0974115A
JPH0974115A JP8065824A JP6582496A JPH0974115A JP H0974115 A JPH0974115 A JP H0974115A JP 8065824 A JP8065824 A JP 8065824A JP 6582496 A JP6582496 A JP 6582496A JP H0974115 A JPH0974115 A JP H0974115A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating film
device hole
tape carrier
tcp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8065824A
Other languages
English (en)
Other versions
JP3270807B2 (ja
Inventor
Naoyuki Tajima
直之 田島
Seijirou Nariama
誠二郎 業天
Yoshinori Ogawa
嘉規 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06582496A priority Critical patent/JP3270807B2/ja
Priority to KR1019960026910A priority patent/KR100225924B1/ko
Priority to US08/672,587 priority patent/US5726491A/en
Priority to DE69637720T priority patent/DE69637720D1/de
Priority to EP96304800A priority patent/EP0755075B1/en
Publication of JPH0974115A publication Critical patent/JPH0974115A/ja
Application granted granted Critical
Publication of JP3270807B2 publication Critical patent/JP3270807B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 出力端子数の増大と、半導体チップに要求さ
れる性能、機能の増大により、半導体チップの羽場を縮
小することに制約が生じつつある。 【解決手段】 デバイスホール７が設けれらた絶縁性フ
ィルム２上に導体パターン４が形成され、デバイスホー
ル７から導体リードが突出し、導体リードが半導体チッ
プ１の電極パッドと電気的に接続され、半導体チップ１
の電極パッドは、少なくとも一対の２辺に平行に２列に
配置され、各上記パッド列は、半導体チップ１のエッジ
よりパッド列間の中央線側に配置され、電極パッドを除
き、絶縁性フィルム２と半導体チップ１との間の領域を
含む全半導体チップ１の素子形成面が樹脂封止されてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テープキャリアパ
ッケージに関するものである。
【０００２】
【従来の技術】テープキャリアパッケージ（以下、「Ｔ
ＣＰ」という。）は多ピンの半導体装置を小さなサイズ
にパッケージングするのに最適な実装形態であり、現在
では液晶パネル駆動用半導体装置のパッケージとして最
も広く用いられている。
【０００３】図１２にＴＣＰの液晶パネルへの実装例を
示す。図１２において、１は半導体チップ、２は絶縁性
フィルム、３は接着剤、４は導体パターン、５は金属バ
ンプ、６は封止樹脂、７はデバイスホール、８はインナ
ーリード、１４は液晶パネル、１５は異方性導電膜、１
６はプリント配線基板、１７は折り曲げ領域の絶縁性フ
ィルムに形成したスリットに露出する導体パターンを保
護する絶縁性樹脂である。液晶パネル１４の接続は液晶
パネル１４の縁部のガラス上に設けられた電極リードに
異方性導電膜１５を仮付けし、ＴＣＰの出力リードと液
晶出力リードをアライメントし、加熱したツールで圧力
をかけて行う。この際、出力端子部分を除くＴＣＰは液
晶パネル１４のガラス縁からはみ出した形態となるが、
このはみ出し量（以下、「額縁サイズ」という。）が大
きいと、液晶モジュールサイズが大きくなってしまい、
モジュール面積に対する表示面積率が低くなる。特に、
ノート、サブノートタイプのパーソナルコンピュータや
ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌ Ａｓｓｉｓ
ｔａｎｓｅ）のようなモジュール外形に厳しい制約があ
る場合、額縁サイズは最小にする必要がある。
【０００４】このようなニーズに応じるために、液晶駆
動用半導体チップの形状を従来の方形若しくは長方形か
ら棒状にしたスリムＴＣＰと呼ばれる形態にしたり、液
晶ガラスの端部からＴＣＰを折り曲げる構造を採用して
きた。図１３はスリムＴＣＰ、図１４は折り曲げＴＣＰ
の実装例を示す図である。
【０００５】図１４に示すように、ＴＣＰを折り曲げる
構造をとることは、額縁サイズを最小にはできるが、折
り曲げ領域が必要となるため、ＴＣＰ全体のサイズが大
きくなり、コストの面で問題がある他、液晶モジュール
厚も厚くなる。また、折り曲げる作業が必要になり、工
程の簡略化にも不利である。
【０００６】一方、スリムＴＣＰは折り曲げＴＣＰより
は額縁サイズは大きくなるが、ＴＣＰサイズも小さく、
コスト的に有利であり、且つ、折り曲げる必要がないの
で、工程は簡略化できる。
【０００７】以上の理由により、スリムＴＣＰがＯＡ用
の大型液晶パネルで広く用いられるようになっている。
【０００８】
【発明が解決しようとする課題】しかし、スリムＴＣＰ
は半導体チップをなるべく細長くし、ＴＣＰの導体配線
領域を小さくすることで、額縁サイズをより小さくして
きたが、出力端子数の増大と、半導体チップに要求され
る性能、機能の増大により、半導体チップの幅を縮小す
ることに制約が生じつつある。
【０００９】また、液晶パネルサイズの大型化と、モジ
ュールサイズの小型化が市場のニーズとして強まる中、
額縁サイズ縮小の要求はますます厳しくなってきてい
る。
【００１０】しかし、チップ外周に沿って電極パッドが
配置された半導体チップを使用する限り、額縁サイズは
半導体チップの長さ＋ＴＣＰ配線領域＋樹脂封止領域＋
入力端子長さ以下にはならず、ここにスリムＴＣＰの限
界があった。
【００１１】また、従来のスリムＴＣＰは入力端子部と
半導体チップの距離が極端に短いため、ＴＣＰの入力端
子を基板に接続する際にかかる応力や、実装工程中の搬
送での振動に対しての機械強度が十分に強いとは言え
ず、特に額縁サイズの制約から無理をして半導体チップ
と入力端子の距離を極端に短くした場合、上述の応力に
よって封止樹脂にクラックが入ったり、その結果インナ
ーリードが断線する場合もある。
【００１２】従来もデバイスホールをチッブサイズと同
等以下にし、ＴＣＰ配線領域と樹脂封止領域とを縮小
し、額縁サイズを一気に縮小する構造をもつＴＣＰが、
例えば、特開平５−４７８４９号公報、実開平１−１７
３９５７号公報に提案されている。
【００１３】しかし、上記構造は、インナーリードの半
導体チップのエッジショートを防止することを主目的と
しており、チップエッジのみにＴＣＰの絶縁フィルムが
接するものであり、素子形成領域表面までを、覆うこと
はできなかった。何故ならば、素子形成領域表面を保護
する絶縁層と絶縁フィルムとが接することとなり、樹脂
封止の際、素子形成領域全体を樹脂で覆うことができ
ず、水分の侵入を防止できず、素子の信頼性を確保する
ことができなかった。
【００１４】したがって、寸法縮小効果は、通常のＴＣ
Ｐであるデバイスホールと半導体チップとの間の空隙分
４００〜８００μｍ（スリムＴＣＰでは通常２００〜４
００μｍ分）のインナーリード長さが短縮できるに過ぎ
ず、ＴＣＰサイズの縮小効果は小さい。
【００１５】また、ＴＣＰの入力端子と半導体チップの
電極パッドとの距離は短いままであるし、絶縁フィルム
と半導体チップの重なり領域が非常に狭いので、機械的
強度向上の効果は少ない。
【００１６】本発明は、上記問題点に鑑み、従来と同じ
半導体チップサイズで、従来より額縁サイズを小さく
し、且つ、ＴＣＰの機械強度を向上させることを目的と
するものである。
【００１７】
【課題を解決するための手段】請求項１記載の本発明の
テープキャリアパッケージは、デバイスホールが設けら
れた絶縁性フィルム上に導体パターンが形成され、上記
デバイスホールから上記導体パターンと電気的に接続し
た導体リードが突出し、該導体リードが半導体チップの
電極パッドと電気的に接続したテープキャリアパッケー
ジにおいて、上記半導体チップの電極パッドは、少なく
とも該半導体チップの対向する２辺に平行に２列に配置
され、且つ、各上記パッド列は、上記半導体チップのエ
ッジより上記パッド列間の中央側に設置され、且つ、上
記デバイスホールが、上記半導体チップの素子形成領域
内に位置し、上記電極パッドを除き、上記絶縁性フィル
ムと上記半導体チップとの間の領域を含む全半導体チッ
プの素子形成面が樹脂封止されていることを特徴とする
ものである。
【００１８】また、請求項２記載の本発明のテープキャ
リアパッケージは、上記半導体チップと上記絶縁性フィ
ルムとの間に、該半導体チップと絶縁性フィルムとを所
定の間隔に保つ保持部材を設けたことを特徴とする、請
求項１記載のテープキャリアパッケージである。
【００１９】また、請求項３記載の本発明のテープキャ
リアパッケージは、上記絶縁性フィルムの線膨張係数と
上記封止樹脂の線膨張係数とが共に３０ｐｐｍ／℃以下
であることを特徴とする、請求項１又は請求項２記載の
テープキャリアパッケージである。
【００２０】更に、請求項４記載の本発明のテープキャ
リアパッケージは、上記保持部材が一又は複数の導電性
物質からなり、上記半導体チップの素子形成領域の外周
部にループ状に電気的に一体形成され、外部電極に接続
されていることを特徴とする、請求項１、請求項２又は
請求項３に記載のテープキャリアパッケージである。
【００２１】上記構成にすることにより、従来と同等の
サイズの半導体チップを使って、より小さいサイズのＴ
ＣＰを作成することができ、その結果、液晶パネルの額
縁サイズも小さくできる。
【００２２】また、半導体チップ上に絶縁性フィルムが
乗った構造となっているため、ＴＣＰの機械的強度が大
幅に向上し、その結果、ＴＣＰ実装工程において、ＴＣ
Ｐにかかる応力に対する信頼性が向上する。
【００２３】また、半導体チップと絶縁性フィルムとの
間の間隔を一定に保持することにより、封止樹脂によっ
て半導体チップと絶縁性フィルムとの間の領域の半導体
チップ表面も封止される。
【００２４】更に、チップの割れや欠け生じることによ
り、電気的に一体形成された保持部材に断線等が生じ、
チップの割れや欠けが検出される。
【００２５】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
【００２６】図１（ａ）は本発明の第１の実施の形態の
ＬＣＤドライバー用ＴＣＰの断面図、同（ｂ）は従来の
ＬＣＤドライバー用ＴＣＰの断面図、図２は本発明の樹
脂突起を用いた第２の実施の形態を示す斜視図、図３は
本発明のスペーサ用バンプを用いた実施の形態を示す断
面図、図４は本発明のスペーサ用バンプをチップ表面の
割れや欠け等の欠陥検出に用いた場合の第４の実施の形
態を示す平面図であり、図５は図４におけるＸ−Ｘ断面
を示す図、図６は本発明のスペーサ用バンプをチップ表
面の割れや欠け等の欠陥検出に用いた場合の第５の実施
の形態を示す平面図であり、図７は図６におけるＹ−Ｙ
断面を示す図、図８は本発明のスペーサ用バンプをチッ
プ表面の割れや欠け等の欠陥検出に用いた場合の第６の
実施の形態を示す平面図であり、図９はウエハをダイシ
ングした後の割れや欠けが生じた半導体チップの平面
図、図１０、図１１はスペーサ用バンプを１列に配置し
た本発明の実施の形態を示す図である。
【００２７】図１乃至図１１において、１は半導体チッ
プ、２は絶縁性フィルム、３は接着剤、４は導体パター
ン、５は金属バンプ、６は封止樹脂、７はデバイスホー
ル、８はインナーリード、１２は樹脂突起、１３はスペ
ーサ用バンプ、１８はアルミ電極、１９は保護膜、２０
はバリアメタル、２１は欠陥検出用配線兼スペーサ用バ
ンプ、２２は欠陥検出用バンプ、２３は欠陥検出用配線
を示す、２４は割れ、２５は欠けを示す。
【００２８】また、絶縁性フィルム２としては、商品名
「ユーピレックス」（宇部興産（株）製）、商品名「カ
プトン」（東レデュポン（株）製）、商品名「アピカ
ル」（鐘淵化学工業（株）製）等のポリイミド材料から
なるフィルムや、ガラスエポキシ、ＢＴレジン、ＰＥＴ
等のポリイミド系材料以外のものも使用することが可能
であり、７５μｍ厚以下のものならば使用可能である。
絶縁性フィルム２が金属バンプ５の高さに対して厚すぎ
ると導体パターン４の屈曲が大きくなり、不適切であ
る。本実施例では、７５μｍ厚のものを用い、接着剤は
厚さが１９μｍｔｙｐのエポキシ系材料を使う。
【００２９】また、導体パターン４は厚さが１８μｍｔ
ｙｐの電解銅箔をエッチングして形成されており、絶縁
性確保のためにソルダーレジスト（図示せず。）を印刷
塗布することも可能である。また、導体パターン材料と
して圧延銅箔も使用することができ、厚さも１２〜３５
μｍまで使用可能である。更に、導体パターン４の表面
には、厚さ０．２〜０．４μｍの錫、金、ニッケル、半
田のメッキを施す。
【００３０】一方、半導体チップ１はサイズが１７４０
０μｍ×１５００μｍのスリムタイプの形状になってお
り、液晶駆動出力パッドは２４０個、信号入力パッドは
３０個、ダミーパッドは入力側に１３０個、出力側に４
個設けられており、出力側パッドの２４４個と入力側パ
ッドの１６０個がそれぞれ一列に並んでおり、出力側パ
ッドピッチは６８μｍ、出力パッド列と入力パッド列と
の間の距離は１９０μｍである。また、出力側パッドの
中心と出力側チップエッジとの距離は９５５μｍあり、
デバイスホールエッジとチップエッジとの距離は７００
μｍである。また、入力側のでデバイスホールエッジと
チップエッジとの距離は１００μｍで、入力側デバイス
ホールエッジと入力端子用スリット部分エッジは３５０
μｍ、入力側チップエッジと入力端子用スリット部分エ
ッジとの距離は２５０μｍである。更に、デバイスホー
ル７は７００μｍ×１７２００μｍで、デバイスホール
７のセンターは電極パッドセンターと一致する。
【００３１】また、ＴＣＰの液晶パネル側出力端子ピッ
チは７０μｍで、半導体チップ１の電極パッドピッチと
の引き回し配線領域幅は、５００μｍ必要となるが、こ
れはデバイスホールエッジとチップエッジとの間で行う
ことができる。
【００３２】また、半導体チップ１の表面と絶縁性フィ
ルム２との間に封止樹脂６を充填するのに必要な空隙を
確保するために、半導体チップ１の表面に、電極パッド
上に形成するバンプと同時に形成する、高さが２０μ
ｍ、サイズが５０μｍ×５０μｍのダミーバンプを複数
個配置されている。封止樹脂６はこの空隙を流れること
ができるよう、また、封止樹脂６の封止形状の変化によ
る応力の違いを考慮し、適切な粘度及び硬化温度等の特
性を適宜選択する必要がある。
【００３３】また、ダミーバンプの設置位置は少なくと
もデバイスホール７の近傍と、半導体チップ１の外周付
近に形成する。
【００３４】このＴＣＰの出力端子長さは２ｍｍ、入力
端子長さは１．５ｍｍである。封止樹脂の半導体チップ
１側面のメニスカス６ａの長さは片側が２５０μｍ以下
になるので、このＴＣＰの額縁サイズは、２５０＋１５
００＋２５０＋１５００＝３５００μｍとなる。
【００３５】一方、図１（ｂ）は、同（ａ）と同じサイ
ズの半導体チップ１を使用し、従来のスリムＴＣＰのデ
ザインで実装した場合の断面図である。図１（ａ）に示
すものに比べて引き回し領域片側の５００μｍ（入出力
両方で１ｍｍ）、デバイスホール７のギャップの２００
μｍ、及び樹脂領域５００μｍ×２分が大きくなってい
る。この場合の額縁サイズは５００＋１００＋１５００
＋１００＋５００＋１５００＝４２００μｍになり、図
１（ａ）に示す本発明のＴＣＰと比べて、７００μｍも
額縁サイズが大きくなる。また、機械強度については、
従来より２倍以上になっていた。
【００３６】次に、本発明の第２の実施の形態について
説明する。
【００３７】図２において、絶縁性フィルム２の表面に
空隙確保用の樹脂突起１２を印刷によって作成したもの
であり、この樹脂突起１２は２００μｍ×４００μｍの
サイズでデバイスホールエッジからチップエッジ方向に
数本形成されている。また、樹脂突起１２の高さは１０
〜４０μｍである。
【００３８】また、図３は半導体チップ１上にサイズが
５０μｍ×５０μｍ、高さが２０μｍのスペーサ用金属
バンプ１３を設けた例を示している。
【００３９】次に、本発明の第３の実施の形態について
説明する。
【００４０】図１（ａ）の絶縁性フィルム２の材料とし
て厚さが３８μｍのアラミドから成るフィルムを用い、
封止樹脂６には線膨張係数が２８ｐｐｍ／℃のエポキシ
系樹脂を用いた。
【００４１】通常のＴＣＰの絶縁性フィルム材料として
用いられる線膨張係数が１６〜２０ｐｐｍ／℃のポリイ
ミドフィルムでも厚さが７５μｍ以下であれば信頼性上
の問題はないことを確認しているが、線膨張係数が３０
ｐｐｍ／℃以上の絶縁性フィルム２若しくは封止樹脂６
を使用した場合、又は厚さが例えば１２５μｍの絶縁性
フィルムを用いた場合は、半導体チップ１の線膨張係数
（２．４ｐｐｍ／℃）との差によって、温度サイクル試
験において半導体チップ１と絶縁性フィルム２との間又
は半導体チップ１と封止樹脂６との間の伸びの差が応力
として半導体チップ１の表面やインナーリード８に加わ
り、信頼性上の問題が発生する可能性が高い。本実施例
の場合、アラミドフィルムは線膨張係数が４ｐｐｍ／℃
と非常に低く半導体チップ１の線膨張係数の２．４ｐｐ
ｍ／℃に近いため、上記ポリイミドフィルムを使用する
場合よりも更に信頼性が安定する。
【００４２】また、ウエハをチップに分割する際及びダ
イボンディングやワイヤーボンディング等の搬送工程時
に、図９のような割れや欠けが生じ、機能素子の断線、
リーク電流の発生、ショート等の不良の原因となってい
た。この割れや欠けを電気的に、例えば、ショートチェ
ック、オープンチェック、リーク測定等にて検出するた
めに、保持部材を図４〜図８に示す構造にする。
【００４３】すなわち、本発明の第４の実施の形態とし
て、図４及び図５に示すように、半導体チップ１の素子
形成領域の外周部にループ状に欠陥検出用配線兼スペー
サ用バンプ２１を、別途設けられた欠陥検出用金属バン
プ２２に接続する。または、第５の実施の形態として、
図６及び図７に示すように、半導体チップ１の素子形成
領域の外周部にループ状に、スペーサ用バンプ１３をポ
リシリコンや拡散層或いはアルミニウムから成る欠陥検
出用配線２３により接続し、電気的に一体形成されたも
のを形成し、別途設けられた欠陥検出用金属バンプ２２
に接続する。
【００４４】そして、この欠陥検出用金属バンプ２２を
例えば接地電位等一定の固定レベルにバイアスすること
で、オープンチェックを行うことや両欠陥検出用金属バ
ンプ２２、２２に例えば５Ｖを印加し、導通チェックや
リーク電流を測定することにて、半導体チップ１の表面
の割れ２４や欠け２５の検出を行う。
【００４５】尚、図６及び図７に示すようにスペーサ用
バンプ１３をポリシリコンや拡散層或いはアルミニウム
から成る欠陥検出用配線２３で接続したものは、図４及
び図５に示す、欠陥検出用配線兼スペーサ用バンプ２１
を用いた構造に比べ、コストが低くでき、より確実に割
れ２４や欠け２５を検出することが可能となる。また、
ポリシリコンや拡散層或はアルミから成る欠陥検出用配
線２３の配線幅はプロセス毎に定められた最小線幅まで
狭くすることができることは言うまでもない。
【００４６】また、第６の実施の形態として、図８に示
すように、半導体チップ１の素子形成領域を所定の領
域、例えば４つの領域に分割し、欠陥検出用配線兼スペ
ーサ用バンプ２１をそれぞれの領域にループ状に形成す
るようにしてもよい。この場合、樹脂流出部を確保する
ことができる。
【００４７】尚、スペーサ用バンプ１３及び欠陥検出用
配線兼スペーサ用バンプ２１は金バンプや銅バンプ等の
他の導電性物質が適用可能である。
【００４８】また、上述の本実施の形態においては、ス
ペーサ用バンプ１３又は欠陥検出用配線兼スペーサ用バ
ンプ２１を２列に配置していたが、図１０及び図１１に
示すように、１列に配置することも可能である。
【００４９】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、従来の半導体チップサイズで規定さ
れていたＴＣＰのサイズを大幅に縮小することができ、
特に液晶パネルへの応用では、従来より液晶パネルの額
縁サイズを小さくできるので、同一モジュールサイズで
の液晶表示面積率の向上を図ることができる。
【００５０】また、半導体チップ上に絶縁性フィルムが
乗った構造になっているため、ＴＣＰの機械強度が大幅
に向上し、その結果、車載製品、携帯製品等のデバイス
への衝撃もしくは振動信頼性が厳しい製品へのＴＣＰの
応用が図れる。
【００５１】また、半導体チップと絶縁性フィルムとの
間の間隔を一定に保持することにより、封止樹脂によっ
て半導体チップと絶縁性フィルムとの間の領域の半導体
チップ表面も確実に封止される。
【００５２】また、絶縁性フィルムにアラミドフィルム
を用いることにより、その応力を３０％以上低減でき
る。
【００５３】更に、導電性の保持部材を素子形成領域の
外周部にループ状に形成し、その両端に電圧を測定する
ことにより、デバイスホールが半導体チップの素子形成
領域より小さいＴＣＰにおいても、電気的に、半導体チ
ップ表面の割れや欠けを検出することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施の形態のＬＣＤド
ライバー用ＴＣＰの断面図であり、（ｂ）は従来のＬＣ
Ｄドライバー用ＴＣＰの断面図である。
【図２】本発明の第２の実施の形態の樹脂突起を用いた
実施例を示す斜視図である。
【図３】本発明のスペーサ用バンプを用いた実施例を示
す断面図である。
【図４】本発明のスペーサ用バンプをチップ表面の欠陥
検出に用いた場合の第４の実施の形態を示す平面図であ
る。
【図５】図４のＸ−Ｘ断面を示す図である。
【図６】本発明のスペーサ用バンプをチップ表面の欠陥
検出に用いた場合の第５の実施の形態を示す平面図であ
る。
【図７】図６のＹ−Ｙ断面を示す図である。
【図８】本発明のスペーサ用バンプをチップ表面の欠陥
検出に用いた場合の第６の実施の形態を示す平面図であ
る。
【図９】ウエハをダイシングした後の割れや欠けが生じ
た半導体チップの平面図である。
【図１０】本発明のスペーサ用バンプを１列に配置した
場合の第１の平面図である。
【図１１】本発明のスペーサ用バンプを１列に配置した
場合の第２の平面図である。
【図１２】ＴＣＰの液晶パネルへの応用例を示す図であ
る。
【図１３】スリムＴＣＰの実装例を示す図である。
【図１４】折り曲げＴＣＰの実装例を示す図である。
【符号の説明】
１ 半導体チップ ２ 絶縁性フィルム ３ 接着剤 ４ 導体パターン ５ 金属バンプ ６ 封止樹脂 ７ デバイスホール ８ インナーリード １２ 樹脂突起 １３ スペーサ用バンプ １８ アルミ電極 １９ 保護膜 ２０ バリアメタル ２１ 欠陥検出用配線兼スペーサ用バンプ ２２ 欠陥検出用バンプ ２３ 欠陥検出用配線 ２４ 割れ ２５ 欠け

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 デバイスホールが設けられた絶縁性フィ
    ルム上に導体パターンが形成され、上記デバイスホール
    から上記導体パターンと電気的に接続した導体リードが
    突出し、該導体リードが半導体チップの電極パッドと電
    気的に接続したテープキャリアパッケージにおいて、 上記半導体チップの電極パッドは、少なくとも該半導体
    チップの対向する２辺に平行に２列に配置され、 且つ、各上記パッド列は、上記半導体チップのエッジよ
    り上記パッド列間の中央側に設置され、 且つ、上記デバイスホールが、上記半導体チップの素子
    形成領域内に位置し、上記電極パッドを除き、上記絶縁
    性フィルムと上記半導体チップとの間の領域を含む全半
    導体チップの素子形成面が樹脂封止されていることを特
    徴とするテープキャリアパッケージ。
  2. 【請求項２】 上記半導体チップと上記絶縁性フィルム
    との間に、該半導体チップと絶縁性フィルムとを所定の
    間隔に保つ保持部材を設けたことを特徴とする、請求項
    １記載のテープキャリアパッケージ。
  3. 【請求項３】 上記絶縁性フィルムの線膨張係数と上記
    封止樹脂の線膨張係数とが共に３０ｐｐｍ／℃以下であ
    ることを特徴とする、請求項１又は請求項２記載のテー
    プキャリアパッケージ。
  4. 【請求項４】 上記保持部材が一又は複数の導電性物質
    からなり、上記半導体チップの素子形成領域の外周部に
    ループ状に電気的に一体形成され、外部電極に接続され
    ていることを特徴とする、請求項１、請求項２又は請求
    項３に記載のテープキャリアパッケージ。
JP06582496A 1995-06-29 1996-03-22 テープキャリアパッケージ Expired - Fee Related JP3270807B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP06582496A JP3270807B2 (ja) 1995-06-29 1996-03-22 テープキャリアパッケージ
KR1019960026910A KR100225924B1 (ko) 1995-06-29 1996-06-25 테이프 캐리어 패키지
US08/672,587 US5726491A (en) 1995-06-29 1996-06-28 Tape carrier package
DE69637720T DE69637720D1 (de) 1995-06-29 1996-06-28 Bandträgerpackung
EP96304800A EP0755075B1 (en) 1995-06-29 1996-06-28 A tape carrier package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-163730 1995-06-29
JP16373095 1995-06-29
JP06582496A JP3270807B2 (ja) 1995-06-29 1996-03-22 テープキャリアパッケージ

Publications (2)

Publication Number Publication Date
JPH0974115A true JPH0974115A (ja) 1997-03-18
JP3270807B2 JP3270807B2 (ja) 2002-04-02

Family

ID=26406968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06582496A Expired - Fee Related JP3270807B2 (ja) 1995-06-29 1996-03-22 テープキャリアパッケージ

Country Status (5)

Country Link
US (1) US5726491A (ja)
EP (1) EP0755075B1 (ja)
JP (1) JP3270807B2 (ja)
KR (1) KR100225924B1 (ja)
DE (1) DE69637720D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267904A (ja) * 2009-05-18 2010-11-25 Fujitsu Ltd 基板構造
US11699666B2 (en) 2018-06-06 2023-07-11 Mitsubishi Electric Corporation Semiconductor device and power conversion device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP3779789B2 (ja) 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
DE29708687U1 (de) * 1997-05-15 1997-07-24 Siemens Ag Klebeverbindung
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
US6104619A (en) * 1997-12-16 2000-08-15 Kabushiki Kaisha Toshiba Tape carrier package and its fabrication method therefor
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3327252B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 テープキャリア、ｔｃｐおよび液晶表示装置
TW550428B (en) * 1999-07-12 2003-09-01 Nec Lcd Technologies Ltd Flat panel display device and manufacturing method thereof
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
US6833557B1 (en) * 2000-06-27 2004-12-21 Agere Systems Inc. Integrated circuit and a method of manufacturing an integrated circuit
JP4650822B2 (ja) * 2001-05-24 2011-03-16 パナソニック株式会社 フラットパネル型表示装置
TW516201B (en) * 2001-08-29 2003-01-01 Integrated Technology Express Tape carrier package
JP2003332379A (ja) * 2002-05-16 2003-11-21 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US6750552B1 (en) * 2002-12-18 2004-06-15 Netlogic Microsystems, Inc. Integrated circuit package with solder bumps
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
KR100541649B1 (ko) 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100627381B1 (ko) * 2003-10-23 2006-09-22 삼성에스디아이 주식회사 드라이버 ｉｃ 방열구조를 갖는 플라즈마 디스플레이 장치
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818949A (ja) * 1981-07-28 1983-02-03 Nec Corp 半導体装置
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
JP2623578B2 (ja) * 1987-07-14 1997-06-25 日本電気株式会社 半導体集積回路装置
JP2595000B2 (ja) * 1987-12-26 1997-03-26 富士通株式会社 出力地絡監視機能付き呼出し信号発生装置
JPH01191435A (ja) * 1988-01-27 1989-08-01 Toshiba Corp フィルムキャリア
JPH02211643A (ja) * 1989-02-10 1990-08-22 Nec Corp 半導体装置
JPH0430441A (ja) * 1990-05-25 1992-02-03 Olympus Optical Co Ltd 半導体装置
JPH04100848A (ja) * 1990-08-20 1992-04-02 Hitachi Ltd テープキャリア型半導体装置および該樹脂組成物
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
JP3010812B2 (ja) * 1991-08-09 2000-02-21 セイコーエプソン株式会社 半導体装置
JPH05259223A (ja) * 1992-03-11 1993-10-08 Nec Corp フィルムキャリアテープ
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JPH05326621A (ja) * 1992-05-21 1993-12-10 Toshiba Corp Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
DE4239857A1 (de) 1992-11-27 1994-06-01 Abb Research Ltd Leistungshalbleitermodul
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267904A (ja) * 2009-05-18 2010-11-25 Fujitsu Ltd 基板構造
US11699666B2 (en) 2018-06-06 2023-07-11 Mitsubishi Electric Corporation Semiconductor device and power conversion device

Also Published As

Publication number Publication date
JP3270807B2 (ja) 2002-04-02
DE69637720D1 (de) 2008-12-04
EP0755075B1 (en) 2008-10-22
KR970003877A (ko) 1997-01-29
US5726491A (en) 1998-03-10
EP0755075A2 (en) 1997-01-22
EP0755075A3 (en) 1998-12-09
KR100225924B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
JP3270807B2 (ja) テープキャリアパッケージ
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US5963287A (en) Display unit with flexible printed circuit board
US6917104B2 (en) Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument
US6342727B1 (en) Tape carrier device for a tab
JP3907461B2 (ja) 半導体モジュールの製造方法
JP3501316B2 (ja) 半導体装置及びその製造方法
EP0896368A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
US20040135262A1 (en) Semiconductor device and a method of manufacturing the same
JP2011176112A (ja) 半導体集積回路及びその製造方法
JPH08321521A (ja) 樹脂封止型半導体装置及びその製造方法
US7443013B2 (en) Flexible substrate for package of die
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
JP2005243975A (ja) 半導体装置
CN100407420C (zh) 半导体装置及其制造方法、电路基板以及电子设备
US20050161792A1 (en) Junction member and multichip package using same
JP3298345B2 (ja) 半導体装置
JPH04341896A (ja) 半導体装置及びメモリーカード
CN217691133U (zh) 芯片封装单元
US20030043565A1 (en) Tape carrier package
US20230080328A1 (en) Semiconductor device and method of fabricating the same
US6720205B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
CN111732069A (zh) 气敏传感器及其制备方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees