JPH0430441A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0430441A JPH0430441A JP13414590A JP13414590A JPH0430441A JP H0430441 A JPH0430441 A JP H0430441A JP 13414590 A JP13414590 A JP 13414590A JP 13414590 A JP13414590 A JP 13414590A JP H0430441 A JPH0430441 A JP H0430441A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- beam lead
- semiconductor device
- width
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 238000007789 sealing Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、半導体素子を外部回路基板に設けた接続用
ビームリードに接続してなる半導体装置に関する。
ビームリードに接続してなる半導体装置に関する。
従来、半導体素子を外部回路基板へ接続する手段として
は種々の方式が知られているが、その中の一つとして、
T A B (Tape Automated Bon
ding)と呼ばれる方式がある。この方式は、第5図
に示すように、ポリイミドなどからなる絶縁基板101
に、銅箔をホトエツチングして形成したビームリード1
02を、絶縁基板101のキャラクタホール103の各
側縁部より4方向に突出して形成し、半導体素子104
を、その各側縁部に沿って配置した各パッド105が前
記ビームリード102の各先端に対応するように位置合
わせを行い、突起電極106を介して熱圧着により接続
するものである。なお突起電極106は、金1w4.ハ
ンダ等で、半導体素子104のパッド105上に、ある
いはビームリード102の先端部に予め形成し、接続に
用いられるようになっている。なお第5図において、1
07は樹脂封止部である。
は種々の方式が知られているが、その中の一つとして、
T A B (Tape Automated Bon
ding)と呼ばれる方式がある。この方式は、第5図
に示すように、ポリイミドなどからなる絶縁基板101
に、銅箔をホトエツチングして形成したビームリード1
02を、絶縁基板101のキャラクタホール103の各
側縁部より4方向に突出して形成し、半導体素子104
を、その各側縁部に沿って配置した各パッド105が前
記ビームリード102の各先端に対応するように位置合
わせを行い、突起電極106を介して熱圧着により接続
するものである。なお突起電極106は、金1w4.ハ
ンダ等で、半導体素子104のパッド105上に、ある
いはビームリード102の先端部に予め形成し、接続に
用いられるようになっている。なお第5図において、1
07は樹脂封止部である。
〔発明が解決しようとする課B]
ところで、上記従来のTAB方式の接続方式を用いた場
合、キャラクタホール103の各側縁部より4方向にビ
ームリード102を突出形成しているため、各方向にビ
ームリード102を突出支持する基板部分を必要とし、
半導体装置全体として正方形に近い形状になり、電子内
視鏡の先端部のように径小で実装スペースが長方形であ
るような微小部分には実装が困難であるという問題点が
ある。
合、キャラクタホール103の各側縁部より4方向にビ
ームリード102を突出形成しているため、各方向にビ
ームリード102を突出支持する基板部分を必要とし、
半導体装置全体として正方形に近い形状になり、電子内
視鏡の先端部のように径小で実装スペースが長方形であ
るような微小部分には実装が困難であるという問題点が
ある。
またTAB方式の接続方式においては、熱圧着工程など
の理由によりビームリードの長さに制約があり、短くす
ることはできないので、第5図においてして示す長さの
ビームリードのためにスペースが必要となり、半導体装
置をより小型化する場合に問題となる。
の理由によりビームリードの長さに制約があり、短くす
ることはできないので、第5図においてして示す長さの
ビームリードのためにスペースが必要となり、半導体装
置をより小型化する場合に問題となる。
本発明は、従来のTAB方式の外部回路基板との接続手
段を用いた半導体装置における上記問題点を解消するた
めになされたもので、電子内視鏡の先端部のように極め
て限られた微小なスペースに組み込むことの可能な小型
の半導体装置を提供することを目的とする。
段を用いた半導体装置における上記問題点を解消するた
めになされたもので、電子内視鏡の先端部のように極め
て限られた微小なスペースに組み込むことの可能な小型
の半導体装置を提供することを目的とする。
〔課題を解決するための手段及び作用]上記問題点を解
決するため、本発明は、外部回路基板に設けた接続用ビ
ームリードに半導体素子を突起電極を介して接続してな
る半導体装置において、前記接続用ビームリードを前記
外部回路基板の一端縁部のみより一方同に突出するよう
に配置し、該ビームリード先端と半導体素子のパッドと
を突起電極を介して接続するものである。
決するため、本発明は、外部回路基板に設けた接続用ビ
ームリードに半導体素子を突起電極を介して接続してな
る半導体装置において、前記接続用ビームリードを前記
外部回路基板の一端縁部のみより一方同に突出するよう
に配置し、該ビームリード先端と半導体素子のパッドと
を突起電極を介して接続するものである。
このように構成することにより、外部回路基板の幅を半
導体素子の幅とほぼ同じサイズとすることが可能となり
、長方形の微小なスペースに実装できる半導体装置を実
現することができる。またビームリードの下方に半導体
素子を位置するように配置することにより、ビームリー
ドの長さ方向のスペースを有効に利用することが可能と
なり、長さ方向のサイズも低減することができる。
導体素子の幅とほぼ同じサイズとすることが可能となり
、長方形の微小なスペースに実装できる半導体装置を実
現することができる。またビームリードの下方に半導体
素子を位置するように配置することにより、ビームリー
ドの長さ方向のスペースを有効に利用することが可能と
なり、長さ方向のサイズも低減することができる。
(実施例〕
次に実施例について説明する。第1図^は、本発明に係
る半導体装置の第1実施例を示す断面図で、第1図旧)
は、その封止樹脂層を除いて示す平面口である。図にお
いて、1はポリイミド等からなる絶縁基板で、該絶縁基
板1上には図示しない配線パターンが形成されると共に
、その一端縁部からのみ、一方向に向けて延びる接続用
ビームリード2が形成されている。3は半導体素子で、
該半導体素子3にはその一側端縁部に沿ってパッド4が
形成され、その上部に金などからなる突起電極5が形成
されている。そして半導体素子3を、その突起電極5が
形成されていない側をビームリード2の下方に位置する
ように配置し、突起電極5がビームリード2の先端に対
応するように位置決めしたのち、熱圧着で突起電極5を
介してビームリード2とパッド4とを接続する。次いで
エポキシ樹脂などで半導体素子3の表面及びそれに対応
するビームリード部分を被覆して樹脂封止部6を形成し
、半導体装置を構成する。なお第1図^において、7は
半導体素子3の表面に形成されているパッシベーション
膜である。
る半導体装置の第1実施例を示す断面図で、第1図旧)
は、その封止樹脂層を除いて示す平面口である。図にお
いて、1はポリイミド等からなる絶縁基板で、該絶縁基
板1上には図示しない配線パターンが形成されると共に
、その一端縁部からのみ、一方向に向けて延びる接続用
ビームリード2が形成されている。3は半導体素子で、
該半導体素子3にはその一側端縁部に沿ってパッド4が
形成され、その上部に金などからなる突起電極5が形成
されている。そして半導体素子3を、その突起電極5が
形成されていない側をビームリード2の下方に位置する
ように配置し、突起電極5がビームリード2の先端に対
応するように位置決めしたのち、熱圧着で突起電極5を
介してビームリード2とパッド4とを接続する。次いで
エポキシ樹脂などで半導体素子3の表面及びそれに対応
するビームリード部分を被覆して樹脂封止部6を形成し
、半導体装置を構成する。なお第1図^において、7は
半導体素子3の表面に形成されているパッシベーション
膜である。
このように構成した半導体装置おいては、接続用ビーム
リード2は、絶縁基板1の一端縁部からのみ突出形成し
ているので、絶縁基板1の幅は、半導体素子3の幅と同
程度のサイズにすることができ、またビームリード2の
下方に沿って半導体素子3を配置しているため、ビーム
リード2の長さ方向のスペースが有効に利用され、長さ
方向のサイズの低減化を計ることができる。したがって
電子内視鏡の先端部のような長方形状の微小なスペース
にも容易に組み込むことが可能となる。
リード2は、絶縁基板1の一端縁部からのみ突出形成し
ているので、絶縁基板1の幅は、半導体素子3の幅と同
程度のサイズにすることができ、またビームリード2の
下方に沿って半導体素子3を配置しているため、ビーム
リード2の長さ方向のスペースが有効に利用され、長さ
方向のサイズの低減化を計ることができる。したがって
電子内視鏡の先端部のような長方形状の微小なスペース
にも容易に組み込むことが可能となる。
なお上記実施例では、突起電極5を半導体素子3のパッ
ド4の上面に形成したものを示したが、突起電極はビー
ムリード2の先端に予め設けておいて接続することもで
きる。
ド4の上面に形成したものを示したが、突起電極はビー
ムリード2の先端に予め設けておいて接続することもで
きる。
第2図は、第2実施例を示す断面図である。この実施例
は、ビームリード2とその下方に配置した半導体素子3
との間に絶縁スペーサ8を介在させたものである。この
絶縁スペーサ8はスクリ−ン印刷法又はディスペンス方
法などにより絶縁層状に形成して構成してもよいし、別
体に形成した絶縁物を挟み込むように配置してもよい。
は、ビームリード2とその下方に配置した半導体素子3
との間に絶縁スペーサ8を介在させたものである。この
絶縁スペーサ8はスクリ−ン印刷法又はディスペンス方
法などにより絶縁層状に形成して構成してもよいし、別
体に形成した絶縁物を挟み込むように配置してもよい。
このように絶縁スペーサ8を介在させることにより半導
体素子3のショート防止や、保護用の樹脂封止部6を形
成する際の樹脂の流れを防止することができる等の効果
が得られる。
体素子3のショート防止や、保護用の樹脂封止部6を形
成する際の樹脂の流れを防止することができる等の効果
が得られる。
第3図へ、 (B)は、第3実施例を樹脂封止部を除い
て示す側面図及び平面図である。この実施例は、複数(
図示例では2個)の半導体素子3−1.3−2を絶縁基
板1に接続して半導体装置を構成するものである。絶縁
基板1の一端縁部より突出長さの異なるビームリード2
−L 2−2を突出形成し、突出長さの短いビームリ
ード2−1に対して、第1及び第2実施例と同様にして
第1の半導体素子3−1を接続し、長いビームリード2
−2に対しては、第1の半導体素子3−1のバッド配置
側縁部と第2の半導体素子3−2のパッド配置側縁部と
を対向させて配置し、長いビームリード2−2と第2の
半導体素子3−2のパッドを同様に突起電極を介して接
続して半導体装置を構成するものである。
て示す側面図及び平面図である。この実施例は、複数(
図示例では2個)の半導体素子3−1.3−2を絶縁基
板1に接続して半導体装置を構成するものである。絶縁
基板1の一端縁部より突出長さの異なるビームリード2
−L 2−2を突出形成し、突出長さの短いビームリ
ード2−1に対して、第1及び第2実施例と同様にして
第1の半導体素子3−1を接続し、長いビームリード2
−2に対しては、第1の半導体素子3−1のバッド配置
側縁部と第2の半導体素子3−2のパッド配置側縁部と
を対向させて配置し、長いビームリード2−2と第2の
半導体素子3−2のパッドを同様に突起電極を介して接
続して半導体装置を構成するものである。
この実施例の場合も、絶縁基板の幅をあまり拡大せずに
、しかも長さもあまり大にせずに複数の半導体素子を絶
縁基板に接続することができる。
、しかも長さもあまり大にせずに複数の半導体素子を絶
縁基板に接続することができる。
第4図(A、[E)は、第4実施例を同様に樹脂封止部
を除いて示す側面図及び平面図である。この実施例は、
2種類の長さのビームリード2−1. 2−2を設け、
半導体素子3には両側端縁部に沿ってパッド4−1.4
−2を形成し、各ビームリード2−1゜2−2とパッド
4−1.4−2を、それぞれ突起電極5を介して接続し
、長短2種類のビームリード2−1゜2−2に1つの半
導体素子3を接続するようにしたものである。
を除いて示す側面図及び平面図である。この実施例は、
2種類の長さのビームリード2−1. 2−2を設け、
半導体素子3には両側端縁部に沿ってパッド4−1.4
−2を形成し、各ビームリード2−1゜2−2とパッド
4−1.4−2を、それぞれ突起電極5を介して接続し
、長短2種類のビームリード2−1゜2−2に1つの半
導体素子3を接続するようにしたものである。
この実施例では、半導体素子を2つの端縁部に沿って配
置したパッドで、ビームリードに接続し、長さ方向にお
いて2個所で支持するようにしているので、半導体素子
に対して安定した接続を行うことができる。
置したパッドで、ビームリードに接続し、長さ方向にお
いて2個所で支持するようにしているので、半導体素子
に対して安定した接続を行うことができる。
以上実施例に基づいて説明したように、本発明によれば
、絶縁基板の一端縁部より一方向に突出配置したビーム
リードに半導体素子を接続して半導体装1を構成してい
るため、絶縁基板の幅サイズを半導体素子の幅とほぼ同
じサイズにすることができ、長方形の微小なスペースに
実装できる半導体装置を容易に得られる。またビームリ
ードの下方に半導体素子を位置するように配置して接続
することにより、ビームリードの長さ方向のスペースを
有効に利用することができ、長さ方向のサイズの低減を
図ることができる。
、絶縁基板の一端縁部より一方向に突出配置したビーム
リードに半導体素子を接続して半導体装1を構成してい
るため、絶縁基板の幅サイズを半導体素子の幅とほぼ同
じサイズにすることができ、長方形の微小なスペースに
実装できる半導体装置を容易に得られる。またビームリ
ードの下方に半導体素子を位置するように配置して接続
することにより、ビームリードの長さ方向のスペースを
有効に利用することができ、長さ方向のサイズの低減を
図ることができる。
第1図式は、本発明に係る半導体装置の第1実施例の断
面図で、第1回出)は、その一部を除いて示す平面図、
第2図は、第2実施例を示す断面図、第3図へ、田)は
、第3実施例の一部を除いて示す側面図及び平面図、第
4図^、田)は、第4実施例の一部を除いて示す側面図
及び平面図、第5図は、従来の半導体装置の一構成例を
示す断面図である。 図において、1は絶縁基板、2.2−1.2−2は接続
用ビームリード、3.3−L 3−2は半導体素子、 2はパッド、 5は突起電極、 は樹脂封止部、 7はパッシベーション膜、 8は絶 縁スペーサを示す。
面図で、第1回出)は、その一部を除いて示す平面図、
第2図は、第2実施例を示す断面図、第3図へ、田)は
、第3実施例の一部を除いて示す側面図及び平面図、第
4図^、田)は、第4実施例の一部を除いて示す側面図
及び平面図、第5図は、従来の半導体装置の一構成例を
示す断面図である。 図において、1は絶縁基板、2.2−1.2−2は接続
用ビームリード、3.3−L 3−2は半導体素子、 2はパッド、 5は突起電極、 は樹脂封止部、 7はパッシベーション膜、 8は絶 縁スペーサを示す。
Claims (1)
- 【特許請求の範囲】 1、外部回路基板に設けた接続用ビームリードに半導体
素子を突起電極を介して接続してなる半導体装置におい
て、前記接続用ビームリードを前記外部回路基板の一端
縁部のみより一方向に突出するように配置し、該ビーム
リード先端と半導体素子のパッドとを突起電極を介して
接続したことを特徴とする半導体装置。 2、前記半導体素子のパッドを一端縁部に沿って配置し
、該半導体素子をその大部分が前記ビームリードと対向
するように配置し、該ビームリード先端に半導体素子の
パッドを突起電極を介して接続すると共に、半導体素子
のパッドを形成していない他側の表面とビームリードと
の間に絶縁層を介在させたことを特徴とする請求項1記
載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13414590A JPH0430441A (ja) | 1990-05-25 | 1990-05-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13414590A JPH0430441A (ja) | 1990-05-25 | 1990-05-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0430441A true JPH0430441A (ja) | 1992-02-03 |
Family
ID=15121522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13414590A Pending JPH0430441A (ja) | 1990-05-25 | 1990-05-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0430441A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0755075A2 (en) * | 1995-06-29 | 1997-01-22 | Sharp Kabushiki Kaisha | A tape carrier package |
-
1990
- 1990-05-25 JP JP13414590A patent/JPH0430441A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0755075A2 (en) * | 1995-06-29 | 1997-01-22 | Sharp Kabushiki Kaisha | A tape carrier package |
EP0755075A3 (en) * | 1995-06-29 | 1998-12-09 | Sharp Kabushiki Kaisha | A tape carrier package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2988075B2 (ja) | 半導体装置 | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
JP2003017649A (ja) | 半導体装置及び半導体モジュール | |
JPH0462866A (ja) | 表面実装部品の実装方法 | |
JPH04196555A (ja) | Tabパッケージ | |
JPS6148928A (ja) | ハイブリッド集積回路 | |
JPH0430441A (ja) | 半導体装置 | |
JPH10233401A (ja) | 半導体装置 | |
JPH0547836A (ja) | 半導体装置の実装構造 | |
JP2670505B2 (ja) | 電子部品搭載用基板 | |
JPS6022348A (ja) | 半導体装置 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JPS6366959A (ja) | 多重リ−ドフレ−ム | |
JPH06350025A (ja) | 半導体装置 | |
JP3113669B2 (ja) | 液晶表示装置 | |
JPH10229104A (ja) | 半導体装置およびその製造に用いるテープキャリヤ | |
JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
JP3194300B2 (ja) | 半導体装置 | |
JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
JPH0338845A (ja) | 混成集積回路 | |
JPH0430565A (ja) | 高出力用混成集積回路装置 | |
JPH02239577A (ja) | 表面実装用混成集積回路 | |
JPS6318688A (ja) | セラミツクパツケ−ジ | |
JPH0414022A (ja) | 液晶表示装置 | |
JPH04277658A (ja) | メタルコア基板 |