KR100225924B1 - 테이프 캐리어 패키지 - Google Patents

테이프 캐리어 패키지 Download PDF

Info

Publication number
KR100225924B1
KR100225924B1 KR1019960026910A KR19960026910A KR100225924B1 KR 100225924 B1 KR100225924 B1 KR 100225924B1 KR 1019960026910 A KR1019960026910 A KR 1019960026910A KR 19960026910 A KR19960026910 A KR 19960026910A KR 100225924 B1 KR100225924 B1 KR 100225924B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
insulating film
tape carrier
carrier package
tcp
Prior art date
Application number
KR1019960026910A
Other languages
English (en)
Other versions
KR970003877A (ko
Inventor
나오유키 타지마
요시노리 오가와
세이지로오 교오텐
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR970003877A publication Critical patent/KR970003877A/ko
Application granted granted Critical
Publication of KR100225924B1 publication Critical patent/KR100225924B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 테이프 캐리어 패키지는, 디바이스홀을 갖는 절연막; 상기 절연막상에 형성된 도체 패턴 및 상기 도체 패턴에 전기적으로 접속되고 상기 디바이스홀의 에지 너머로 내향 돌출되는 도체 리드를 포함하며, 상기 도체 리드는 반도체칩의 전극패드에 전기적으로 접속된다. 상기 반도체칩의 전극패드는 반도체칩의 대향하는 두변에 평행하게 적어도 2열로 배치되도록 구성되고 상기 두 개의 대향하는 패드 열은 반도체칩의 에지보다 상기 두 열의 중앙측에 인접하여 배치되며 상기 전극패드를 제외하고, 상기 절연성필름과 상기 반도체칩간의 영역을 포함한 전체 반도체칩의 소자형성면이 밀봉수지로 밀봉되어 있고, 또한, 상기 반도체칩에는, 이 반도체칩에 전기적으로 접속되지 않는 스페이서 범프가 제공되어 있다.

Description

테이프 캐리어 패키치
제1도는 TCP의 액정패널에의 응용예를 보인 도면이다.
제2도는 슬림 TCP의 실장예를 보인 도면이다.
제3도는 절곡 TCP의 실장예를 보인 도면이다.
제4a도는 본 발명의 제1실시형태에 의한 LCD드라이버용 TCP의 단면도이다.
제4b도는 종래의 LCD드라이버용 TCP의 단면도이다.
제5도는 본 발명의 제2실시형태에 의한 수지돌기를 사용한 실시예를 보인 사시도이다.
제6도는 본 발명의 스페이서용 범프를 사용한 실시예를 보인 단면도이다.
제7도는 본 발명의 스페이서용 범프를 칩표면의 결함검출에 사용한 경우의 제4 실시형태를 보인 평면도이다.
제8도는 제7도의 31-32선 단면도이다.
제9도는 본 발명의 스페이서용 범프를 칩표면의 결함검출에 사용한 경우의 제5 실시형태를 보인 평면도이다.
제10도는 제9도의 41-42선 단면도이다.
제11도는 본 발명의 스페이서용 범프를 칩표면의 결함검출에 사용한 경우의 제6 실시형태를 보인 평면도이다.
제12도는 웨이퍼를 다이싱한 후의 크랙이나 흠의 발생한 반도체칩의 평면도이다.
제13도는 본 발명의 스페이서용 범프를 1열로 배치한 경우의 제1 평면도이다.
제14도는 본 발명의 스페이서용 범프를 1열로 배치한 경우의 제2 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체칩 2 : 절연성 필름
3 : 접착제 4 : 도체패턴
5 : 금속펌프 6 : 밀봉수지
7 : 디바이스홀 8 : 이너 리드
12 : 수지돌기 13 : 스페이서용 범프
18 : 알루미늄 전극 19 : 보호막
20 : 배리어 메탈 21 : 결함검출용배선 겸 스페이서용 범프
22 : 결함검출용 범프 23 : 결함검출용 배선
24 : 크랙 25 : 흠
본 발명은 테이프 캐리어 패키지에 관한 것이다.
테이프 캐리어 패키지(이하 , TCP라 함)는 다핀의 반도체장치를 작은 사이즈에 패키징하기에 가장 적합한 실장형태로, 현재 액정패널 구동용 반도체장치의 패키지로 가장 널리 사용되고 있다.
제1도에 TCP를 사용한 액정패널(이하, LCD 패널 이라 함)의 실장예를 나타낸다. 제1도에서, 부호 1은 반도체칩, 2는 절연성 필름, 3은 접착제, 4는 도체패턴, 5는 금속범프, 6은 밀봉수지, 7은 디바이스홀, 8은 이너 리드, 14는 LCD패널, 15는 이방성 도전막, 16은 프린트배선 기판, 17은 절곡영역의 절연성필름에 형성된 슬리트를 통해 외측에 노출되는 도체패턴을 보호하는 절연성수지이다. LCD패널(14)의 접속은 LCD패널(14)의 에지의 유리위에 설치된 전극리드에 이방성 도전막(15)을 임시로 부착하고, TCP의 출력리드와 LCD패널 출력리드를 정합시키고 가열된 공구로 접속부에 압력을 가해 행한다. 이 때, 출력단자부분을 제외한 TCP의 어느 부분은 LCD패널(14)의 에지주위로 확산된다. 이 엑스트라 부분의 사이즈(이하, 프레임 사이즈라 함)가 크면, 액정모듈의 사이즈가 커져, 전체 모듈 영역에 대한 표시영역의 비율을 감소시킨다. 특히 노트형 또는 서브노트형의 퍼스널 컴퓨터나 PDA(personal digital assistance)와 같은 모듈외형에 엄격한 제약이 있는 경우, 프레임 사이즈는 최소로 되어야 한다.
이와 같은 요망을 충족하기 위해, 종래의 사각형 또는 직사각형 대신 바아형 LCD구동용 반도체칩이 실장되는 소위 슬림 TCP를 사용했다. 또는 LCD 패널 유리의 단부에서 TCP를 절곡시킨 절곡 구조를 채용하고 있다. 제2도와 3도는 각각 슬림 TCP와 절곡형 TCP의 실제사용을 보여주는 도면이다.
제3도에 보인 바와 같이, TCP를 절곡시킨 구조로 한 것은 프레임 사이즈를 최소로 할 수 있다. 그러나, 이 구조는 절곡영역을 필요로 하기 때문에, TCP 전체의 사이즈가 커져 코스트의 면에서 문제가 있는 외에, LCD모듈 두께도 두꺼워진다. 또한, 절곡작업을 필요로 하게 되어 공정의 간략화에도 불리하다.
한편, 슬림 TCP의 프레임 사이즈는 절곡형 TCP보다 크나, TCP 그 자체의 사이즈가 작아 코스트면에서 유리하다. 또한 절곡단을 부가 할 필요가 없기 때문에, 제조공정이 간략화 될 수 있다.
이상의 이유에 의해, 슬림 TCP가 OA용의 대형 LCD패널로 널리 사용된다.
그러나, 슬림 TCP는 반도체칩을 되도록 가늘게 하고, TCP의 도체 배선영역을 작게 함으로써, 프레임 사이즈를 보다 작게할 수 있으나, 출력단자수의 증대와 반도체칩에 요구되는 성능, 기능의 증대에 따라 반도체칩의 폭을 축소하는 것에 제약이 있었다.
또한, 시장에서 LCD패널 사이즈의 대형화 및 모듈 사이즈의 소형화를 강하게 요망함에 따라, 프레임 사이즈의 축소가 강력히 요구되고 있다.
그러나, 칩 외주를 따라 전극패드가 배치된 반도체칩을 사용하는한, 프레임 사이즈를 반도체칩의 길이, TCP배선영역, 수지밀봉영역 및 입력단자의 길이의 합보다 작게하는 것이 불가능하다. 이것이 슬림 TCP의 한계이다.
또한, 종래의 슬림 TCP는 입력단자부와 반도체칩의 거리가 극단적으로 짧기 때문에, TCP의 입력단자를 기판에 접속할때에 걸리는 응력이나, 실장공정중 반송에서의 진동에 대한 기계강도가 충분히 강하다고 할 수 없다. 특히, 프레임 사이즈의 제약으로부터 무리하게 반도체칩과 입력단자의 거리를 극단적으로 짧게 하면, 상술한 응력에 따라 밀봉수지에 크랙이 일어나, 그 결과 이너 리드가 단선되는 경우도 있다.
종래, 디바이스홀을 칩사이즈와 동등이하로 하고, TCP배선영역과 수지밀봉영역을 축소하여 프레임 사이즈를 일거에 축소하는 구조를 갖는 TCP가 예컨대 일본 특허공개공보 5-47849호 및 실용공개공보 1-173957호에 기술되어 있다.
그러나, 상기 구조는 이너 리드의 반도체칩의 에지쇼트를 방지하는 것을 주목적으로 하고 있고. 칩에지에만 TCP의 절연필름이 접하는 것으로, 소자형성영역 표면까지를 커버할 수는 없었다. 이는 소자형성영역에 표면을 보호하는 절연층이 절연막과 접촉하기 때문이며, 이에 따라 수지밀봉시 소자형성영역 전체를 수지로 커버할 수 없다. 따라서, 수분의 칩입을 방지할 수 없어 소자의 신뢰성을 확보할 수 없었다.
그 결과, 치수는 통상의 TCP에 있어서는 디바이스홀과 반도체칩간의 공극분(일반적인 슬림 TCP에 있어서의 200~400㎛)에 해당하는 약간의 이너 리드의 길이(400~800㎛)만 축소될수 있다. 즉, TCP 사이즈의 축소효과는 작다.
또한, TCP의 입력단자와 반도체칩의 전극패드의 거리는 짧은채로 있고, 절연필름과 반도체칩의 중첩영역이 대단히 좁기 때문에, 기계적 강도의 향상 효과가 적다.
따라서, 본 발명의 복적은 종래와 동등한 반도체칩 사이즈로 종래보다 프레임 사이즈를 작게 하고, 기계적강도를 향상시킬수 잇는 테이프 캐리어 패키지(TCP)를 제공하는 것이다.
상기 복적을 달성하기 위한 본 발명의 요지는 다음과 같다.
본 발명의 제1요지에 있어서, 테이프 캐리어 패키지는, 디바이스홀을 간는 절연막 상기 절연막상에 형성되 도체 패턴 및 상기 도체 패턴에 전기적으로 접속되고 상기 디바이스홀의 에지 너머로 내향 돌출되며, 반도체칩의 전극패드에 전기적으로 접속되는 도체 리드를 포함하며, 상기 반도체칩의 전극패드는 이 반도체칩의 대향하는 두변에 평행하게 적어도 2열로 배치되도록 구성되고 상기 두 개의 대향하는 패드열은 반도체칩의 에지보다 상기 두열의 중앙측에 인접하여 배치되며 상기 디바이스홀이 상기 반도체칩의 소자형성영역내에 위치되고 상기 전극패드를 제외하고, 상기 절연성필름과 상기 반도체칩간의 영역을 포함한 전체 반도체칩의 소자형성면이 밀봉수지로 밀봉되어 있다.
본 발명의 제2 요지에 의하면, 상기 제1 요지를 갖는 테이프 캐리어 패키지는, 상기 반도체칩과 상기 절연막을 소정 거리만큼 떨어지게 하기 위한 지지수단이 상기 반도체칩과 상기 절연막간에 제공되도록 구성된다.
본 발명의 제3 및 제4 요지에 의하면, 상기 제1 또는 제2 요지를갖는 테이프 캐리어 패키지는, 상기 절연막의 선팽창 계수와 상기 밀봉 수지의 선팽창 계수가 30 ×10-6/℃ 이하로 되도록 구성된다.
본 발명의 제5 및 제6 요지에 의하면, 상기 제2 또는 제4 요지를 갖는 테이프 캐리어 패키치는, 상기 지지수단이 하나의 도전성 물질 또는 복수의 도전성 물질의 소자로 일체 형성된 구조로 되도록 구성되며, 상기 구조 또는 소자들은 상기 반도체칩의 소자형성영역의 외주부에 루프상으로 배치되며 또한 외부전극에 전기적으로 일체로 접속되어 있다.
상기한 구성에 따라, 종래 구성과 동등한 사이즈의 반도체칩을 사용하여, 종래보다 작은 TCP를 제조할 수 있다. 그 결과, 액정표시패널의 프레임 사이즈를 축소시킬 수 있다.
상기 TCP는, 반도체칩위에 절연막이 놓이도록 구성되기 때문에, TCP의 기계적 강도가 현저히 향상될수 있다. 그 결과, TCP 실장시 TCP에 발생되는 응력에 대한 신뢰성이 향상된다.
또한, 반도체칩과 절연막이 고정된 스페이스 거리로 지지되기 때문에, 이 구조는 반도체칩과 절연막간의 반도체칩 표면을 밀봉수지로 확실히 밀봉시킬수 있도록 한다.
칩에 크랙이나 흠이 발생하면, 전기적으로 일체 형성된 지지수단이 단선되어 칩의 크랙이나 흠을 검출할 수 있다.
이하, 본 발명의 바람직한 실시형태를 첨부 도면을 참조하여 상세히 설명한다.
제4a도는 본 발명의 제1실시형태에 의한 LCD드라이버용 TCP의 단면도, 제4bB도는 종래의 LCD드라이버용 TCP의 단면도, 제5도는 본 발명의 수지돌기를 사용한 제2 실시형태를 보인 사시도, 제6도는 본 발명의 스페이서용 범프를 사용한 실시형태를 보인 단면도, 제7도는 본 발명의 스페이서용 범프를 칩표면의 크랙이나 흠의 결함검출에 사용한 경우의 제4 실시형태를 보인 평면도, 제8도는 제7도의 31-32선 단면도, 제9도는 본 발명의 스페이서용 범프를 칩표면의 크랙이나 흠등의 결함검출에 사용한 경우의 제5 실시형태를 보인 평면도, 제10도는 제9도의 41-42선 단면도, 제11도는 본 발명의 스페이서용 범프를 칩표면의 크랙이나 흠등의 결함검출에 사용한 경우의 제6 실시형태를 보인 평면도, 제12도는 웨이퍼를 다이싱한 후의 크랙이나 흠이 발생한 반도체칩의 평면도, 제13도 및 14도는 스페이서용 범프를 1열로 배치한 본 발명의 실시형태를 보인 도면이다.
이들 도면에서, 부호 1은 반도체칩, 2는 절연성 필름, 3은 접착제, 4는 도체 패턴, 5는 금속범프, 6은 밀봉수지, 7은 디바이스홀, 8은 이너 리드, 12는 수지돌기, 13은 스페이서용 범프, 18은 알루미늄전극, 19는 보호막, 20은 배리어 메탈, 21은 결합검출용배선겸 스페이서용 범프, 22는 결함검출용 범프, 23은 결함검출용 배선, 24는 크랙, 25는 흠을 나타낸다.
또한, 절연성 필름으로서는, 우베 인더스트리스 제품 Upilex(상품명), 듀퐁-토레이 컴패니 리미티드 제품 Kapton(상품명), 카네카 코포레이션 제품 Apical (상품명)과 같은 폴리이미드 재료로 이루어지는 두께 75㎛ 이하의 필름 : 및 유리 에폭시, BT 레진, PET등의 폴리이미드계 재료이외의 것으로 상기와 동일한 두께의 필름을 포함한다. 절연성필름(2)이 금속범프(5)의 높이에 비해 두꺼우면, 도체패턴 (4)의 절곡부의 벤딩각이 너무 가파르게 되어 부적절하다. 본 실시예에서, 절연막으로서 75㎛의 필름을 사용하고 접착제로서 두께 19㎛ typ의 에폭시계 재료의 필름을 사용한다.
또한, 도체 패턴(4)은 두께가 18㎛ typ의 전해 동박을 에칭하여 형성하며, 절연성 확보를 위해 솔더 레지스트(도시하지 않음)를 인쇄 도포하는 것도 가능하다. 또한, 도체 패턴재료로서 압연동박도 사용할 수 있으며, 두께도 12∼35㎛까지 사용할 수 있다. 또한, 도체패턴(4)의 표면에는 두께 0.2∼0.4㎛의 주석, 금, 니켈 또는 땜납의 도금을 실시한다.
한편, 반도체칩(1)은 사이즈가 17400㎛ × 1500㎛의 슬림 타입의 형상으로 되어 있고, 액정구동출력 패드는 240개, 신호입력패드는 30개, 더미패드는 입력측에 130개, 출력측에 4개 설치되어 있고, 출력측 패드의 244개와 입력측패드의 160개가 각각 각각 1열로 나란히 배치되며, 출력측패드의 피치는 68㎛, 출력패드열과 입력패드열간의 거리는 190㎛이다. 또한, 출력측패드의 중심과 출력측 칩에지의 거리는 955㎛이고, 디바이스홀 에지와 칩에지의 거리는 700㎛이다. 또한, 입력측에서의 디바이스홀 에지와 칩에지의 거리는 100㎛이고, 입력측 디바이스홀 에지와 입력단자용 슬릿부분 에지는 350㎛ 입력측 칩에지와 입력단자용 슬릿부분 에지의 거리는 250㎛이다. 또한, 디바이스홀(7)은 700㎛ × 17200㎛로 디바이스홀(7)의 중심선은 전극패드 중심선과 일치한다.
또한, TCP의 LCD패널측 출력단자 피치는 70㎛이다. LCD패널측 출력단자와(1) 반도체칩(1)의 전극패드간의 상호접속 배선을 위한 영역의 폭은 500㎛를 필요로 하며 디비이스홀 에지와 칩에지간에 형성될수 있다.
또한, 반도체칩(1)의 표면과 절연성필름(2)간에 밀봉수지(6)를 충전하는 데에 필요한 공극을 확보하기 위해, 전극패드상에 형성되는 범프와 동시에 형성되는 높이 20㎛, 사이즈가 50㎛×50㎛의 더미 범프를 복수개 배치한다. 밀봉수지(6)는 상기 공극을 흐를수 있도록, 또한 밀봉수지(6)의 밀봉형상의 변화에 따른 응력의 차이를 고려하여, 적절한 점도 및 경화온도등의 특성을 적절히 선택할 필요가 있다.
또한, 더미 범프의 설치위치는 적어도 디바이스홀(7)의 근방과, 반도체칩(1)의 외주 부근에 형성한다.
상기 TCP의 출력단자 길이는 2㎜, 입력단자 길이는 1.5㎜이다. 밀봉수지의 반도체칩(1) 측면의 메니스커스(meniscus)(6a)의 길이는 편측이 250㎛이하이기 때문에, 이 TCP의 프레임 사이즈는 250+1500+250+1500=3500㎛로 된다.
한편, 제4b도는 제4a도와 같은 사이즈의 반도체칩(1)을 사용하고, 종래의 슬림 TCP의 디바이스에 실장한 경우의 단면도이다. 제4a도에 보인 것에 비해 장치의 사이즈는, 상호접속영역의 일측에 대한 500㎛(입출력 양쪽에서는 1㎜), 디바이스홀(7)의 갭에 대한 200㎛ 및 수지영역에 대한 500㎛×2만큼 크게 되어 있다. 이 경우, 프레임 사이즈는 500+100+1500+100+500+1500=4200㎛로 된다. 즉, 종래 TCP의 프레임 사이즈는 제4a도에 보인 본 발명의 TCP에 비해 700㎛만큼 커진다. 또한, 기계적 강도에 대해서는 종래보다 2배이상 증가된다.
다음, 본 발명의 제2실시형태를 설명한다.
제5도에 있어서, 절연성필름(2)의 표면에 공극확보용의 수지돌기(12)를 인쇄에 의해 형성한 것으로, 이 수지돌기(12)는 200㎛×400㎛의 사이즈로 디바이스홀 에지로부터 칩에지 방향으로 수개 형성되어 있다. 또한, 수지돌기(12)의 높이는 10~40㎛이다.
또한, 제6도는 반도체칩(1)상에 사이즈가 50㎛×50㎛, 높이가 20㎛인 스페이서용 금속 범프(13)를 설치한 예를 나타내고 있다.
이하에 본 발명의 제3실시형태를 설명한다.
제4a도의 절연성필름(2)의 재료로서 두께가 38㎛인 아라미드로 이루어지는 필름을 사용하고, 밀봉수지(6)에는 선팽창계수가 28×10-6/℃인 에폭시계 수지를 사용했다.
통상의 TCP의 절연성필름(2)으로 사용되는 선팽창계수가 16~20×10-6/℃의 폴리이미드필름에서도 두께가 75㎛이하이면 신뢰성면의 문제는 없는 것을 확인할 수 있으나, 선팽창계수가 30×10-6/℃ 이상의 절연성 필름(2)이나 밀봉수지(6)를 사용한 경우, 또는 두께가 예컨대 125㎛의 절연성필름(2)을 사용한 경우는 반도체칩(1)의 선팽창계수(2.4×10-6/℃)와의 차에 의해 온도사이클 시험에 있어서 반도체칩(1)과 절연성필름(2) 사이 또는 반도체칩(1)과 밀봉수지(6)간의 신장의 차가 응력으로서 반도체칩(1)의 표면이나 이너 리드(8)에 가해져, 신뢰도를 저하시킬 가능성이 높다. 본 실시예의 경우, 아라미드필름은 선팽창계수가 4×10-6/℃로 대단히 낮아 반도체칩(1)의 선팽창계수 2.4×10-6/℃에 가깝기 때문에, 상기 폴리이미드 필름을 사용하는 경우보다 더 신뢰성이 있다.
또한, 웨이퍼를 칩으로 분할할 때 및 다이본딩이나 와이어본딩등의 반송공정시에, 제12도에 도시한 바와 같은 크랙이나 흠이 발생하여, 기능소자의 단선, 누설전류의 발생, 쇼트등의 불량 원인으로 된다. 이 크랙이나 흠을 전기적으로, 예컨대 쇼트체크, 오픈체크, 누설측정 등으로 검출하기 위해 지지부재를 제7도~11도에 보인 구조로 한다.
즉, 본 발명의 제4실시형태로서, 제7도 및 8도에 보인 바와 같이, 반도체칩(1)의 소자형성영역의 외주부에 루프상으로 결함검출용 배선겸 스페이서용 범프(21)를, 별도설치된 결함검출용 금속범프(22)에 접속한다. 또는, 제5실시형태로서, 제9도 및 10도에 보인 바와 같이, 반도체칩(1)의 소자형성영역의 외주부에 루프상으로, 스페이서용 범프(13)를 폴리실리콘이나 확산층 또는 알루미늄으로 이루어지는 결함검출용 배선(23)으로 접속하고, 전기적으로 일체접속하여, 별도설치된 결함검출용 금속범프(22)에 접속한다.
이에 따라, 고정 전압으로 바이어스된 결함 검출용 금속범프(22)로 어떤 시험을 행하여 반도체칩(1)의 표면의 크랙이나 흠이 보다 신뢰성 있게 검출될 수 있다. 특히, 접지전위 레벨에 바이어스된 범프(22)로 오픈 체크를 하거나 또는 양 범프(22, 22)에 예컨대 5V의 전압을 인가하여 도통체크를 하거나 누설전류를 측정함으로써 결함이 검출될 수 있다.
또한, 제9도 및 10도에 보인 바와 같이 스페이서용 범프(13)를 폴리실리콘이나 확산층 또는 알루미늄으로 이루어지는 결함검출용 배선(23)으로 접속한 것은 제7도 및 8도에 보인 결함검출용 배선 겸 스페이서용 범프(21)를 사용한 구조에 비해 코스트가낮아져 보다 확실히 크랙(24)이나 흠(25)을 검출할 수 있게 된다. 물론, 폴리실리콘이나 확산층 또는 알루미늄으로 이루어지는 결함검출용 배선(23)의 배선폭은 프로세스마다 정해진 최소 선폭까지 좁아질수 있다.
또한, 제6실시형태에 의하면, 제11도에 보인 바와 같이, 반도체칩(1)의 소자형성영역을 소정의 영역 예컨대, 4개의 영역으로 분할하고, 결함검출용 배선 겸 스페이서용 범프(21)를 각각의 영역에 루프상으로 형성할 수도 있다. 이 경우, 수지 유출부를 확보할 수 있다.
또한, 스페이서용 범프(13) 및 결함검출용 배선 겸 스페이서용 범프(21)는 금 범프나 동 범프 등의 다른 도전성 물질도 적용할 수 있다.
상술한실시형태에 있어서는, 스페이서용 범프(13) 또는 결함검출용 배선 겸 스페이서용 범프(21)를 2열로 배치했으나, 제13도 및 14도에 보인 바와 같이, 1열로 배치할 수도 있다.
이상 상세히 설명한 바와 같이, 본 발명을 사용함으로써, 종래의 반도체칩 사이즈로 규정되어 있는 TCP의 사이즈를 대폭 축소할 수 있고, 특히 LCD패널에의 응용에서는 종래보다 LCD패널의 프레임 사이즈를 작게할 수 있기 때문에, 한정된 모듈 사이즈에서의 액정표시 면적율의 향상을 도모할 수 있다.
또한, 반도체칩상에 절연성필름이 놓인 구조로 되어 있기 때문에, TCP의 기계적강도가 대폭 향상되어, 그 결과 차량 탑재품, 휴대용 제품등의 디바이스에 대한 충격이나 진동 신뢰성이 엄격한 제품의 TCP에 응용할 수 있다.
또한, 반도체칩과 절연성필름간의 간격을 일정하게 유지함으로써, 밀봉수지에 의해 반도체칩과 절연성필름간의 영역의 반도체칩 표면도 확실히 밀봉된다.
또한, 절연성필름에 아라미드 필름을 사용함으로써, 그 응력을 30％이상 감소시킬 수 있다.
또한, 도전성의 지지부재가 소자형성영역의 외주부에 루프상으로 접속되어 있고, 그 양단의 접압을 측정함으로써 디바이스홀이 반도체칩의 소자형성영역보다 작은 TCP에 있어서도 전기적으로 반도체칩 표면의 크랙이나 흠을 검출할 수 있다.

Claims (6)

  1. 디바이스홀을 갖는 절연막; 상기 절연막상에 형성된 도체 패턴 및 상기 도체 패턴에 전기적으로 접속되고, 상기 디바이스홀의 에지 너머로 내향 돌출되며, 반도체칩의 전극패드에 전기적으로 접속되는 도체 리드를 포함하며, 상기 반도체칩의 전극패드는 이 반도체칩의 대향하는 두변에 평행하게 적어도 2열로 배치되고 상기 두 개의 대향하는 패드열은 반도체칩의 에지보다 상기 두 열의 중앙측에 인접하여 배치되며 상기 디바이스홀이 상기 반도체칩의 소자형성영역내에 위치되고 상기 전극패드의 일부를 제외하고, 상기 절연성필름과 상기 반도체칩간의 영역을 포함한 전체 반도체칩의 소자형성면이 밀봉수지로 밀봉되어 있고, 상기 반도체칩에는, 이 반도체칩에 전기적으로 접속되지 않는 스페이서 범프가 제공되어 있는, 테이프 캐리어 패키지.
  2. 제1항에 있어서, 상기 반도체칩과 상기 절연막을 소정 거리만큼 떨어지게 하기 위한 지지수단이 상기 반도체칩과 상기 절연막간에 제공되어 있는 테이프 캐리어 패키지.
  3. 제1항에 있어서, 상기 절연막의 선팽창 계수 및 상기 밀봉 수지의 선팽창 계수가 30×10-6/℃ 이하인 테이프 캐리어 패키지.
  4. 제2항에 있어서, 상기 절연막의 선팽창 계수 및 상기 밀봉 수지의 선팽창 계수가 30×10-6/℃ 이하인 테이프 캐리어 패키지.
  5. 제2항에 있어서, 상기 지지수단이 하나의 도전성 물질 또는 복수의 도전성 물질의 소자로 일체 형성되고, 상기 구조 또는 소자들은 상기 반도체칩의 소장형성영역의 외주부에 루프상으로 배치되며 또한 외부전극에 전기적으로 일체로 접속되어 있는 테이프 캐리어 패키지.
  6. 제4항에 있어서, 상기 지지수단이 하나의 도전성 물질 또는 복수의 도전성 물질의 소자로 일체 형성되고, 상기 구조 또는 소자들은 상기 반도체칩의 소자형성영역의 외주부에 루프상으로 배치되며 또한 외부전극에 전기적으로 일체로 접속되어 있는 테이프 캐리어 패키지.
KR1019960026910A 1995-06-29 1996-06-25 테이프 캐리어 패키지 KR100225924B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP16373095 1995-06-29
JP95-163730 1995-06-29
JP96-65824 1996-03-22
JP06582496A JP3270807B2 (ja) 1995-06-29 1996-03-22 テープキャリアパッケージ

Publications (2)

Publication Number Publication Date
KR970003877A KR970003877A (ko) 1997-01-29
KR100225924B1 true KR100225924B1 (ko) 1999-10-15

Family

ID=26406968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026910A KR100225924B1 (ko) 1995-06-29 1996-06-25 테이프 캐리어 패키지

Country Status (5)

Country Link
US (1) US5726491A (ko)
EP (1) EP0755075B1 (ko)
JP (1) JP3270807B2 (ko)
KR (1) KR100225924B1 (ko)
DE (1) DE69637720D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087987B2 (en) 2003-09-03 2006-08-08 Samsung Electronics Co., Ltd. Tape circuit substrate and semiconductor chip package using the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
DE29708687U1 (de) * 1997-05-15 1997-07-24 Siemens AG, 80333 München Klebeverbindung
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
US6104619A (en) * 1997-12-16 2000-08-15 Kabushiki Kaisha Toshiba Tape carrier package and its fabrication method therefor
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3327252B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 テープキャリア、ｔｃｐおよび液晶表示装置
TW550428B (en) * 1999-07-12 2003-09-01 Nec Lcd Technologies Ltd Flat panel display device and manufacturing method thereof
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
US6833557B1 (en) * 2000-06-27 2004-12-21 Agere Systems Inc. Integrated circuit and a method of manufacturing an integrated circuit
JP4650822B2 (ja) * 2001-05-24 2011-03-16 パナソニック株式会社 フラットパネル型表示装置
TW516201B (en) * 2001-08-29 2003-01-01 Integrated Technology Express Tape carrier package
JP2003332379A (ja) * 2002-05-16 2003-11-21 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US6750552B1 (en) * 2002-12-18 2004-06-15 Netlogic Microsystems, Inc. Integrated circuit package with solder bumps
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
KR100627381B1 (ko) * 2003-10-23 2006-09-22 삼성에스디아이 주식회사 드라이버 ｉｃ 방열구조를 갖는 플라즈마 디스플레이 장치
KR101485105B1 (ko) 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
JP5152099B2 (ja) * 2009-05-18 2013-02-27 富士通株式会社 基板構造
CN112204729A (zh) 2018-06-06 2021-01-08 三菱电机株式会社 半导体装置以及电力变换装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419752A (en) * 1987-07-14 1989-01-23 Nec Corp Semiconductor integrated circuit device
JPH04100848A (ja) * 1990-08-20 1992-04-02 Hitachi Ltd テープキャリア型半導体装置および該樹脂組成物

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818949A (ja) * 1981-07-28 1983-02-03 Nec Corp 半導体装置
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
JP2595000B2 (ja) * 1987-12-26 1997-03-26 富士通株式会社 出力地絡監視機能付き呼出し信号発生装置
JPH01191435A (ja) * 1988-01-27 1989-08-01 Toshiba Corp フィルムキャリア
JPH02211643A (ja) * 1989-02-10 1990-08-22 Nec Corp 半導体装置
JPH0430441A (ja) * 1990-05-25 1992-02-03 Olympus Optical Co Ltd 半導体装置
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
JP3010812B2 (ja) * 1991-08-09 2000-02-21 セイコーエプソン株式会社 半導体装置
JPH05259223A (ja) * 1992-03-11 1993-10-08 Nec Corp フィルムキャリアテープ
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JPH05326621A (ja) * 1992-05-21 1993-12-10 Toshiba Corp Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
DE4239857A1 (de) 1992-11-27 1994-06-01 Abb Research Ltd Leistungshalbleitermodul
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419752A (en) * 1987-07-14 1989-01-23 Nec Corp Semiconductor integrated circuit device
JPH04100848A (ja) * 1990-08-20 1992-04-02 Hitachi Ltd テープキャリア型半導体装置および該樹脂組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087987B2 (en) 2003-09-03 2006-08-08 Samsung Electronics Co., Ltd. Tape circuit substrate and semiconductor chip package using the same

Also Published As

Publication number Publication date
KR970003877A (ko) 1997-01-29
EP0755075A3 (en) 1998-12-09
EP0755075A2 (en) 1997-01-22
JPH0974115A (ja) 1997-03-18
JP3270807B2 (ja) 2002-04-02
DE69637720D1 (de) 2008-12-04
EP0755075B1 (en) 2008-10-22
US5726491A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
KR100225924B1 (ko) 테이프 캐리어 패키지
US5963287A (en) Display unit with flexible printed circuit board
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
JP3501316B2 (ja) 半導体装置及びその製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100475618B1 (ko) 반도체 장치
US20050156295A1 (en) Routing element for use in semiconductor device assemblies
US7525181B2 (en) Tape wiring substrate and tape package using the same
JP2003133677A (ja) フレキシブル回路基板の圧着構造
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR20070037310A (ko) 배선기판 및 반도체 장치
KR19990072819A (ko) 반도체장치및그제조방법
US6483042B2 (en) Substrate for mounting semiconductor integrated circuit device
KR100551519B1 (ko) 반도체 장치
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
JP3659872B2 (ja) 半導体装置
KR100448431B1 (ko) 열응력에의한본딩불량이억제되는탭테이프및이를이용한탭패키지
JPH0643471A (ja) 液晶表示装置
JP3298345B2 (ja) 半導体装置
US20240030123A1 (en) Electronic apparatus
TWI734993B (zh) 帶狀配線基板以及半導體裝置
US20030170931A1 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR960000805Y1 (ko) 평판 디스플레이의 본딩 패드구조
KR20070078030A (ko) 응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee