KR100448431B1 - 열응력에의한본딩불량이억제되는탭테이프및이를이용한탭패키지 - Google Patents

열응력에의한본딩불량이억제되는탭테이프및이를이용한탭패키지 Download PDF

Info

Publication number
KR100448431B1
KR100448431B1 KR1019970013569A KR19970013569A KR100448431B1 KR 100448431 B1 KR100448431 B1 KR 100448431B1 KR 1019970013569 A KR1019970013569 A KR 1019970013569A KR 19970013569 A KR19970013569 A KR 19970013569A KR 100448431 B1 KR100448431 B1 KR 100448431B1
Authority
KR
South Korea
Prior art keywords
bonding
tab tape
tab
tape
inner lead
Prior art date
Application number
KR1019970013569A
Other languages
English (en)
Other versions
KR19980032080A (ko
Inventor
이종명
한준수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR19980032080A publication Critical patent/KR19980032080A/ko
Application granted granted Critical
Publication of KR100448431B1 publication Critical patent/KR100448431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 탭 테이프 및 이를 이용한 탭 패키지에 관한 것으로, 열응력에 의한 반도체 칩 상의 본딩 범프와 탭 테이프 상의 내부 리드와의 본딩 불량을 억제할 수 있는 탭 테이프 및 이를 이용한 탭 패키지에 관한 것이다.
종래의 탭 패키지에서는 내부 리드 본딩 과정에 사용되는 열이 탭 테이프의 베이스 필름으로 사용되는 폴리이미드와 내부 리드와의 접합부에 전달되어 이 둘 사이의 열팽창계수의 차이때문에 접합부의 변형을 야기시키고, 그로 인하여 반도체 칩 상의 본딩 범프와 탭 테이프 상의 내부 리드와의 본딩 불량이 유발되는 문제점이 있다.
따라서, 본 발명은 탭 테이프 상에 슬릿 또는 관통홀과 같은 복수 개의 완충 수단을 형성시킴으로써, 외부의 열응력에 의한 반도체 칩 상의 본딩 범프와 탭 테이프 상의 내부 리드와의 본딩 불량의 주 원인인 폴리이미드 탭 테이프의 과도한 수축 및 신장 작용을 완충 수단을 통해 완충시킴으로써, 본딩 범프와 내부 리드와의 본딩 불량을 억제시키는 효과를 가질 수 있다.

Description

열응력에 의한 본딩 불량이 억제되는 탭 테이프 및 이를 이용한 탭 패키지
본 발명은 탭 테이프 및 이를 이용한 탭 패키지에 관한 것으로써, 더욱 상세하게는 탭 패키지의 내부 리드 본딩 과정에서 사용되는 열에 의하여 폴리이미드 탭 테이프와 내부 리드와의 접합부에서의 열팽창계수의 차이로 인한 탭 테이프의 과도한 수축 및 신장 작용에 의한 접합부의 변형을 억제하며, 그로 인한 반도체 칩 상의 본딩 범프와 탭 테이프 상의 내부 리드와의 본딩 불량의 발생을 억제하는 열응력에 의한 본딩 불량이 억제되는 탭 테이프 및 이를 이용한 탭 패키지에 관한 것이다.
일반적으로 탭(TAB; Tape Automated Bonding) 기술은 반도체 칩 상에 형성되어 있는 본딩 범프들이 탭 테이프 상에 패터닝(patterning)된 각각의 내부 리드와 전기적으로 연결되는 기술로써, 패키지가 소형화, 박형화, 고집적화, 고속화, 다핀화 및 고열방산화로 진전되어 감에 따라 그 사용이 늘어나고 있는 추세이다.
또한, 그 이용은 주로 박형의 패키지가 요구되는 액정표시장치(LCD; Liquid Crystal Display)에 실장 적용되고 있으며, 이동통신 등에 사용되고 있다.
일반적으로, 이러한 탭 기술에 사용되는 탭 테이프는 그 구조에 따라서 단층 테이프, 이층 테이프 및 삼층 테이프로 나뉘어진다. 단층 테이프(one-layer tape)는 구리층의 단일층으로 구성되며, 주로 저가의 장치에 사용된다. 이층 테이프(two-layer tape)는 폴리이미드 필름위에 구리층의 이중층 구조를 가지고 있으며, 단층 테이프에 비해서 견고하며, 디자인이 자유롭다. 삼층 테이프(three-layer tape)는 폴리이미드 필름에 에폭시 접착제를 도포한 후 구리층을 적층시킨 구조를 가지고 있다. 이층 및 삼층 테이프는 폴리이미드 필름과 같은 절연 구조를 가지고 있어서 집적 회로 소자가 실장되기 전에 기능적인 테스트가 가능하고, 장기간 정교하게 리드를 지지할 수 있다.
이러한 탭 기술은 종래의 와이어 본딩에 비해서 몇 가지 이점을 가지고 있는데, 칩 상에 보다 작은 본딩 패드의 제작과 패키지의 소형화 및 박형화가 가능하고 패키지 내의 모든 본딩 작업이 한번에 실행될 수 있어 시간과 노력이 절감될 수 있고 리드 본딩부가 보다 강한 결합력을 가질 수 있으며 조립 과정 전에 테스트 과정을 거칠 수 있다. 또한, 멀티칩 모듈의 경우에는 반도체 칩들의 거리를 보다 근접시킬 수 있다는 이점이 있다.
탭 기술을 이용한 탭 패키지의 조립 공정 시에, 탭 테이프 상의 내부 리드와 반도체 칩과의 연결 과정인 내부 리드 본딩(ILB; Inner Lead Bonding) 및 외부 리드와 PCB 등과 같은 기판과의 연결 과정인 외부 리드 본딩(OLB; Outer Lead Bonding) 과정은 열압착 방식에 의하여 고온, 고압하에서 진행하게 된다. 이 때, 사용된 열이 탭 테이프에 전달되면서 탭 테이프는 많은 열응력을 받게 되고, 이러한 열응력의 영향으로 탭 테이프는 변형되거나 치명적인 손상을 받게 되어, 그 고유의 기능을 상실하는 경우가 발생한다.
도 1은 종래의 삼층 탭 테이프를 이용한 탭 패키지의 구조를 보여주는 사시도이고, 도 2는 도 1을 A-A'선을 따라 자른 단면도이며, 도 3은 종래의 탭 테이프를 이용했을 때의 구조를 보여주는 평면도이다.
탭 테이프(100)의 베이스 필름으로 사용되는 폴리이미드는 다른 소재에 비하여 열에는 강하지만, 외부의 열응력에 의해서는 어느 정도 수축 및 신장을 한다.
탭 기술을 이용하여 반도체 칩(10) 상의 본딩 범프(12)와 탭 테이프(100) 상의 내부 리드(14)를 연결하는 ILB 과정에서 사용되는 열은 탭 테이프(100)와 내부 리드(14)와의 접합부로 전달되게 된다. 이 때, 탭 테이프(100)의 베이스 필름인 폴리이미드와 구리가 재질인 내부 리드(14)의 열팽창계수의 차이가 접합부의 변형을 야기시키게 되고, 이로 인해 본딩 범프(12)와 내부 리드(14)와의 본딩 불량이 발생하게 된다.
내부 리드(14) 본딩 공정 시에 사용되는 열이 폴리이미드 탭 테이프(100)와 내부 리드(14)와의 접합부로 전달되면, 폴리이미드는 전달된 열에 의해 함유하고 있던 수분을 빼앗김으로써 일정량 수축하게 된다. 반면에 구리가 재질인 내부 리드는 폴리이미드에 비해서 선팽창계수가 작기 때문에, 폴리이미드보다는 수축하는 정도가 적다.
또한, 상기와 같이 열을 받아 수축하였다가 다시 상온으로 되돌아가는 과정에서, 폴리이미드는 공기 중의 수분을 흡수하여 일정량 신장하게 되며, 또한 내부 리드는 폴리이미드보다는 적게 신장하게 된다.
따라서, 이러한 폴리이미드 탭 테이프(100)와 내부 리드(14)의 열팽창계수의 차이로 인하여 탭 테이프(100)와 내부 리드(14)와의 접합부가 변형되고, 그로 인하여 본딩 범프(12)와 내부 리드(14)와의 본딩 불량 등과 같은 문제점이 유발된다.
탭 테이프(100)와 내부 리드(14)와의 접합부의 주된 변형 부분은 탭 테이프(100)의 내부 리드 윈도우의 장변축의 양쪽 끝부위이다. 즉, 중심에서 양쪽 끝으로 갈수록 변형된 누적 피치가 커짐으로 해서 양쪽 끝부위가 가장 큰 손상을 받게 된다.
따라서, 본 발명의 목적은 탭 기술의 사용시에 탭 테이프와 내부 리드와의 접합부의 변형을 최소화하여 그로 인한 반도체 칩 상의 본딩 범프와 탭 테이프 상의 내부 리드와의 본딩 불량을 억제하고, 여러 가지 공정 문제와 제품 신뢰성의 저하를 감소시켜줌과 동시에 생산성을 향상시킬 수 있는 열응력에 의한 본딩 불량을 억제하는 탭 패키지를 제공하는 데 있다.
도 1은 종래의 탭 패키지의 구조를 보여주는 사시도.
도 2는 도 1의 A-A'선을 따라 자른 단면도.
도 3은 종래의 탭 테이프를 이용하였을 때의 구조를 보여주는 평면도.
도 4는 본 발명의 일 실시예에 따른 탭 테이프를 이용하였을 때의 구조를 보여주는 평면도.
도 5는 본 발명의 다른 실시예에 따른 탭 테이프를 이용하였을 때의 구조를 보여주는 평면도.
도 6은 본 발명의 또 다른 실시예에 따른 탭 테이프를 이용하였을 때의 구조를 보여주는 평면도.
< 도면의 주요부분에 대한 부호의 설명 >
10, 110 : 반도체 칩 12, 112 : 본딩 범프
14, 114 : 내부 리드 16 : 외부 리드
17, 117 : 내부 리드 윈도우 18 : 외부 리드 윈도우
20 : 스프로킷 홀 100, 200, 300, 400 : 탭 테이프
124, 224 : 관통홀 324 : 슬릿
상기의 목적을 달성하기 위하여 본 발명은, 상부 면에 복수 개의 내부 리드 및 내부 리드와 일체형으로 형성되어 있는 복수 개의 외부 리드들이 패턴닝되어 있는 폴리이미드 탭 테이프에 있어서, 본딩 불량을 억제하는 복수 개의 완충 수단이 형성되어 있는 것을 특징으로 하는 탭 테이프를 제공한다.
또한, 상기의 목적을 달성하기 위하여 본 발명은, 반도체 칩, 반도체 칩의 상부 면에 형성되어 있는 복수 개의 본딩 범프, 및 본딩 범프에 각각 대응하여 전기적으로 연결되어 있는 복수 개의 내부 리드 및 내부 리드와 일체형으로 형성되어 있는 복수 개의 외부 리드들이 패턴닝되어 있는 폴리이미드 탭 테이프를 포함하는 탭 패키지에 있어서, 탭 테이프에 본딩 불량을 억제하는 복수 개의 완충 수단이 형성되어 있는 것을 특징으로 하는 탭 패키지를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
본 발명의 일 실시예에 따른 탭 테이프의 구조를 좀 더 상세히 설명하면 다음과 같다.
도 4를 참고로 설명하면, 도 4는 본 발명의 일 실시예에 따른 탭 테이프를 사용하였을 때의 구조를 보여주는 평면도로서, 폴리이미드 탭 테이프(200) 내측에 내부 리드 윈도우(117)가 형성되어 있고, 탭 테이프(200) 상부 면에는 일체형인 복수 개의 내부 리드(114) 및 복수 개의 외부 리드(도시되지 않음)가 패터닝되어 있다. 내부 리드(114)의 말단은 내부 리드 윈도우(117)의 내부까지 뻗어 있다.
반도체 칩(110)은 내부 리드 윈도우(117)에 안착되어 있고, 반도체 칩(110)의 상부 면에는 복수 개의 본딩 범프(112)가 형성되어 있다.
또한, 반도체 칩(110)과 내부 리드(114)와의 전기적 연결을 위하여 반도체 칩(110) 상부 면의 복수 개의 본딩 범프(112)는 복수 개의 내부 리드(114) 각각과 대응하여 본딩되어 있다.
이 때, 복수 개의 관통홀(124)이 각각의 내부 리드(114) 하부의 탭 테이프(200) 상에 형성되어 있다.
본 발명의 다른 실시예에 따른 탭 테이프의 구조를 좀 더 상세하게 설명하면 다음과 같다.
도 5를 참고로 설명하면, 도 5는 본 발명의 다른 실시예에 따른 탭 테이프를사용하였을 때의 구조를 보여주는 평면도로서, 폴리이미드 탭 테이프(300)에서 관통홀(224)을 제외한 다른 모든 구조는 첫 번째 실시예에서와 동일하므로 그의 설명은 생략한다.
도 5에서는 복수 개의 관통홀(224)이 내부 리드 윈도우(117) 한 변에 위치한 다수의 내부 리드(114) 전체에 걸쳐 탭 테이프(300)상에 내부 리드 형성 방향과 직각으로 길게 형성되어 있다.
또한 본 발명의 또 다른 실시예에 따른 탭 테이프의 구조를 상세히 설명하면 다음과 같다.
도 6을 참고로 설명하면, 도 6은 본 발명의 또 다른 실시예에 따른 탭 테이프를 사용하였을 때의 구조를 보여주는 평면도로서, 폴리이미드 탭 테이프(400)에서 슬릿(324)을 제외한 다른 모든 구조는 다른 실시예들에서와 동일하므로 그의 설명은 생략한다.
도 6에서는 복수 개의 슬릿(324)이 내부 리드(114) 사이의 탭 테이프(400) 상에 마주보는 변이 서로 대칭이 되도록 형성되어 있다.
본 발명에서의 슬릿 및 관통홀과 같은 완충 수단들은 상기 실시예에서 설명된 바에 한정되지 않고, 본 발명이 속하는 분야의 통상적인 지식을 가진 자라면 용이하게 슬릿 및 관통홀의 형성 위치, 개수, 크기 및 형태 등을 변형, 실시할 수 있다.
상기와 같은 본 발명의 실시예들에 의한 탭 테이프의 구조에 의하면, 탭 테이프 상에 슬릿 또는 관통홀과 같은 복수 개의 완충 수단을 형성시킴으로써, 외부의 열응력에 의한 반도체 칩 상의 본딩 범프와 탭 테이프 상의 내부 리드와의 본딩 불량의 주 원인인 폴리이미드 탭 테이프의 과도한 수축 및 신장 작용을 완충 수단을 통하여 최소화시킴으로써, 본딩 범프와 내부 리드와의 본딩 불량을 억제시킬 수 있다는 장점이 있다.
즉, ILB 과정에서 사용되는 열이 폴리이미드 탭 테이프와 내부 리드와의 접합부로 전달되면, 폴리이미드와 구리 재질인 내부 리드와의 열팽창계수의 차이에 의하여, 내부 리드에 비하여 폴리이미드 탭 테이프가 과도하게 수축 및 신장 작용을 하게 되어 접합부의 변형을 가져 온다. 이 때, 탭 테이프가 수축 및 신장하면, 탭 테이프 상에 형성된 슬릿 또는 관통홀과 같은 완충 수단이 그 크기를 축소 또는 확대하여 열에 의해 발생한 탭 테이프의 수축 및 신장력을 감소시키는 역할을 한다.
그러므로, 접합부의 변형을 줄일수 있고, 이로 인하여 발생되는 본딩 범프와 내부 리드와의 본딩 불량을 억제시킬 수 있다.

Claims (2)

  1. 상부 면에 복수 개의 내부 리드; 및
    상기 내부 리드와 일체형으로 형성되어 있는 복수 개의 외부 리드들이 패턴닝되어 있는 폴리이미드 탭 테이프에 있어서, 상기 복수 개의 내부 리드들 각각의 하부에 본딩불량을 억제하는 관통홀이 형성된 것을 특징으로 하는 탭 테이프.
  2. 반도체 칩;
    상기 반도체 칩의 상부 면에 형성되어 있는 복수 개의 본딩 범프; 및
    상기 본딩 범프에 각각 대응하여 전기적으로 연결되어 있는 복수 개의 내부 리드 및 상기 내부 리드와 일체형으로 형성되어 있는 복수 개의 외부 리드들이 패턴닝되어 있는 폴리이미드 탭 테이프를 포함하는 탭 패키지에 있어서, 상기 복수 개의 내부 리드들 각각의 하부에 본딩불량을 억제하는 관통홀이 형성된 것을 특징으로 하는 탭 패키지.
KR1019970013569A 1996-10-18 1997-04-14 열응력에의한본딩불량이억제되는탭테이프및이를이용한탭패키지 KR100448431B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960046789 1996-10-18
KR1019960046789A KR19980027874A (ko) 1996-10-18 1996-10-18 열응력에 의한 손상이 방지되는 탭 패키지
KR1996-46789 1996-10-18

Publications (2)

Publication Number Publication Date
KR19980032080A KR19980032080A (ko) 1998-07-25
KR100448431B1 true KR100448431B1 (ko) 2004-12-04

Family

ID=37366716

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960046789A KR19980027874A (ko) 1996-10-18 1996-10-18 열응력에 의한 손상이 방지되는 탭 패키지
KR1019970013569A KR100448431B1 (ko) 1996-10-18 1997-04-14 열응력에의한본딩불량이억제되는탭테이프및이를이용한탭패키지

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960046789A KR19980027874A (ko) 1996-10-18 1996-10-18 열응력에 의한 손상이 방지되는 탭 패키지

Country Status (1)

Country Link
KR (2) KR19980027874A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532862B1 (ko) * 1998-10-13 2006-05-04 삼성전자주식회사 열응력을 완화하는 홈을 갖는 탭 테이프
KR100603848B1 (ko) * 1999-12-29 2006-07-24 엘지.필립스 엘시디 주식회사 캐리어 테이프를 가진 액정표시장치
JP4470022B2 (ja) * 2004-07-14 2010-06-02 株式会社村上開明堂 発熱素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335381A (ja) * 1992-05-29 1993-12-17 Nec Kansai Ltd Ｔａｂ式半導体装置
JPH06268023A (ja) * 1993-03-12 1994-09-22 Shinko Electric Ind Co Ltd Ｔａｂテープ
JPH088305A (ja) * 1994-06-20 1996-01-12 Nec Kansai Ltd Ｔａｂ式半導体装置
JPH0964110A (ja) * 1995-08-29 1997-03-07 Nec Kansai Ltd Ｔａｂ式半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335381A (ja) * 1992-05-29 1993-12-17 Nec Kansai Ltd Ｔａｂ式半導体装置
JPH06268023A (ja) * 1993-03-12 1994-09-22 Shinko Electric Ind Co Ltd Ｔａｂテープ
JPH088305A (ja) * 1994-06-20 1996-01-12 Nec Kansai Ltd Ｔａｂ式半導体装置
JPH0964110A (ja) * 1995-08-29 1997-03-07 Nec Kansai Ltd Ｔａｂ式半導体装置

Also Published As

Publication number Publication date
KR19980032080A (ko) 1998-07-25
KR19980027874A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US6853058B2 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
JP3501316B2 (ja) 半導体装置及びその製造方法
KR0169274B1 (ko) 반도체장치 및 그 제조방법
JP3270807B2 (ja) テープキャリアパッケージ
JP3415509B2 (ja) 半導体装置
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
KR100448431B1 (ko) 열응력에의한본딩불량이억제되는탭테이프및이를이용한탭패키지
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JPH11176886A (ja) 反り防止膜付きｔａｂテープ
US6049121A (en) Tape carrier package and liquid crystal display device including such tape carrier package
JP2002289735A (ja) 半導体装置
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH06120296A (ja) 半導体集積回路装置
JP2002289741A (ja) 半導体装置
JPH05109976A (ja) 半導体装置
US6608387B2 (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JPH05136312A (ja) 半導体装置
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
KR100478780B1 (ko) 멀티칩 모듈
KR100206975B1 (ko) 반도체 패키지
JPH0567708A (ja) 半導体集積回路のパツケージ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee