KR20020065705A - 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 - Google Patents

테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 Download PDF

Info

Publication number
KR20020065705A
KR20020065705A KR1020010005868A KR20010005868A KR20020065705A KR 20020065705 A KR20020065705 A KR 20020065705A KR 1020010005868 A KR1020010005868 A KR 1020010005868A KR 20010005868 A KR20010005868 A KR 20010005868A KR 20020065705 A KR20020065705 A KR 20020065705A
Authority
KR
South Korea
Prior art keywords
wiring board
base film
tape
semiconductor chip
bump
Prior art date
Application number
KR1020010005868A
Other languages
English (en)
Inventor
손대우
장형찬
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010005868A priority Critical patent/KR20020065705A/ko
Priority to US10/059,661 priority patent/US6737590B2/en
Publication of KR20020065705A publication Critical patent/KR20020065705A/ko
Priority to US10/802,999 priority patent/US6818542B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 칩 패드의 파인피치화에 대처할 수 있는 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체 칩 패키지에 관한 것이다. 종래 테이프 배선 기판은 윈도우에 돌출되는 리드를 갖는 구조로 인하여 파인피치화에 부응하지 못하는 여러 가지 문제점이 발생하였다. 이의 극복을 위하여 접착층이 형성된 제 1면과 그에 반대되는 제 2면을 갖는 절연성 재질의 베이스 필름과, 베이스 필름의 제 1면에 형성된 배선패턴과, 제 1면 상부에 배선패턴을 덮는 보호막, 및 제 2면으로부터 베이스 필름과 접착층을 관통하여 배선패턴에 접합되어 제 2면으로부터 소정 높이로 돌출되어 형성된 범프를 갖는 것을 특징으로 하는 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체 칩 패키지를 제공한다. 이에 따라, 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 고유의 장점을 지니면서 베이스 필름의 표면으로 형성된 범프에 의해 반도체 칩과의 실장 및 전기적인 연결이 이루어지도록 함으로써 리드의 노출로 인한 문제점을 극복할 수 있다. 또한, 범프 배치 구조의 여유도가 증가와 피치 감소가 가능하여 파인피치화된 반도체 장치의 구현을 가능하게 할 수 있다.

Description

테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체 칩 패키지{Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 칩 패드의 파인피치화에 대처할 수 있는 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
최근 반도체 장치의 박형화, 소형화, 고집적화, 고속화 및 다핀화 추세에 따라서 반도체 칩 실장 기술 분야에서는 테이프 배선 기판의 사용이 늘어나고 있다. 테이프 배선 기판은 폴리이미드 수지 등의 절연 재료로 구성된 얇은 필름에 배선패턴 및 그와 연결된 리드가 형성된 구조로서, 반도체 칩 상에 미리 형성된 범프와 테이프 배선 기판의 리드를 일괄적으로 접합시키는 탭(TAB; Tape Automated Bonding) 기술의 적용이 가능하다. 이러한 특성으로 인하여 테이프 배선 기판은 탭 테이프(TAB tape)라 불리기도 한다. 테이프 배선 기판과 그를 적용한 반도체 칩 패키지의 일 예로 테이프 캐리어 패키지(TCP; Tape Carrier Package)를 소개하기로 한다.
도 1은 종래 기술에 따른 테이프 배선 기판을 나타낸 부분 평면도이고, 도 2는 종래 기술에 따른 반도체 칩 패키지로서 테이프 캐리어 패키지를 나타낸 부분 단면도이다.
도 1을 참조하면, 종래의 테이프 배선 기판(110)은 폴리이미드 수지와 같은 절연성 베이스 필름(111)의 접착층(112) 상에 동박의 라미네이팅(laminating)과 사진 식각(photo etching)에 의한 동박의 선택적인 식각에 의해 배선패턴(115)이 형성되어 있고, 그 배선패턴(115)이 솔더 레지스트(solder resist) 등으로 구성되는 보호막(116)으로 덮여 보호되고 있으며, 반도체 칩과의 전기적인 연결을 위하여 배선패턴(115)에 연결된 리드(115a)가 보호막(116)으로부터 노출되어 윈도우(window; 113)에까지 돌출된 구조를 갖는다.
도 2를 참조하면, 종래의 테이프 캐리어 패키지(150)는 도 1과 같은 구조의 테이프 배선 기판(110)에 칩 범프(chip bump; 135)가 형성된 반도체 칩(130)이 탭 기술로 실장되어 있는 구조를 갖는다. 전극패드(131)에 형성된 칩 범프(135)와 테이프 배선 기판(110)의 리드(115a)가 접합되어 반도체 칩(130)이 실장된다. 반도체 칩(130)과 테이프 배선 기판(110)의 전기적인 접합 부위 및 반도체 칩(130)의 주면과 측면 및 노출된 리드(115a)는 포팅 수지(potting resin) 등으로 형성되는 봉지부(140)에 의해 외부환경으로부터 보호된다.
이와 같은 종래의 테이프 캐리어 패키지와 같이 테이프 배선 기판을 이용하는 반도체 칩 패키지는 미세한 배선패턴이 형성된 테이프 배선 기판을 이용하기 때문에 외부 기판과의 접속에 이용되는 리드들 사이의 거리 및 피치가 최소화될 수 있고 리드의 수가 최대화될 수 있다. 또한, 칩 패드 수가 증가되고 미세 피치(fine pitch)인 반도체 칩의 적용 및 대형 반도체 칩의 적용이 가능하다. 이에 따라, 테이프 배선 기판을 이용하는 반도체 칩 패키지는 반도체 장치의 고집적화 및 고 기능화의 구현을 가능하게 한다.
그러나, 전술한 테이프 캐리어 패키지에서와 같이 테이프 배선 기판을 이용하는 반도체 칩 패키지는 칩 패드의 파인피치화 추세에 부응하지 못하는 여러 가지 문제점을 갖고 있다. 예를 들어, 윈도우에 노출되는 리드의 피치 감소에 한계가 있고, 칩 범프와 리드와의 위치 정렬이 어려우며, 테이프 배선 기판에 형성된 리드가 봉지 전까지 외부 환경에 노출되기 때문에 조립 과정 의 진행 중에 리드의 변형 및 손상 등이 발생된다. 이와 같은 이유로 파인피치의 테이프 캐리어 패키지 특히 40㎛급 파인피치의 테이프 캐리어 패키지는 테이프 배선 기판의 적용이 어렵다. 이와 같은 문제점은 테이프 배선 기판 자체가 갖는 문제점이기도 하다.
이와 같은 문제점을 개선하기 위하여 반도체 칩의 실장을 위한 윈도우가 없는 캡톤(Kapton)형 투명 테이프 배선 기판의 개발로 파인피치의 반도체 칩 패키지 개발은 칩 온 필름(COF; Chip On Film) 패키지로 개발 진행 중이다. 칩 온 필름 패키지는 향상된 휨(bending)력과 유연성을 가지고 있으며 품질 측면에서 테이프 캐리어 패키지보다 우수하여 AMLCD(Active Matrix LCD)에서의 요구가 절대적이다. 그러나, 2층 구조인 칩 온 필름 패키지는 개발 과정에서 신뢰도 검증 단계인 고온 보관 시험(HTS; High Temperature Storage)에서 필름-구리간의 접착력 열화가 발생하고 소비자로부터는 실장에서의 필름 언로딩(unloading) 문제로 양산에 어려움이 있는 등, 조립 및 실장 측면에서 아직 안정적이지 못하다. 따라서, 파인피치의 반도체 칩 패키지에 적용할 수 있는 테이프 배선 기판을 개발할 수 있으면 기존의 산업기술기반(INFRA)은 물론 양산 기술 또한 단기적으로 안정화될 수 있을 것이다.
따라서 본 발명의 목적은 테이프 배선 기판 고유의 장점을 가지면서 파인피치화에 대응할 수 있는 구조를 갖는 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체 칩 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 테이프 배선 기판을 나타낸 부분 평면도,
도 2는 종래 기술에 따른 반도체 칩 패키지로서 테이프 캐리어 패키지를 나타낸 부분 단면도,
도 3은 본 발명에 따른 테이프 배선 기판을 나타낸 부분 평면도,
도 4내지 도 12는 본 발명에 따른 테이프 배선 기판 제조 공정도,
도 13은 본 발명에 따른 반도체 칩 패키지의 일 실시예로서 테이프 캐리어 패키지를 나타낸 부분 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 테이프 배선 기판11; 베이스 필름
12; 접착층13; 윈도우(window)
14; 범프 구멍15; 배선패턴
16; 보호막17; 포토레지스트막
18; 포토 마스크19; 범프
20; 포토 레지스트막30; 반도체 칩
31; 전극패드35; 칩 범프
40; 봉지부50; 테이프 캐리어 패키지
이와 같은 목적을 달성하기 위한 본 발명에 따른 테이프 배선 기판은 접착층이 형성된 제 1면과 그에 반대되는 제 2면을 갖는 절연성 재질의 베이스 필름과, 베이스 필름의 제 1면에 형성된 배선패턴과, 제 1면 상부에 배선패턴을 덮는 보호막, 및 제 2면으로부터 베이스 필름과 접착층을 관통하여 배선패턴에 접합되어 제 2면으로부터 소정 높이로 돌출되어 형성된 범프를 갖는 것을 특징으로 한다.
범프는 복수의 열을 이루도록 형성될 수 있으며, 이때 지그재그(zigzag)형으로 배치되는 것이 바람직하다. 테이프 배선 기판은 그 테이프 배선 기판을 관통하는 윈도우가 형성될 수 있으며, 범프가 윈도우에 근접한 영역의 테이프 배선 기판에 형성될 수 있다. 범프는 윈도우에 근접한 마주보는 두 변 또는 네 변 모두에 형성될 수 있다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 테이프 배선 기판 제조 방법은, ⒜ 접착층이 일면에 형성된 제 1면과 그에 반대쪽 면인 제 2면을 갖는 절연성 베이스 필름을 제공하는 단계, ⒝ 접착층과 베이스 필름을 관통하는 범프 구멍과 칩 실장을 위한 윈도우 영역을 형성시키는 단계, ⒞ 접착층 상에 소정의 회로를 구성하는 배선패턴을 형성시키는 단계, ⒟ 배선패턴을 덮는 보호막을 형성시키는단계, ⒠ 범프 구멍이 개방되도록 베이스 필름의 제 2면 상에 포토 레지스트막을 형성시키는 단계, ⒡ 포토 레지스트막을 마스크(mask)로 하여 범프 구멍에 도전성 금속을 매립하여 배선패턴과 접합된 범프를 형성하는 단계, 및 ⒢ 포토 레지스트막을 제거하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지는, 접착층이 형성된 제 1면과 그에 반대되는 제 2면을 갖는 절연성 재질의 베이스 필름과, 베이스 필름의 제 1면에 형성된 배선패턴과, 제 1면 상부에 배선패턴을 덮는 보호막과, 제 2면으로부터 베이스 필름과 접착층을 관통하여 배선패턴에 접합되어 제 2면으로부터 소정 높이로 돌출되어 형성된 범프를 갖는 테이프 배선 기판; 주면에 복수의 전극패드에 칩 범프가 형성되어 있고, 칩 범프가 범프에 접합되어 실장된 반도체 칩; 테이프 배선 기판과 반도체 칩의 접합 부분 및 반도체 칩의 주면을 봉지하는 봉지부를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 테이프 배선 기판을 나타낸 부분 평면도이고, 도 4내지 도 12는 본 발명에 따른 테이프 배선 기판 제조 공정도이다.
도 3과 도 11을 참조하면, 이 테이프 배선 기판(10)은 테이프 캐리어 패키지용으로서, 절연성 재질로 이루어진 베이스 필름(11)의 제 1면에 접착층(12)이 형성되어 있고, 그 접착층(12) 상에 배선패턴(15)이 형성되어 있으며, 제 2면으로부터 돌출되며 베이스 필름(11)과 접착층(12)을 관통하여 배선패턴(15)과 전기적으로 연결된 범프(19)를 갖고 있다. 이 범프(19)는 테이프 배선 기판(10)의 중앙에 형성된 윈도우(13)에 근접하며 양쪽 가장자리에 2열을 이루고 있으며, 범프(19)간 적정 거리를 유지할 수 있도록 지그재그형으로 배치되어 있다.
베이스 필름(11)의 제 1면 상부에 형성된 배선패턴(15)은 솔더 레지스트로 이루어지는 보호막(16)으로 덮여져 보호되고 있으며, 이 보호막(16)은 배선패턴(15)이 외부로 노출되지 않도록 접착층(12)의 상부에 전체적으로 덮여진다.
이와 같은 본 발명에 따른 테이프 배선 기판은 배선패턴 전체가 보호막으로 덮여져 외부 환경으로부터 차단되고, 반도체 칩과의 전기적 연결에 범프를 이용한다. 종래 칩 실장을 위하여 테이프 배선 기판이 배선패턴과 전기적으로 연결되어 윈도우로 노출되는 리드가 필요하였으나, 본 발명의 테이프 배선 기판은 배선패턴과 연결된 범프를 이용함으로써 리드 노출로 인한 문제점, 예를 들어 리드 변형 및 손상 등은 고려되지 않아도 된다. 또한, 범프 배치 구조가 복수의 열을 이룰 수 있기 때문에 종래 리드 배치 구조에 비하여 자유롭고 간격 또는 피치가 보다 증가될 수 있으며 다핀화에 대응할 수 있고 전기적인 간섭 등으로 인한 신호 전송 오류의 발생이 적다. 이와 같은 테이프 배선 기판은 다음과 같은 공정에 의해 제조될 수 있다.
먼저, 도 4에 도시된 바와 같이 접착층(12)이 형성된 제 1면과 그에 반대쪽 면인 제 2면을 갖는 절연성 베이스 필름(11)을 제공하는 단계이다. 절연성 베이스 필름(11)으로는 이미 잘 알려져 있는 폴리이미드 수지 재질의 필름이 대표적으로사용될 수 있다.
다음에 도 5와 같이 접착층(12)과 베이스 필름(11)을 관통하는 범프 구멍(14)과 칩 실장을 위한 윈도우(13)를 형성시키는 단계를 진행한다. 펀칭(punching)에 의해 중앙에 칩 실장을 위한 윈도우(13)를 형성시키고 그 윈도우(13)를 중심으로 양쪽 주변에 각각 2열을 이루는 범프 구멍(14)을 형성시킨다.
범프 구멍(14)의 형성이 완료되면, 도 6과 같이 접착층(12) 상에 소정의 회로를 구성하는 배선패턴(15)을 형성시키는 단계를 진행한다. 접착층(12) 상에 동박을 라미네이팅함과 더불어 사진 식각(photo etching) 공정을 진행하여 동박을 선택적으로 식각하여 소정 회로를 구성하는 배선패턴(15)을 형성시킨다. 이 과정에서 범프 구멍(14)의 일 측이 배선패턴(15)에 의해 막혀진다.
다음으로 도 7과 같이 배선패턴(15)을 덮는 보호막(16)을 형성시키는 단계를 진행한다. 배선패턴(15)이 외부 환경으로부터 보호될 수 있도록 포토 레지스트로 접착층(12) 상부 전체에 보호막(16)을 형성한다.
다음에 도 8과 같이 범프 구멍(14)이 개방되도록 베이스 필름(11)의 제 2면 상에 포토 레지스트막(17)을 형성시키는 단계를 진행한다. 도 8과 같이 범프 구멍이 메워지도록 하여 베이스 필름(11)의 제 2면 전체에 포토 레지스트막(17)을 형성시킨 후 도 9와 같이 포토 마스크(photo mask; 18)를 이용하여 식각하여 범프 구멍(14)을 개방시킨다.
다음에 도 10과 같이 포토 레지스트막(17)을 마스크(mask)로 하여 범프구멍(14)에 도전성 금속을 매립하여 배선패턴(11)과 접합된 범프(18)를 형성하는 단계를 진행한다. 이때, 범프(19)는 베이스 필름(11)의 제 2면으로부터 일정 높이로 돌출되도록 형성시킨다. 범프(19)로는 금(Au)이나 구리(Cu) 및 솔더(solder) 등 여러 가지가 사용될 수 있다.
다음으로 도 11과 같이 포토 레지스트막(도 10의 17)을 제거하는 단계를 진행한다. 소정의 식각액을 사용하여 포토레지스트막(17)을 제거하고 연마(polishing)하면 베이스 필름(11)의 제 2면으로부터 일정 높이로 돌출된 범프(19)를 갖는 테이프 배선 기판(10)이 얻어진다. 베이스 필름(11)의 제 2면은 취급 과정에서의 보호를 위하여 도 12와 같이 덮개 필름(20)으로 덮여진다.
이와 같은 테이프 배선 기판 제조 방법은 기존 테이프 배선 기판 제조 공정 및 설비 등을 이용하여 용이하게 제조될 수 있다. 한편, 전술한 바와 같은 테이프 배선 기판을 채택하여 구성되는 반도체 칩 패키지를 소개하기로 한다.
도 13은 본 발명에 따른 반도체 칩 패키지의 일 실시예로서 테이프 캐리어 패키지를 나타낸 부분 단면도이다.
도 13을 참조하면, 이 테이프 캐리어 패키지(50)는 전술한 바와 같은 본 발명의 테이프 배선 기판(10)을 채택하고 있다. 즉, 베이스 필름(11)의 제 1면에 형성된 접착층(12)과 그 상부에 형성된 배선패턴(15), 그 배선패턴을 덮는 보호막(16), 베이스 필름(11)의 제 2면으로부터 돌출되어 형성된 범프(19)를 구비하는 테이프 배선 기판(10)을 채택하고 있다.
테이프 배선 기판(10)의 범프(19)가 전극패드(31)에 형성된 칩 범프(35)와접합되어 전기적인 연결과 물리적인 지지가 동시에 이루어지고 있다. 여기서, 반도체 칩(30)은 주면의 가장자리에 전극패드(31)가 형성된 에지패드(edge pad)형이며, 접합성 향상을 위하여 범프(19)와 칩 범프(35)는 동일한 재질로 구성한다. 칩 범프(35)와 테이프 배선 기판(10)의 범프(19)와의 접합은 열 압착에 의해 이루어질 수 있다. 테이프 배선 기판(10)과 반도체 칩(30)의 접합 부분 및 반도체 칩(30)의 주면을 봉지시키는 포팅(potting) 수지 또는 몰드(mold) 수지로 봉지부(40)가 형성되어 외부환경으로부터 보호된다. 반도체 칩(30)의 뒷면은 외부로 노출되어 방열 효과를 상승시킨다.
이와 같은 본 발명에 따른 반도체 칩 패키지는, 미세한 배선패턴 및 그와 연결된 범프가 형성된 테이프 배선 기판을 채택하고 있기 때문에 파인피치의 칩 패드를 갖는 반도체 칩의 적용이 가능하고 대형화된 반도체 칩의 적용이 가능하다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예는 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상과 같은 본 발명에 의한 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체 칩 패키지에 따르면, 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 고유의 장점을 지니면서 베이스 필름의 표면으로 형성된 범프에 의해 반도체 칩과의 실장 및 전기적인 연결이 이루어지도록 함으로써 리드의 노출로 인한 문제점을 극복할 수 있다. 또한, 범프 배치 구조의 여유도가 증가와 피치 감소가 가능하여 파인피치화된 반도체 장치의 구현을 가능하게 할 수 있다.

Claims (11)

  1. 접착층이 형성된 제 1면과 그에 반대되는 제 2면을 갖는 절연성 재질의 베이스 필름;
    상기 베이스 필름의 제 1면에 형성된 배선패턴;
    상기 제 1면 상부에 상기 배선패턴을 덮는 보호막; 및
    상기 제 2면으로부터 상기 베이스 필름과 상기 접착층을 관통하여 상기 배선패턴에 접합되어 제 2면으로부터 소정 높이로 돌출되어 형성된 범프;
    를 갖는 것을 특징으로 하는 테이프 배선 기판.
  2. 제 1항에 있어서, 상기 범프는 복수의 열을 이루도록 형성된 것을 특징으로 하는 테이프 배선 기판.
  3. 제 2항에 있어서, 상기 범프는 지그재그형으로 배치되어 있는 것을 특징으로 하는 테이프 배선 기판.
  4. 제 1항에 있어서, 상기 테이프 배선 기판을 관통하는 윈도우가 형성되어 있으며, 상기 범프는 상기 윈도우에 근접한 영역의 테이프 배선 기판에 형성되어 있는 것을 특징으로 하는 테이프 배선 기판.
  5. 제 4항에 있어서, 상기 범프는 상기 윈도우에 근접한 두 변에 형성되어 있는 것을 특징으로 하는 테이프 배선 기판.
  6. ⒜ 접착층이 일면에 형성된 제 1면과 그에 반대쪽 면인 제 2면을 갖는 절연성 베이스 필름을 제공하는 단계, ⒝ 접착층과 베이스 필름을 관통하는 범프 구멍과 칩 실장을 위한 윈도우 영역을 형성시키는 단계, ⒞ 접착층 상에 소정의 회로를 구성하는 배선패턴을 형성시키는 단계, ⒟ 상기 배선패턴을 덮는 보호막을 코팅시키는 단계, ⒠ 범프 구멍이 개방되도록 상기 베이스 필름의 제 2면 상에 포토 레지스트 막을 형성시키는 단계, ⒡ 상기 포토 레지스트막을 마스크로하여 범프 구멍에 도전성 금속을 매립하여 배선패턴과 접합된 범프를 형성하는 단계, 및 ⒢ 상기 포토 레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 테이프 배선 기판 제조 방법.
  7. 제 6항에 있어서, 상기 ⒡ 단계는 범프가 베이스 필름으로부터 소정 높이로 돌출되도록 형성시키는 것을 특징으로 하는 테이프 배선 기판 제조 방법.
  8. 제 6항에 있어서, 상기 ⒢단계 후에 범프를 연마하는 단계를 더 진행하는 것을 특징으로 하는 테이프 배선 기판 제조 방법.
  9. 제 6항에 있어서, 상기 ⒢단계 후에 베이스 필름의 제 2면을 덮는 덮개 필름을 부착시키는 단계를 더 진행하는 것을 특징으로 하는 테이프 배선 기판 제조 방법.
  10. 접착층이 형성된 제 1면과 그에 반대되는 제 2면을 갖는 절연성 재질의 베이스 필름과, 상기 베이스 필름의 제 1면에 형성된 배선패턴과, 상기 제 1면 상부에 상기 배선패턴을 덮는 보호막과, 상기 제 2면으로부터 상기 베이스 필름과 접착층을 관통하여 상기 배선패턴에 접합되어 제 2면으로부터 소정 높이로 돌출되어 형성된 범프를 갖는 테이프 배선 기판;
    주면에 복수의 전극패드에 칩 범프가 형성되어 있고, 상기 칩 범프가 상기 범프에 접합되어 실장된 반도체 칩;
    상기 테이프 배선 기판과 상기 반도체 칩의 접합 부분 및 상기 반도체 칩의 주면을 봉지하는 봉지부;
    를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  11. 제 10항에 있어서, 상기 범프는 상기 칩 범프와 동일한 재질인 것을 특징으로 하는 반도체 칩 패키지.
KR1020010005868A 2001-02-07 2001-02-07 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 KR20020065705A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010005868A KR20020065705A (ko) 2001-02-07 2001-02-07 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US10/059,661 US6737590B2 (en) 2001-02-07 2002-01-28 Tape circuit board and semiconductor chip package including the same
US10/802,999 US6818542B2 (en) 2001-02-07 2004-03-16 Tape circuit board and semiconductor chip package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005868A KR20020065705A (ko) 2001-02-07 2001-02-07 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지

Publications (1)

Publication Number Publication Date
KR20020065705A true KR20020065705A (ko) 2002-08-14

Family

ID=19705436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005868A KR20020065705A (ko) 2001-02-07 2001-02-07 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지

Country Status (2)

Country Link
US (2) US6737590B2 (ko)
KR (1) KR20020065705A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087987B2 (en) 2003-09-03 2006-08-08 Samsung Electronics Co., Ltd. Tape circuit substrate and semiconductor chip package using the same
KR100661603B1 (ko) * 2005-11-07 2006-12-26 삼성전기주식회사 이미지센서 모듈 및 그 제조방법
US8106309B2 (en) 2007-12-11 2012-01-31 Samsung Electronics Co., Ltd. Flexible printed circuit, display device including the same, and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US20110116242A1 (en) * 2009-11-18 2011-05-19 Seagate Technology Llc Tamper evident pcba film
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
JP2012164750A (ja) * 2011-02-04 2012-08-30 Canon Inc 電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199022A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置の実装具
JPH01191434A (ja) * 1988-01-27 1989-08-01 Toshiba Corp Ｔａｂ実装方法
JPH01205544A (ja) * 1988-02-12 1989-08-17 Seiko Epson Corp 集積回路装置の組立テープ
JPH02215144A (ja) * 1989-02-16 1990-08-28 Furukawa Electric Co Ltd:The テープキャリア
JPH04154137A (ja) * 1990-10-18 1992-05-27 Nec Corp フィルムキャリヤーテープの製造方法
JPH0547848A (ja) * 1991-08-09 1993-02-26 Seiko Epson Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
JP3042613B2 (ja) * 1997-11-27 2000-05-15 日本電気株式会社 半導体装置およびその製造方法
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2000035260A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
US5986348A (en) * 1999-03-15 1999-11-16 Ball Semiconductor Inc. Magnetic alignment system for bumps on an integrated circuit device
JP2002016175A (ja) * 2000-06-29 2002-01-18 Hitachi Cable Ltd スティフナ付きｔａｂテープ及びそれを用いた半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199022A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置の実装具
JPH01191434A (ja) * 1988-01-27 1989-08-01 Toshiba Corp Ｔａｂ実装方法
JPH01205544A (ja) * 1988-02-12 1989-08-17 Seiko Epson Corp 集積回路装置の組立テープ
JPH02215144A (ja) * 1989-02-16 1990-08-28 Furukawa Electric Co Ltd:The テープキャリア
JPH04154137A (ja) * 1990-10-18 1992-05-27 Nec Corp フィルムキャリヤーテープの製造方法
JPH0547848A (ja) * 1991-08-09 1993-02-26 Seiko Epson Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087987B2 (en) 2003-09-03 2006-08-08 Samsung Electronics Co., Ltd. Tape circuit substrate and semiconductor chip package using the same
KR100661603B1 (ko) * 2005-11-07 2006-12-26 삼성전기주식회사 이미지센서 모듈 및 그 제조방법
US8106309B2 (en) 2007-12-11 2012-01-31 Samsung Electronics Co., Ltd. Flexible printed circuit, display device including the same, and manufacturing method thereof

Also Published As

Publication number Publication date
US6737590B2 (en) 2004-05-18
US20040175915A1 (en) 2004-09-09
US20020104684A1 (en) 2002-08-08
US6818542B2 (en) 2004-11-16

Similar Documents

Publication Publication Date Title
KR100447313B1 (ko) 반도체 장치 및 그 제조방법
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3546131B2 (ja) 半導体チップパッケージ
JP3269171B2 (ja) 半導体装置およびそれを有した時計
US6787923B2 (en) Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2000077563A (ja) 半導体装置およびその製造方法
JP2002110898A (ja) 半導体装置
KR20020060558A (ko) 반도체장치
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
JPH10321672A (ja) 半導体装置及びその製造方法
JP2001015628A (ja) 半導体装置及び半導体装置用基板
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
US8102046B2 (en) Semiconductor device and method of manufacturing the same
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
US6689637B2 (en) Method of manufacturing a multi-chip semiconductor package
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
KR100708042B1 (ko) 반도체패키지용 섭스트레이트의 제조 방법
JP2003234371A (ja) 半導体装置の実装構造
KR950003906B1 (ko) 탭 패키지
JP2000332143A (ja) 半導体装置
KR20060127455A (ko) 테이프 캐리어 패키지용 테이프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
J201 Request for trial against refusal decision
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030905

Effective date: 20040317