JPH02215144A - テープキャリア - Google Patents

テープキャリア

Info

Publication number
JPH02215144A
JPH02215144A JP1035028A JP3502889A JPH02215144A JP H02215144 A JPH02215144 A JP H02215144A JP 1035028 A JP1035028 A JP 1035028A JP 3502889 A JP3502889 A JP 3502889A JP H02215144 A JPH02215144 A JP H02215144A
Authority
JP
Japan
Prior art keywords
inner lead
tape
metal wiring
flexible tape
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1035028A
Other languages
English (en)
Inventor
Kenichi Otani
健一 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP1035028A priority Critical patent/JPH02215144A/ja
Publication of JPH02215144A publication Critical patent/JPH02215144A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、IC,LSI等の半導体チップの端子部を、
外部容器(いわゆるパッケージ)又は回路基板の端子部
に接続する際に用いられるテープキャリアに関するもの
である。
[従来の技術] 従来、半導体チップは、ボンディング・ワイヤーもしく
はテープキャリアによって、チップを収容するパッケー
ジのリードフレームあるいはチップを搭載する回路基板
の端子部と接続されていた.ボンディング・ワイヤーと
テープキャリアの使用区分は、半導体チップのビン間ピ
ッチに依存し、ピッチが200〜300μ一以下の場合
にはテープキャリアが使用されることが一般的である。
第6図は、従来の一般的なテープキャリアの構造を示す
部分断面図である0図において、ポリイミドフィルム、
ポリエステルフィルム等からなる電気絶縁性の可撓性テ
ープ102には、半導体チップ106が装入されるデバ
イス孔103が所定のピッチで穿設されており、可撓性
テープ102の一方の面には、デバイス孔103開口部
周縁に放射状に配置されるインナーリード部を備えた金
属配線101が形成されている。このインナーリード部
101aは、箪6図に示される如く、デバイス孔103
開口部につきだした状態(いわゆるオーバーハング構造
)となっており、デバイス孔103内に半導体チップ1
06が装入された状態でインナーリード部10!aと半
導体チップ!06のバンブ107がボンディングされる
[発明が解決しようとする課題] ところで、近年半導体チップの高集積度化の傾向は著し
く、それに伴って、人出力ビン数の多ピン化が進み、現
在ではビン間ピッチが100μm以下の半導体チップも
実用化の段階に入っている。
しかしながら、このような非常に狭いビン間ピッチの半
導体チップに対応できる微細なインナーリード部を備え
たテープキャリアの作製は非常に困難である。即ち、テ
ープキャリアの金属配線は、一般に可撓性テープに35
μl程度の銅箔を積層しておいてこの銅箔をエツチング
することにより形成するか、あるいは可撓性テープ表面
に無電解メツキに対する触媒活性層を所定の形状に設け
ておき、その後銅メツキを施すことによって形成するか
されているが、ビン間ピッチを非常に狭くする場合には
以下のような問題を生じる。
前者の方法の場合、例えばビン間ピッチを70μ讃とす
ると導体の幅は35μl程度となるが、銅箔の厚さが3
5μmである場合には導体幅/導体厚の比が1以下とな
り、このような場合はサイドエツチングが著しく、配線
の断面形状が台形形状となってしまう。又、後者の方法
の場合、積み上げられたメツキから瘤がつき出して配線
間が短絡する可能性があり、この瘤の大きさは銅メツキ
厚が35μlのとき、20μ濁程度にまでなフてしまう
このような問題を解決するにあたっては、上記の何れの
方法においても金属配線の厚さを薄くすることが望まれ
る。つまり、エツチングによる方法において銅箔の厚さ
が薄ければ、サイドエツチングがあまり進行せず、はぼ
矩形断面の配線が得られ、メツキによる方法においても
メッキ厚が薄ければ、瘤はあまり成長せず、短絡の危険
性が少ない。
しかし、金属配線のインナーリード部は、前述したよう
にデバイス孔の開口部につきだしたオーバーハング構造
をとっているるので、半導体チップのボンディング時の
加圧力は金属配線単独で耐えなければならない、この時
の耐加圧力(以下フィンガー強度と称す)は、5〜15
g必要であるとされているが、例えば、25μl幅、 
18μ−厚の銅箔配線のフィンガー強度は12gであり
、薄い金属配線では半導体チップのボンディングに耐え
ることができない。
この発明は、かかる点に鑑みてなされたものであり、金
属配線の微細化が可能で、かつ充分なフィンガー強度を
有し、ボンディング加工性に優れたテープキャリアを提
供することを目的とするものである。
[課題を解決するための手段] 本発明においては、インナーリード部を含み、該インナ
ーリード部で囲まれた領域について、インナーリード部
が形成されていない部分の可撓性テープが除去され、半
導体チップが開口部に横架されるデバイス孔が形成され
ていると共に、好ましくはインナーリード部背面の可撓
性テープの厚さを金属配線が形成されていない側の面か
ら所定の厚さまで削減した後、該インナーリード部が形
成された部分の背面の可撓性テープにインナーリード部
を構成する金属配線に至る穿孔部が形成され、該穿孔−
内にインナーリード部を構成する金属配線から延設され
た導電体であって、穿孔部の開口部から突出する突起電
極を設けたテープキャリアによって、上記の課題を達成
している。
[作用] この発明においては、金属配線のインナーリード部が可
撓性テープによって支えられているので、金属配線の厚
さが薄くともボンディング工程における加熱加圧に対し
て充分耐えることができる。そして、金属配線を薄くす
ることにより、従来不可能であった金属配線の超微細化
が可能となる。
また、本発明においては、金属配線が形成されていない
側の面に突起電極が設けられているので、半導体チップ
がバンブ備えている必要はなく、かつボンティング時な
どに回路の短絡が起こりにくい。
さらに、インナーリード部を支える可撓性テープの厚さ
を所定のフィンガー強度が得られる範囲で薄くすれば、
可撓性テープと金属配線の熱膨張係数の違いに起因して
生じる熱応力を小さくすることができ、加熱時における
インナーリード部の変形が防止される。
次に、本発明にかかるテープキャリアの製造方法は特に
限定されるものではないが、例えば以下のような方法に
よって、製造することができる。
まず、ポリイミド、ポリフェニレンサルファイド、ポリ
エチレンテレフタレート、液晶ポリマー等の耐熱性に優
れた厚さ10〜200μ鴎程度の可撓性テープの一方の
面に、スパッター蒸着法によって、厚さ0.1−1μ鴎
の金属皮膜(銅、クロム。
ニッケル等)を形成する。
そして、必要に応じて更に銅メツキを施し、1〜20μ
■の銅を主体とした金属箔層とし、この金属箔層にエツ
チングを施すか、あるいは金属皮膜形成後、不要部分を
マスキングして(ネガパターンでマスキング)銅メツキ
を施し、その後金属皮膜をフラッシュエツチングするこ
とにより、金属配線を形成する。
しかる後、金属配線のインナーリード部を含み、インナ
ーリード部で囲まれた領域について、インナーリード部
が形成されていない部分の可撓性テープをエツチング等
により除去してデバイス孔を形成する。この際、インナ
ーリード部背面の可撓性テープの厚さをエツチング等に
よりて金属配線が形成されていない側の面から削減する
ことが望ましい、可撓性テープの厚さを薄くすることは
、後述する突起電極の形成も容易にする。
高分子フィルムからなる可撓性テープをエツチングする
方法としては、例えばドライエツチング法として、プラ
ズマエツチングがある。この方法では、ECRプラズマ
等によりプラズマ活性されたガスを被エツチング面に吹
き付けることによりその部分の高分子フィルムが除去さ
れる。また、可撓性テープがポリイミドフィルムからな
っている場合は、ヒドラジンとエチレンジアミンの混合
液、水酸化カリウム等のアルカリ系薬品をエタノールあ
るいは水に混合した溶液等を用いたウェットエツチング
によっても好ましい結果が得られる。
次に、インナーリード部背面の可撓性テープに、エツチ
ング等によってインナーリード部の金属配線に至る孔を
開け、この穿孔部に金属配線表面から延設された突起電
極を形成する。突起電極を構成する導電体の材質は、半
導体チップの端子部の材質等により適宜選択されるが、
具体的には金、#4.半田等が挙げられる。これらの突
起電極は、金、銅電極の場合はめっきによって、半田電
極の場合はクリーム半田を孔に充填してこれを溶融させ
ることにより形成される。突起電極の高さは孔の開口部
から1α〜50μ■・突出する程度、直径は孔の内径と
ほぼ同じ程度とすることが、ボンディング加工性等の点
で好ましい。
[実施例] 実施例:1 第1図及び第5図は、本発明実施例にかかるテープキャ
リアの部分断面図及び部分平面図である0本実施例にお
いては、まず厚さ50μ−のポリイミドフィルムから、
なる可撓性テープ2の一方の面に、スパッター蒸着法に
よフて0,2μ−の銅皮膜を付着させ、更に電解銅メツ
キを施して厚さ10μmの銅箔層を形成した。
そして、塩化第2鉄水溶液を用いて銅箔層にエツチング
を施し、導体幅(第5図A)25μm。
導体ピッチ(第5図B)50μ諺の金属配線1を長手方
向に所定のピッチで複数組形成した(図では1組の金属
配線だけを示し、また配線本数は省略している)、金属
配線1は、半導体チップ6の端子部とボンディングされ
るインナーリード部1aを内側に、パッケージや回路基
板の端子部と接続されるアクタ−リード部1bを外側に
して第5図に示されるように配置されている。
なお、本実施例の金属配IR1においては、インナーリ
ード部1aと1対1に対応するアウターリード部1bが
設けられており、それぞれのアウターリード部ibが回
路基板等の端子部に接続されるようになっているが、金
属配線は、必ずしもこのようなアウターリード部を有す
る必要はない、即ち、本発明にかかるテープキャリアに
形成される金属配線は、第5図のように一端にインナー
リード部、他端にアウターリード部を備えた配線が所定
のピッチで放射状に並んでいる場合だけでなく、アクタ
−リード部とインナーリード部が1対多に対応している
場合やインナーリード部がその外側に形成された所定の
回路に接続されている場合もある。また、本実施例では
、1組の金属配線に、半導体チップがボンディングされ
るインナーリード部が1組だけ形成されているが、場合
によっては1組の金属配線に複数組のインナーリード部
が形成されていても良い。 次に、インナーリード部1
aを含み、インナーリード部1aで囲まれた領域のイン
ナーリード部1aが形成されていない部分を除いて、可
撓性テープ2の表面全体を耐アルカリ性エツチングレジ
ストで保護し、テープ2を5規定の水酸化カリウム水溶
液中に、50℃にて1.5時間浸漬した後、水洗した。
これにより、エツチングレジストで保護しなかった部分
のポリイミドフィルムを除去し、デバイス孔3を形成し
た。
更に、インナーリード部背面の可撓性テープ2について
、第3図の部分拡大図に示されるように、インナーリー
ド部の先端より12,5μm(図C)内側の位置に中心
を有する直径、5μl11(図D)の孔(穿孔部9)を
エツチングによって形成した。エツチングの方法は前述
したデバイス孔の場合と同様であり、エツチングは穿孔
部9の底部にインナーリード部1aの銅箔が露出するま
で行なった。
そして、穿孔部9底部に露出しな銅箔に電気めフきを施
すことにより、第4図に示されるようにインナーリード
部から延設され、穿孔部9の開口部に突出する金の突起
電極7を形成した。
なお、テープ2両サイドの長手方向に所定のピッチで連
設されるスプロケット孔5とアウターリード部1bに対
応する部分に形成されるアウターリード孔4については
、必ずしも必要なものではないが(スプロケット孔5を
用いずにテープの搬送が可能な場合や可撓性テープを付
けた状態でアウターリード部1bを回路基板等の端子部
に接合する場合もある)、これらの孔を設ける必要があ
る場合は、デバイス孔をエツチングによって形成する際
に、同時に形成することができる。即ち、これらの孔の
開口部をエツチングレジストで保護せずに露出させてお
けば良い。
上記のようにして作製したテープキャリアについて、第
1図(デバイス孔付近の拡大断面図)に示されるように
、インナーリード部1a背面の可撓性テープ2側に突出
させた突起電8i7と半導体チップ6の端子部をボンデ
ィングしたところ、インナーリード部1aが可撓性テー
プ2によって補強されているため、加圧によってインナ
ーリード部1aが折れ曲ったつすることがなく、ボンデ
ィング加工性は非常に良好であった。また、インナーリ
ード部1a背面の可撓性テープ2が絶縁層としての役割
りも果たすため、ボンディングの際に半導体チップ6端
子部が接続されるべきでないインナーリード部1aの銅
箔と接触して回路が短絡してしまうという事故も生じな
かった。
実施例:2 実施例1と同様にして金属配線及びデバイス孔を形成し
たテープキャリアについて、穿孔部9および突起電極7
を設ける前に、インナーリード部1a形底部分を除いて
可撓性テープ2の表面全体を耐アルカリ性エツチングレ
ジストで保護して、テープ2を5規定の水酸化カリウム
水溶液中に、50℃にて1時間浸漬した後、水洗した。
これにより、インナーリード部1aを補強している部分
の可撓性テープ2の厚さを第2図のように削減し12μ
−とした(薄膜部8)、その後、実施例1と同様にして
穿孔部9を設け、電気めっきを施すことにより突起電極
7を形成したが、この実施例では穿孔部9の可撓性テー
プ2の厚さが薄くなっているので、電気めっきに要する
時間は実施例1の場合より短い時間で済んだ。
このようにして作製したテープキャリアについて、第2
図(デバイス孔付近の拡大断面図)に示されるように、
突起電極7と半導体チップ6の端子部をボンディングし
たところ、インナーリード部1aを補強している可撓性
テープ2の厚さが薄いため、熱応力によるインナーリー
ド部1aの変形がほとんどなく、ボンディング加工性が
さらに良好であった。
なお、上記の実施例においては、銅の金属配線を形成し
たが、本発明の金属配線は銅に限らず、銅と他の金属の
二層構造あるいは銅以外の金属だけで構成されていても
良いことは言うまでもない。
[発明の効果] 以上のように、本発明においては、テープキャリアのイ
ンナーリード部を含み、インナーリード部で囲まれた領
域について、インナーリード部が形成されていない部分
の可撓性テープを除去して、インナーリード部が可撓性
テープで補強されたデバイス孔を設けているので、ボン
ディング加工性を損なうことなく、金属配線の厚さを従
来に比べて大幅に薄くすることができる。
即ち、本発明によれば、従来不可能であった非常に微細
なインナーリード部を備えたテープキャリアを実現でき
、かつ本発明のテープキャリアはボンディング加工時の
加熱加圧によってインナーリード部が折れまがったりす
ることがなく、優れたボンディング加工性を有している
。また、インナーリード部を補強している部分の可撓性
テープの厚さを、所定のフィンガー強度を確保できる範
囲で薄くすれば、熱応力によるインナーリード部の変形
をより効果的に抑えることができ、−層ボンディング加
工性が向上する。
更に、本発明においてはインナーリード部に可撓性テー
プ側に突出した突起電極を設けているので、ボンティン
グ時に半導体チップの端子部と接続されるべきでない金
属配線が接触して回路が短絡してしまうという事故を防
止することができる。
本発明のテープキャリアは、バンブを有していない半導
体チップについてもボンディングが可能であるとともに
、ビン間ピッチが非常に狭い半導体チップの実装に対応
することができ、半導体チップの著しい高集積度化が進
む中にあって非常に有益である。
【図面の簡単な説明】
第1図本発明実施例を示す部分断面図、第2図は本発明
のさらに別の実施例を示す部分断面図、第3図はインナ
ーリード部穿孔部の拡大平面図、第4図はインナーリー
ド部の突起電極形成部分の拡大断面図、第5図は第1図
及び第2図に示された実施例にかかるテープキャリアの
部分平面図、第6図は従来例を示す部分断面図である。 〔主要部分の符号の説明] l・・・金属配線 1a・・・インナーリード部 2・・・可撓性テープ 3・・・デバイス孔 6・・・半導体チップ 7・・・突起電極 8・・・薄膜部 9・・・穿孔部

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップの端子部と接続されるインナーリー
    ド部を有する複数組の金属配線が、可撓性テープの一方
    の面に形成されたテープキャリアにおいて、 前記インナーリード部を含み、該インナーリード部で囲
    まれた領域について、前記インナーリード部が形成され
    ていない部分の前記可撓性テープが除去され前記半導体
    チップが開口部に横架されるデバイス孔が形成されてい
    るとともに、 前記インナーリード部が形成された部分の背面の可撓性
    テープに、インナーリード部を構成する金属配線に至る
    穿孔部が形成され、該穿孔部内に前記インナーリード部
    を構成する金属配線から延設された導電体であって、穿
    孔部の開口部から突出する突起電極を設けたことを特徴
    とするテープキャリア。
  2. (2)前記インナーリード部が形成された部分の可撓性
    テープの厚さを、前記金属配線が形成されていない側の
    面から所望の厚さまで削減したことを特徴とする前記請
    求項1記載のテープキャリア。
JP1035028A 1989-02-16 1989-02-16 テープキャリア Pending JPH02215144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1035028A JPH02215144A (ja) 1989-02-16 1989-02-16 テープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1035028A JPH02215144A (ja) 1989-02-16 1989-02-16 テープキャリア

Publications (1)

Publication Number Publication Date
JPH02215144A true JPH02215144A (ja) 1990-08-28

Family

ID=12430611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1035028A Pending JPH02215144A (ja) 1989-02-16 1989-02-16 テープキャリア

Country Status (1)

Country Link
JP (1) JPH02215144A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324651A (ja) * 1991-04-25 1992-11-13 Nec Corp フィルムキャリヤーテープの製造方法
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324651A (ja) * 1991-04-25 1992-11-13 Nec Corp フィルムキャリヤーテープの製造方法
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지

Similar Documents

Publication Publication Date Title
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
EP0309233B1 (en) Method of manufacturing a semiconductor device by plating and apparatus therefor
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US5433822A (en) Method of manufacturing semiconductor device with copper core bumps
US5171711A (en) Method of manufacturing integrated circuit devices
US7928574B2 (en) Semiconductor package having buss-less substrate
CN101404258B (zh) 制造晶片级封装的方法
US20080020132A1 (en) Substrate having stiffener fabrication method
US6853084B2 (en) Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
US7197820B2 (en) Circuit board and its manufacturing method
US6678952B2 (en) Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
KR100418068B1 (ko) 리드프레임의 제조방법
JPH02215144A (ja) テープキャリア
JPH02215145A (ja) テープキャリアの製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
CN110517960B (zh) 一种cof基板高强度凸块的制造方法
EP0408768A1 (en) Chip carrier
JPH1056261A (ja) ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法
JP2846456B2 (ja) チップキャリア
US8183692B2 (en) Barrier layer for fine-pitch mask-based substrate bumping
JP4390908B2 (ja) 配線部材の製造方法
EP0388311A2 (en) Chip Carrier
JP3005841B2 (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JPH0714886A (ja) チップキャリア