JPH1056261A - ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法 - Google Patents
ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法Info
- Publication number
- JPH1056261A JPH1056261A JP8224418A JP22441896A JPH1056261A JP H1056261 A JPH1056261 A JP H1056261A JP 8224418 A JP8224418 A JP 8224418A JP 22441896 A JP22441896 A JP 22441896A JP H1056261 A JPH1056261 A JP H1056261A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating
- type package
- ball grid
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ型パッケージ基体１０ａでは、ソルダ
レジスト層１２が除去され、導体層１４ｂ、１４ｃが露
出したスルーホール１３を含む部分に、導体層１４ｂ、
１４ｃの酸化等を防止し、ハンダとの密着性を良好にす
るためにめっき被膜１５を形成する必要がある。しか
し、従来のめっき法ではスルーホール１３内部の気泡を
排出し切れず、まためっき処理中に水素等のガスが発生
する場合があるため、めっき被膜１５が形成されない部
分が生じてしまう。 【解決手段】 中空状のスルーホール１３が形成され、
スルーホール１３の一端が閉塞された状態のＢＧＡ型パ
ッケージ基体１０ａをめっき液中に浸漬し、超音波をか
けることにより、スルーホール１３内部の気泡を除去し
た後、めっき被膜１５を形成する。
レジスト層１２が除去され、導体層１４ｂ、１４ｃが露
出したスルーホール１３を含む部分に、導体層１４ｂ、
１４ｃの酸化等を防止し、ハンダとの密着性を良好にす
るためにめっき被膜１５を形成する必要がある。しか
し、従来のめっき法ではスルーホール１３内部の気泡を
排出し切れず、まためっき処理中に水素等のガスが発生
する場合があるため、めっき被膜１５が形成されない部
分が生じてしまう。 【解決手段】 中空状のスルーホール１３が形成され、
スルーホール１３の一端が閉塞された状態のＢＧＡ型パ
ッケージ基体１０ａをめっき液中に浸漬し、超音波をか
けることにより、スルーホール１３内部の気泡を除去し
た後、めっき被膜１５を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はボールグリッドアレ
イ型パッケージ（以下、ＢＧＡ型パッケージと記す）に
おけるスルーホール部又はフォトビア部のめっき処理方
法に関し、より詳細には半導体素子を搭載するＢＧＡ型
パッケージ製造の際に採用されるＢＧＡ型パッケージに
おけるスルーホール部又はフォトビア部のめっき処理方
法に関する。
イ型パッケージ（以下、ＢＧＡ型パッケージと記す）に
おけるスルーホール部又はフォトビア部のめっき処理方
法に関し、より詳細には半導体素子を搭載するＢＧＡ型
パッケージ製造の際に採用されるＢＧＡ型パッケージに
おけるスルーホール部又はフォトビア部のめっき処理方
法に関する。
【０００２】
【従来の技術】半導体素子を保護すると同時に、マザー
ボード上に形成された配線との接続を図るために、前記
半導体素子は種々のパッケージに実装される。前記パッ
ケージとしては、例えばＱＦＰ(Quad Flat Package) 、
ＰＧＡ(Pin Grid Array)型パッケージ等が挙げられ、こ
れらパッケージは、現在盛んに使用されている。しか
し、最近の半導体素子の高集積化に伴い、半導体素子に
形成される接続端子の数は急激に増加してきている。従
って、マザーボードとの接続を図るためのパッケージの
接続端子の数も増加させる必要があるが、上記したＱＦ
Ｐ、ＰＧＡ型パッケージでは、その構造上接続端子の数
を増加させるのには限界がある。
ボード上に形成された配線との接続を図るために、前記
半導体素子は種々のパッケージに実装される。前記パッ
ケージとしては、例えばＱＦＰ(Quad Flat Package) 、
ＰＧＡ(Pin Grid Array)型パッケージ等が挙げられ、こ
れらパッケージは、現在盛んに使用されている。しか
し、最近の半導体素子の高集積化に伴い、半導体素子に
形成される接続端子の数は急激に増加してきている。従
って、マザーボードとの接続を図るためのパッケージの
接続端子の数も増加させる必要があるが、上記したＱＦ
Ｐ、ＰＧＡ型パッケージでは、その構造上接続端子の数
を増加させるのには限界がある。
【０００３】そこで、最近注目されているのが、ＢＧＡ
型パッケージである。図２は、プラスチック製のＢＧＡ
型パッケージの一例を模式的に示した部分拡大断面図で
ある。
型パッケージである。図２は、プラスチック製のＢＧＡ
型パッケージの一例を模式的に示した部分拡大断面図で
ある。
【０００４】このＢＧＡ型パッケージ３０においては、
半導体素子３２がダイボンディングによりプラスチック
基板３１に接続、固定されている。プラスチック基板３
１の両主面には銅（Ｃｕ）等からなる導体層３４ａ、３
４ｂが形成され、これら導体層３４ａ、３４ｂは中空状
のスルーホール３３壁面に形成された導体層３４ｃによ
り接続されている。また、マザーボード接続面３８に
は、スルーホール３３周囲に存在する導体層３４ｂと、
この導体層３４ｂの近くに形成された電極パッド３９と
が接続され、電極パッド３９にボール形状のハンダ端子
３６が接続されている。また、半導体素子搭載面３７に
搭載された半導体素子３２の電極パッド（図示せず）と
導体層３４ａとは、ワイヤ３５を用いたワイヤボンディ
ングにより接続されている。
半導体素子３２がダイボンディングによりプラスチック
基板３１に接続、固定されている。プラスチック基板３
１の両主面には銅（Ｃｕ）等からなる導体層３４ａ、３
４ｂが形成され、これら導体層３４ａ、３４ｂは中空状
のスルーホール３３壁面に形成された導体層３４ｃによ
り接続されている。また、マザーボード接続面３８に
は、スルーホール３３周囲に存在する導体層３４ｂと、
この導体層３４ｂの近くに形成された電極パッド３９と
が接続され、電極パッド３９にボール形状のハンダ端子
３６が接続されている。また、半導体素子搭載面３７に
搭載された半導体素子３２の電極パッド（図示せず）と
導体層３４ａとは、ワイヤ３５を用いたワイヤボンディ
ングにより接続されている。
【０００５】マザーボードとの接続を行う場合には、例
えばこのＢＧＡ型パッケージ３０の電極パッド３９に接
続されたハンダ端子３６がマザーボードに形成された接
続端子（図示せず）の直上にくるように位置合わせを行
い、ハンダ端子３６をリフローさせる。
えばこのＢＧＡ型パッケージ３０の電極パッド３９に接
続されたハンダ端子３６がマザーボードに形成された接
続端子（図示せず）の直上にくるように位置合わせを行
い、ハンダ端子３６をリフローさせる。
【０００６】しかし、このＢＧＡ型パッケージ３０で
は、ハンダ端子３６を接続するための電極パッド３９を
スルーホール３３と異なる位置に形成しているため、パ
ッケージの面積を大きくとらざるを得ず、パッケージが
大型化してしまうという問題があった。
は、ハンダ端子３６を接続するための電極パッド３９を
スルーホール３３と異なる位置に形成しているため、パ
ッケージの面積を大きくとらざるを得ず、パッケージが
大型化してしまうという問題があった。
【０００７】そこで本出願人らは、先に、パッケージの
小型化を図るための手段として、プラスチック基板に形
成された中空状のスルーホール直下にボール状のハンダ
端子が接続されたＢＧＡ型パッケージを提案した（特願
平８−６４９７７号）。
小型化を図るための手段として、プラスチック基板に形
成された中空状のスルーホール直下にボール状のハンダ
端子が接続されたＢＧＡ型パッケージを提案した（特願
平８−６４９７７号）。
【０００８】図３は、上記構造を有するＢＧＡ型パッケ
ージの一部を模式的に示した部分拡大断面図である。
ージの一部を模式的に示した部分拡大断面図である。
【０００９】このＢＧＡ型パッケージ１０においては、
プラスチック基板１１の両主面に導体層１４ａ、１４ｂ
が形成され、これら導体層１４ａ、１４ｂはスルーホー
ル１３壁面に形成された導体層１４ｃにより接続されて
いる。また、半導体素子搭載面１７は、導体層１４ａ、
１４ｂを保護するためにソルダレジスト層１２でほぼ全
面が被覆されており、マザーボード接続面１８も、スル
ーホール１３が形成されている部分の周囲を除き、同様
にソルダレジスト層１２で被覆されている。従って、半
導体素子搭載面１７のスルーホール１３はソルダレジス
ト層１２により閉塞されているが、その他の部分（スル
ーホール１３の大部分、及びマザーボード接続面１８に
おけるスルーホール１３の周囲）は、ソルダレジスト層
１２が除去されている。また、ソルダレジスト層１２で
被覆されていないスルーホール１３壁面の導体層１４
ｃ、及びマザーボード接続面１８の導体層１４ｂ上に
は、めっき被膜１５（Ｎｉ層、又はＮｉ層とＡｕ層）が
形成されている。そして、このスルーホール１３の直下
にボール状のハンダ端子１６が接続されている。
プラスチック基板１１の両主面に導体層１４ａ、１４ｂ
が形成され、これら導体層１４ａ、１４ｂはスルーホー
ル１３壁面に形成された導体層１４ｃにより接続されて
いる。また、半導体素子搭載面１７は、導体層１４ａ、
１４ｂを保護するためにソルダレジスト層１２でほぼ全
面が被覆されており、マザーボード接続面１８も、スル
ーホール１３が形成されている部分の周囲を除き、同様
にソルダレジスト層１２で被覆されている。従って、半
導体素子搭載面１７のスルーホール１３はソルダレジス
ト層１２により閉塞されているが、その他の部分（スル
ーホール１３の大部分、及びマザーボード接続面１８に
おけるスルーホール１３の周囲）は、ソルダレジスト層
１２が除去されている。また、ソルダレジスト層１２で
被覆されていないスルーホール１３壁面の導体層１４
ｃ、及びマザーボード接続面１８の導体層１４ｂ上に
は、めっき被膜１５（Ｎｉ層、又はＮｉ層とＡｕ層）が
形成されている。そして、このスルーホール１３の直下
にボール状のハンダ端子１６が接続されている。
【００１０】マザーボードとの接続方法は、図２に示し
たＢＧＡ型パッケージ３０の場合とほぼ同様である。
たＢＧＡ型パッケージ３０の場合とほぼ同様である。
【００１１】このＢＧＡ型パッケージ１０においては、
スルーホール１３の直下にハンダ端子１６が接続されて
いるため、図２に示したＢＧＡ型パッケージ３０のよう
に電極パッド３９を形成するための領域を必要としなく
なり、パッケージの小型化を図ることができる。
スルーホール１３の直下にハンダ端子１６が接続されて
いるため、図２に示したＢＧＡ型パッケージ３０のよう
に電極パッド３９を形成するための領域を必要としなく
なり、パッケージの小型化を図ることができる。
【００１２】また、図３に示したＢＧＡ型パッケージ１
０において、半導体素子との接続をフリップチップボン
ディングにより行う場合、ハンダ端子用の電極パッド
（図示せず）を小さな面積の中に整然と配置する必要が
あるため、プラスチック基板１１上に導体層１４ａを形
成するのみでは配線が複雑になりすぎ、電極パッドへの
接続配線を形成することができない場合がある。そこ
で、プラスチック基板１１の上に、レジスト層と導体層
とを交互に形成して配線を引き回す、いわゆるビルトア
ップ基板を形成することにより、フリップチップボンデ
ィング用の電極パッドを形成する方法が採用されてい
る。
０において、半導体素子との接続をフリップチップボン
ディングにより行う場合、ハンダ端子用の電極パッド
（図示せず）を小さな面積の中に整然と配置する必要が
あるため、プラスチック基板１１上に導体層１４ａを形
成するのみでは配線が複雑になりすぎ、電極パッドへの
接続配線を形成することができない場合がある。そこ
で、プラスチック基板１１の上に、レジスト層と導体層
とを交互に形成して配線を引き回す、いわゆるビルトア
ップ基板を形成することにより、フリップチップボンデ
ィング用の電極パッドを形成する方法が採用されてい
る。
【００１３】図４（ａ）、（ｂ）は、プラスチック基板
上にビルトアップ基板を形成する際のめっき処理工程を
模式的に示した部分拡大断面図である。
上にビルトアップ基板を形成する際のめっき処理工程を
模式的に示した部分拡大断面図である。
【００１４】スルーホール２３及び導体層２４（２４
ａ、２４ｂ、２４ｃ）が形成されたプラスチック基板２
１上に、感光性樹脂（例えば感光性ポリイミド等）から
なる絶縁レジスト層２２ａを形成した後、その一部を開
口することによりフォトビア２７を形成する。次に、フ
ォトビア２７内部を含んだ所定パターンの導体層２５ａ
をＣｕめっき処理により形成して、下層の導体層２４ａ
と接続する。続いて、必要により上記した絶縁レジスト
層２２形成工程と導体層２５形成工程とを繰り返し、最
上層のソルダレジスト層２８にフォトビア２７を形成し
た後（図４（ａ））、めっき処理を施し、フォトビア２
７により露出した導体層２５ｂ上にＮｉ層、又はＮｉ層
とＡｕ層とからなるめっき被膜２６を形成する（図４
（ｂ））。このめっき被膜２６の形成部分が電極パッド
となり、この電極パッドにボール状のハンダ端子を接続
させる。
ａ、２４ｂ、２４ｃ）が形成されたプラスチック基板２
１上に、感光性樹脂（例えば感光性ポリイミド等）から
なる絶縁レジスト層２２ａを形成した後、その一部を開
口することによりフォトビア２７を形成する。次に、フ
ォトビア２７内部を含んだ所定パターンの導体層２５ａ
をＣｕめっき処理により形成して、下層の導体層２４ａ
と接続する。続いて、必要により上記した絶縁レジスト
層２２形成工程と導体層２５形成工程とを繰り返し、最
上層のソルダレジスト層２８にフォトビア２７を形成し
た後（図４（ａ））、めっき処理を施し、フォトビア２
７により露出した導体層２５ｂ上にＮｉ層、又はＮｉ層
とＡｕ層とからなるめっき被膜２６を形成する（図４
（ｂ））。このめっき被膜２６の形成部分が電極パッド
となり、この電極パッドにボール状のハンダ端子を接続
させる。
【００１５】
【発明が解決しようとする課題】図３に示したＢＧＡ型
パッケージ１０の製造においては、ソルダレジスト層１
２が除去され、導体層１４ｂ、１４ｃが露出したスルー
ホール１３部分に、導体層１４ｂ、１４ｃの酸化等を防
止し、またハンダとの密着性を良好にするためにめっき
被膜１５を形成する。しかし、従来のめっき法では、そ
の直径が小さいスルーホール１３内部の気泡を排出し切
れず、まためっき処理中にスルーホール１３内部に水素
等のガスが発生する場合があるため、めっき被膜１５が
形成されない部分が生じてしまうという課題があった。
パッケージ１０の製造においては、ソルダレジスト層１
２が除去され、導体層１４ｂ、１４ｃが露出したスルー
ホール１３部分に、導体層１４ｂ、１４ｃの酸化等を防
止し、またハンダとの密着性を良好にするためにめっき
被膜１５を形成する。しかし、従来のめっき法では、そ
の直径が小さいスルーホール１３内部の気泡を排出し切
れず、まためっき処理中にスルーホール１３内部に水素
等のガスが発生する場合があるため、めっき被膜１５が
形成されない部分が生じてしまうという課題があった。
【００１６】また、図４（ａ）に示したＢＧＡ型パッケ
ージ基体２０ａでも、フォトビア２７形成により露出し
た導体層２５ｂ部分にめっき被膜２６を形成するが、フ
ォトビア２７内部に残存する気泡、又はめっき液との反
応により発生する水素ガスを排出し切れず、めっき被膜
２６が形成されない部分が生じてしまうという課題があ
った。
ージ基体２０ａでも、フォトビア２７形成により露出し
た導体層２５ｂ部分にめっき被膜２６を形成するが、フ
ォトビア２７内部に残存する気泡、又はめっき液との反
応により発生する水素ガスを排出し切れず、めっき被膜
２６が形成されない部分が生じてしまうという課題があ
った。
【００１７】本発明はこれらの課題に鑑みなされたもの
であり、中空状のスルーホールが形成され、該スルーホ
ールの一端が閉塞された状態のボールグリッドアレイ型
パッケージ基体にめっき処理を施す際、前記スルホール
の内部に気泡が存在しない状態でめっき被膜を形成する
ことにより、スルーホールの内部全体にめっき被膜を形
成することができるスルーホール部のめっき処理方法を
提供することを目的としている。
であり、中空状のスルーホールが形成され、該スルーホ
ールの一端が閉塞された状態のボールグリッドアレイ型
パッケージ基体にめっき処理を施す際、前記スルホール
の内部に気泡が存在しない状態でめっき被膜を形成する
ことにより、スルーホールの内部全体にめっき被膜を形
成することができるスルーホール部のめっき処理方法を
提供することを目的としている。
【００１８】また本発明は、ボールグリッドアレイ型パ
ッケージ基体上にレジスト層と導体層とを交互に積層
し、ビルトアップ基板を形成する際、前記最上層のソル
ダレジスト層に形成されたフォトビア内部に気泡が存在
しない状態でめっき被膜を形成することにより、露出し
た導体層の全体にめっき被膜を形成することができるフ
ォトビア部のめっき処理方法を提供することをも目的と
している。
ッケージ基体上にレジスト層と導体層とを交互に積層
し、ビルトアップ基板を形成する際、前記最上層のソル
ダレジスト層に形成されたフォトビア内部に気泡が存在
しない状態でめっき被膜を形成することにより、露出し
た導体層の全体にめっき被膜を形成することができるフ
ォトビア部のめっき処理方法を提供することをも目的と
している。
【００１９】
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るＢＧＡ型パッケージにおけ
るスルーホール部のめっき処理方法（１）は、中空状の
スルーホールが形成され、該スルーホールの一端が閉塞
された状態のＢＧＡ型パッケージ基体をめっき液中に浸
漬し、超音波をかけることにより前記スルーホール内部
の気泡を除去した後、めっき被膜を形成することを特徴
としている。
達成するために本発明に係るＢＧＡ型パッケージにおけ
るスルーホール部のめっき処理方法（１）は、中空状の
スルーホールが形成され、該スルーホールの一端が閉塞
された状態のＢＧＡ型パッケージ基体をめっき液中に浸
漬し、超音波をかけることにより前記スルーホール内部
の気泡を除去した後、めっき被膜を形成することを特徴
としている。
【００２０】上記ＢＧＡ型パッケージにおけるスルーホ
ール部のめっき処理方法（１）によれば、超音波をかけ
ることにより前記スルーホール内部の気泡を排出するこ
とができるので、前記スルーホール内部の導体層が露出
した部分全体にめっき被膜を形成することができる。
ール部のめっき処理方法（１）によれば、超音波をかけ
ることにより前記スルーホール内部の気泡を排出するこ
とができるので、前記スルーホール内部の導体層が露出
した部分全体にめっき被膜を形成することができる。
【００２１】また、本発明に係るＢＧＡ型パッケージに
おけるスルーホール部のめっき処理方法（２）は、中空
状のスルーホールが形成され、該スルーホールの一端が
閉塞された状態のＢＧＡ型パッケージ基体をめっき液中
に浸漬し、超音波をかけることにより前記スルーホール
内部の気泡を除去しながらめっき被膜を形成することを
特徴としている。
おけるスルーホール部のめっき処理方法（２）は、中空
状のスルーホールが形成され、該スルーホールの一端が
閉塞された状態のＢＧＡ型パッケージ基体をめっき液中
に浸漬し、超音波をかけることにより前記スルーホール
内部の気泡を除去しながらめっき被膜を形成することを
特徴としている。
【００２２】上記ＢＧＡ型パッケージにおけるスルーホ
ール部のめっき処理方法（２）によれば、超音波をかけ
ることにより、前記スルーホール内部に残存する気泡、
及び前記スルーホール内部でめっき液と導体層との接触
により発生する気泡を排出することができるので、前記
スルーホール内部の導体層が露出した部分全体にめっき
被膜を形成することができる。
ール部のめっき処理方法（２）によれば、超音波をかけ
ることにより、前記スルーホール内部に残存する気泡、
及び前記スルーホール内部でめっき液と導体層との接触
により発生する気泡を排出することができるので、前記
スルーホール内部の導体層が露出した部分全体にめっき
被膜を形成することができる。
【００２３】また、本発明に係るＢＧＡ型パッケージに
おけるフォトビア部のめっき処理方法（３）は、中空状
のスルーホールが形成されたＢＧＡ型パッケージ基体上
に、レジスト層と導体層とを交互に積層してビルトアッ
プ基板を形成する際、フォトビアが形成された前記最上
層のソルダレジスト層を有する前記ＢＧＡ型パッケージ
基体をめっき液中に浸漬し、超音波をかけることにより
前記フォトビア内部の気泡を除去した後、めっき被膜を
形成することを特徴としている。
おけるフォトビア部のめっき処理方法（３）は、中空状
のスルーホールが形成されたＢＧＡ型パッケージ基体上
に、レジスト層と導体層とを交互に積層してビルトアッ
プ基板を形成する際、フォトビアが形成された前記最上
層のソルダレジスト層を有する前記ＢＧＡ型パッケージ
基体をめっき液中に浸漬し、超音波をかけることにより
前記フォトビア内部の気泡を除去した後、めっき被膜を
形成することを特徴としている。
【００２４】上記ＢＧＡ型パッケージにおけるフォトビ
ア部のめっき処理方法（３）によれば、超音波をかける
ことにより前記フォトビア内部の気泡を排出することが
できるので、前記フォトビア内部の導体層が露出した部
分全体にめっき被膜を形成することができる。
ア部のめっき処理方法（３）によれば、超音波をかける
ことにより前記フォトビア内部の気泡を排出することが
できるので、前記フォトビア内部の導体層が露出した部
分全体にめっき被膜を形成することができる。
【００２５】また、本発明に係るＢＧＡ型パッケージに
おけるフォトビア部のめっき処理方法（４）は、中空状
のスルーホールが形成されたＢＧＡ型パッケージ基体上
に、レジスト層と導体層とを交互に積層してビルトアッ
プ基板を形成する際、フォトビアが形成された前記最上
層のソルダレジスト層を有する前記ＢＧＡ型パッケージ
基体をめっき液中に浸漬し、超音波をかけることにより
前記フォトビア内部の気泡を除去しながらめっき被膜を
形成することを特徴としている。
おけるフォトビア部のめっき処理方法（４）は、中空状
のスルーホールが形成されたＢＧＡ型パッケージ基体上
に、レジスト層と導体層とを交互に積層してビルトアッ
プ基板を形成する際、フォトビアが形成された前記最上
層のソルダレジスト層を有する前記ＢＧＡ型パッケージ
基体をめっき液中に浸漬し、超音波をかけることにより
前記フォトビア内部の気泡を除去しながらめっき被膜を
形成することを特徴としている。
【００２６】上記ＢＧＡ型パッケージにおけるフォトビ
ア部のめっき処理方法（４）によれば、超音波をかける
ことにより、前記フォトビア内部に残存する気泡、及び
前記フォトビア内部でめっき液と導体層との接触により
発生する気泡を排出することができるので、前記フォト
ビア内部の導体層が露出した部分全体にめっき被膜を形
成することができる。
ア部のめっき処理方法（４）によれば、超音波をかける
ことにより、前記フォトビア内部に残存する気泡、及び
前記フォトビア内部でめっき液と導体層との接触により
発生する気泡を排出することができるので、前記フォト
ビア内部の導体層が露出した部分全体にめっき被膜を形
成することができる。
【００２７】
【発明の実施の形態】以下、本発明に係るＢＧＡ型パッ
ケージにおけるスルーホール部のめっき処理方法の実施
の形態を図面に基づいて説明する。
ケージにおけるスルーホール部のめっき処理方法の実施
の形態を図面に基づいて説明する。
【００２８】実施の形態に係るＢＧＡ型パッケージにお
けるスルーホール部のめっき処理方法において、対象と
するＢＧＡ型パッケージの種類は特に限定されないが、
通常、中空状のスルーホールが形成されるのはプラスチ
ック製のものである。そこで、以下においては、図３に
示したプラスチック製のＢＧＡ型パッケージと同種類の
ものを例にとって、めっき処理方法を説明する。
けるスルーホール部のめっき処理方法において、対象と
するＢＧＡ型パッケージの種類は特に限定されないが、
通常、中空状のスルーホールが形成されるのはプラスチ
ック製のものである。そこで、以下においては、図３に
示したプラスチック製のＢＧＡ型パッケージと同種類の
ものを例にとって、めっき処理方法を説明する。
【００２９】図１（ａ）、（ｂ）は実施の形態に係るＢ
ＧＡ型パッケージにおけるスルーホール部のめっき処理
工程を模式的に示した部分拡大断面図である。
ＧＡ型パッケージにおけるスルーホール部のめっき処理
工程を模式的に示した部分拡大断面図である。
【００３０】まず、めっき処理を行うまでの工程につい
て説明すると、プラスチック基板１１の両主面及びスル
ーホール１３内部に導体層１４ａ、１４ｂ、１４ｃを形
成した後、スルーホール１３内部を含む両主面にソルダ
レジスト層１２を形成し、所定部分のソルダレジスト層
１２をフォトリソグラフィーの手法を用いて除去する。
図１に示した部分においては、マザーボード接続面１８
のスルーホール１３周囲のソルダレジスト層１２を除去
し、さらにマザーボード接続面１８側からスルーホール
１３内部に充填されたソルダレジスト層１２の大部分を
除去する。従って、半導体素子搭載面１７側のスルーホ
ール１３はソルダレジスト層１２により閉塞されている
が、その他の部分は導体層１４ｃが露出している（図１
（ａ））。図１（ａ）に示した構成のものをＢＧＡ型パ
ッケージ基体１０ａと記す。
て説明すると、プラスチック基板１１の両主面及びスル
ーホール１３内部に導体層１４ａ、１４ｂ、１４ｃを形
成した後、スルーホール１３内部を含む両主面にソルダ
レジスト層１２を形成し、所定部分のソルダレジスト層
１２をフォトリソグラフィーの手法を用いて除去する。
図１に示した部分においては、マザーボード接続面１８
のスルーホール１３周囲のソルダレジスト層１２を除去
し、さらにマザーボード接続面１８側からスルーホール
１３内部に充填されたソルダレジスト層１２の大部分を
除去する。従って、半導体素子搭載面１７側のスルーホ
ール１３はソルダレジスト層１２により閉塞されている
が、その他の部分は導体層１４ｃが露出している（図１
（ａ））。図１（ａ）に示した構成のものをＢＧＡ型パ
ッケージ基体１０ａと記す。
【００３１】このＢＧＡ型パッケージ基体１０ａにめっ
き処理を施すことにより、露出している導体層１４ｂ、
１４ｃ部分にめっき被膜１５を形成する（図１（ｂ））
が、スルーホール１３内部に存在する気泡によりめっき
被膜１５が形成されない部分が発生しないように、超音
波処理を施して前記気泡を排出する。以下、超音波処理
を含めためっき処理方法について説明する。
き処理を施すことにより、露出している導体層１４ｂ、
１４ｃ部分にめっき被膜１５を形成する（図１（ｂ））
が、スルーホール１３内部に存在する気泡によりめっき
被膜１５が形成されない部分が発生しないように、超音
波処理を施して前記気泡を排出する。以下、超音波処理
を含めためっき処理方法について説明する。
【００３２】例えば銅より構成された導体層１４ｂ、１
４ｃ露出部分にＮｉのめっき被膜１５を電気めっきによ
り形成する場合、まず、水洗や酸洗浄等、所定の前処理
を施す。この場合、スルーホール１３内部も同様に前処
理を施す必要があるため、超音波処理を施し、スルーホ
ール１３内部の気泡を排出する。次に、ＢＧＡ型パッケ
ージ基体１０ａをめっき浴に浸漬し、同様に超音波処理
を施す。これらの場合、前処理の槽やめっき槽中に超音
波発生器を直接入れることも考えられる。しかし、前処
理の槽には薬品が入っている場合があり、前処理液やめ
っき液中に直接超音波発生器を入れると、腐食等が発生
する虞れもある。また、めっき槽中にはアノード等の電
極等も入れる必要があるため、装置の構成が複雑とな
る。
４ｃ露出部分にＮｉのめっき被膜１５を電気めっきによ
り形成する場合、まず、水洗や酸洗浄等、所定の前処理
を施す。この場合、スルーホール１３内部も同様に前処
理を施す必要があるため、超音波処理を施し、スルーホ
ール１３内部の気泡を排出する。次に、ＢＧＡ型パッケ
ージ基体１０ａをめっき浴に浸漬し、同様に超音波処理
を施す。これらの場合、前処理の槽やめっき槽中に超音
波発生器を直接入れることも考えられる。しかし、前処
理の槽には薬品が入っている場合があり、前処理液やめ
っき液中に直接超音波発生器を入れると、腐食等が発生
する虞れもある。また、めっき槽中にはアノード等の電
極等も入れる必要があるため、装置の構成が複雑とな
る。
【００３３】従って、前処理槽やめっき槽に隣接させ
て、超音波発生器を入れるための別の槽を作製し、水等
の腐食性を有さない媒体が入れられた超音波発生器用の
槽に超音波発生器を入れるのが好ましい。この場合、超
音波がめっき槽や処理槽の内部に伝わるような構成とす
る必要がある。
て、超音波発生器を入れるための別の槽を作製し、水等
の腐食性を有さない媒体が入れられた超音波発生器用の
槽に超音波発生器を入れるのが好ましい。この場合、超
音波がめっき槽や処理槽の内部に伝わるような構成とす
る必要がある。
【００３４】上記構成の装置を用い、めっき槽内にＢＧ
Ａ型パッケージ基体１０ａを、マザーボード接続面１８
を上にするか、又は垂直にした状態で浸漬する。次に、
ＢＧＡ型パッケージ基体１０ａに超音波をかけることに
より、スルーホール１３内部の気泡を除去し、電気めっ
き処理を施す。
Ａ型パッケージ基体１０ａを、マザーボード接続面１８
を上にするか、又は垂直にした状態で浸漬する。次に、
ＢＧＡ型パッケージ基体１０ａに超音波をかけることに
より、スルーホール１３内部の気泡を除去し、電気めっ
き処理を施す。
【００３５】超音波の周波数は２０〜４０ｋＨｚが好ま
しく、４０ｋＨｚに近い方がより好ましい。また超音波
の強さは特別な強さを必要としないが、めっき槽内の位
置により超音波の強弱があるので、超音波による振動を
必要とするスルーホール１３部分が強の位置になるよう
にＢＧＡ型パッケージ基体１０ａを配置するのが好まし
い。めっき処理の条件は特別の条件を必要とせず、従来
の場合と同様の条件でよい。
しく、４０ｋＨｚに近い方がより好ましい。また超音波
の強さは特別な強さを必要としないが、めっき槽内の位
置により超音波の強弱があるので、超音波による振動を
必要とするスルーホール１３部分が強の位置になるよう
にＢＧＡ型パッケージ基体１０ａを配置するのが好まし
い。めっき処理の条件は特別の条件を必要とせず、従来
の場合と同様の条件でよい。
【００３６】他方、銅より構成された導体層１４ｂ、１
４ｃにＮｉ層及びＡｕ層よりなるめっき被膜１５を形成
する場合、Ｎｉ層形成の際には上記した場合と同様の条
件で超音波処理を施せばよいが、Ａｕ層形成の際には、
異なる条件が必要となる。
４ｃにＮｉ層及びＡｕ層よりなるめっき被膜１５を形成
する場合、Ｎｉ層形成の際には上記した場合と同様の条
件で超音波処理を施せばよいが、Ａｕ層形成の際には、
異なる条件が必要となる。
【００３７】すなわち、Ａｕめっき処理を施す場合に
は、置換めっき現象が生じるため、スルーホール１３内
部で水素が発生する。従って、Ａｕめっき処理を施す場
合には、めっき処理を行っている間も、超音波をかけて
おくことが望ましい。超音波処理の条件は上記Ｎｉめっ
き処理の場合と同様でよい。
は、置換めっき現象が生じるため、スルーホール１３内
部で水素が発生する。従って、Ａｕめっき処理を施す場
合には、めっき処理を行っている間も、超音波をかけて
おくことが望ましい。超音波処理の条件は上記Ｎｉめっ
き処理の場合と同様でよい。
【００３８】次に、ＢＧＡ型パッケージにおけるフォト
ビア部のめっき処理方法を図４に基づいて説明する。
ビア部のめっき処理方法を図４に基づいて説明する。
【００３９】「従来の技術」の項でも説明したように、
プラスチック基板２１上にフォトビア２７を有する絶縁
レジスト層２２（２２ａ、２２ｂ）及び導体層２５（２
５ａ、２５ｂ）を交互に形成し、フリップチップボンデ
ィング用の配線を形成する（図４（ａ））。図４（ａ）
に示したビルトアップ基板用の層では、最上層のソルダ
レジスト層２８にフォトビア２７が形成されており、フ
ォトビア２７内部の導体層２５ｂが露出している。この
導体層２５ｂ露出部分に導体層２５ｂの酸化を防止し、
ハンダ端子との接続を良好にするためにＮｉ層、又はＮ
ｉ層とＡｕ層とからなるめっき被膜２６を形成する（図
４（ｂ））が、その際、フォトビア２７内部の気泡を排
出するために超音波処理を施す。
プラスチック基板２１上にフォトビア２７を有する絶縁
レジスト層２２（２２ａ、２２ｂ）及び導体層２５（２
５ａ、２５ｂ）を交互に形成し、フリップチップボンデ
ィング用の配線を形成する（図４（ａ））。図４（ａ）
に示したビルトアップ基板用の層では、最上層のソルダ
レジスト層２８にフォトビア２７が形成されており、フ
ォトビア２７内部の導体層２５ｂが露出している。この
導体層２５ｂ露出部分に導体層２５ｂの酸化を防止し、
ハンダ端子との接続を良好にするためにＮｉ層、又はＮ
ｉ層とＡｕ層とからなるめっき被膜２６を形成する（図
４（ｂ））が、その際、フォトビア２７内部の気泡を排
出するために超音波処理を施す。
【００４０】超音波処理の条件は、図１に示したＢＧＡ
型パッケージ基体１０ａのめっき処理の場合と同様であ
るが、フォトビア２７が形成された面を上にするか、又
は垂直にした状態で、ＢＧＡ型パッケージ基体１０ａを
めっき液に浸漬する。
型パッケージ基体１０ａのめっき処理の場合と同様であ
るが、フォトビア２７が形成された面を上にするか、又
は垂直にした状態で、ＢＧＡ型パッケージ基体１０ａを
めっき液に浸漬する。
【００４１】
【実施例及び比較例】以下、本発明に係るＢＧＡ型パッ
ケージにおけるスルーホール部のめっき処理方法の実施
例を説明する。なお、比較例として、従来の方法により
ＢＧＡ型パッケージにおけるスルーホール部にめっき処
理を施す場合についても説明する。
ケージにおけるスルーホール部のめっき処理方法の実施
例を説明する。なお、比較例として、従来の方法により
ＢＧＡ型パッケージにおけるスルーホール部にめっき処
理を施す場合についても説明する。
【００４２】本実施例の場合は、洗浄等に用いられる超
音波発生装置を使用し、内部に処理液を入れて各処理を
行った。
音波発生装置を使用し、内部に処理液を入れて各処理を
行った。
【００４３】＜実施例及び比較例に共通の条件＞ 使用したプラスチック製のＢＧＡ型パッケージ用基体１
０ａ（図１に示したものと同一の形状） プラスチックの種類：ＢＴ（ビスマレイミド・トリアジ
ン）レジン 厚さ：０．２４ｍｍ 導体層１４ａ、１４ｂ、１４ｃを構成する金属：Ｃｕ 導体層１４ａ、１４ｂの厚さ：３２μｍ スルーホール１３内部の導体層１４ｃの厚さ：２０μｍ ＜実施例の場合の条件＞ めっき処理の条件 (1) 水洗処理 処理時間：１分、超音波処理時間：１分 (2) マイクロエッチング処理 エッチング液の組成 過硫酸ナトリウム：４０ｇ／リットル 硫酸：５ｇ／リットル 処理時間：１分、超音波処理時間：１分 (3) 水洗処理 処理時間：１分、超音波処理時間：１分 (4) 硫酸洗浄 洗浄液：１５ｗｔ％の硫酸水溶液 処理時間：１分、超音波処理時間：１分 (5) 水洗処理 処理時間：１分、超音波処理時間：１分 (6) Ｎｉめっき液中での超音波処理 Ｎｉめっき液（ワット浴）の組成 硫酸ニッケル：３００ｇ／リットル 塩化ニッケル：３０ｇ／リットル ホウ酸：３０ｇ／リットル Ｎｉめっき浴のｐＨ：４．５ 超音波処理時間：３分 (7) Ｎｉめっき処理 Ｎｉめっき浴の温度：６０℃ 電流密度：２Ａ／ｄｍ2 Ｎｉめっき処理の時間：２０分 (8) 水洗処理 処理時間：１分 (9) Ａｕストライク処理 Ａｕめっき液の組成 ジシアノ金（Ｉ）酸カリウム：１ｇ／リットル Ａｕめっき浴のｐＨ：３．８ Ａｕめっき浴の温度：５０℃ 電流密度：２Ａ／ｄｍ2 Ａｕめっき処理の時間：２０秒 超音波処理時間：２０秒 (10)水洗処理 処理時間：１分 (11)Ａｕめっき処理 ジシアノ金（Ｉ）酸カリウム：８．０ｇ／リットル Ａｕめっき浴のｐＨ：３．８ Ａｕめっき浴の温度：６５℃ 電流密度：０．２Ａ／ｄｍ2Ａｕめっき処理時間：１０
分 超音波処理時間：始めの２０秒間 ＜比較例の条件＞各工程において、超音波処理を施さな
かった他は、上記した実施例の条件と同様の条件でめっ
き処理を施した。
０ａ（図１に示したものと同一の形状） プラスチックの種類：ＢＴ（ビスマレイミド・トリアジ
ン）レジン 厚さ：０．２４ｍｍ 導体層１４ａ、１４ｂ、１４ｃを構成する金属：Ｃｕ 導体層１４ａ、１４ｂの厚さ：３２μｍ スルーホール１３内部の導体層１４ｃの厚さ：２０μｍ ＜実施例の場合の条件＞ めっき処理の条件 (1) 水洗処理 処理時間：１分、超音波処理時間：１分 (2) マイクロエッチング処理 エッチング液の組成 過硫酸ナトリウム：４０ｇ／リットル 硫酸：５ｇ／リットル 処理時間：１分、超音波処理時間：１分 (3) 水洗処理 処理時間：１分、超音波処理時間：１分 (4) 硫酸洗浄 洗浄液：１５ｗｔ％の硫酸水溶液 処理時間：１分、超音波処理時間：１分 (5) 水洗処理 処理時間：１分、超音波処理時間：１分 (6) Ｎｉめっき液中での超音波処理 Ｎｉめっき液（ワット浴）の組成 硫酸ニッケル：３００ｇ／リットル 塩化ニッケル：３０ｇ／リットル ホウ酸：３０ｇ／リットル Ｎｉめっき浴のｐＨ：４．５ 超音波処理時間：３分 (7) Ｎｉめっき処理 Ｎｉめっき浴の温度：６０℃ 電流密度：２Ａ／ｄｍ2 Ｎｉめっき処理の時間：２０分 (8) 水洗処理 処理時間：１分 (9) Ａｕストライク処理 Ａｕめっき液の組成 ジシアノ金（Ｉ）酸カリウム：１ｇ／リットル Ａｕめっき浴のｐＨ：３．８ Ａｕめっき浴の温度：５０℃ 電流密度：２Ａ／ｄｍ2 Ａｕめっき処理の時間：２０秒 超音波処理時間：２０秒 (10)水洗処理 処理時間：１分 (11)Ａｕめっき処理 ジシアノ金（Ｉ）酸カリウム：８．０ｇ／リットル Ａｕめっき浴のｐＨ：３．８ Ａｕめっき浴の温度：６５℃ 電流密度：０．２Ａ／ｄｍ2Ａｕめっき処理時間：１０
分 超音波処理時間：始めの２０秒間 ＜比較例の条件＞各工程において、超音波処理を施さな
かった他は、上記した実施例の条件と同様の条件でめっ
き処理を施した。
【００４４】＜結果及び評価＞上記めっき処理工程を終
了した後、実施例及び比較例に係るＢＧＡ型パッケージ
基体１０ａをスルーホール１３部分で縦に切断し、スル
ーホール１３内部のめっき被膜１５を顕微鏡又は走査型
電子顕微鏡（ＳＥＭ）で観察した。
了した後、実施例及び比較例に係るＢＧＡ型パッケージ
基体１０ａをスルーホール１３部分で縦に切断し、スル
ーホール１３内部のめっき被膜１５を顕微鏡又は走査型
電子顕微鏡（ＳＥＭ）で観察した。
【００４５】その結果、実施例の場合には、ソルダレジ
スト層１２で被覆されている部分を除いてスルーホール
１３全体にめっき被膜１５が形成されていた。
スト層１２で被覆されている部分を除いてスルーホール
１３全体にめっき被膜１５が形成されていた。
【００４６】他方、比較例の場合には、スルーホール１
３内部に部分的にめっき被膜１５が形成されていない部
分が観察された。
３内部に部分的にめっき被膜１５が形成されていない部
分が観察された。
【００４７】また、同様の方法で、図４（ａ）に示した
ＢＧＡ型パッケージ基体２０ａにめっき処理を施し、フ
ォトビア２７内部に露出した導体層２５ｂ全体にめっき
被膜２６が形成されていることを確認した。
ＢＧＡ型パッケージ基体２０ａにめっき処理を施し、フ
ォトビア２７内部に露出した導体層２５ｂ全体にめっき
被膜２６が形成されていることを確認した。
【図１】（ａ）〜（ｂ）は、本発明の実施の形態に係る
ＢＧＡ型パッケージにおけるスルーホール部のめっき処
理工程を模式的に示した部分拡大断面図である。
ＢＧＡ型パッケージにおけるスルーホール部のめっき処
理工程を模式的に示した部分拡大断面図である。
【図２】プラスチック製ＢＧＡ型パッケージの一例を模
式的に示した部分拡大断面図である。
式的に示した部分拡大断面図である。
【図３】別の構成のプラスチック製ＢＧＡ型パッケージ
１０の一部を模式的に示した部分拡大断面図である。
１０の一部を模式的に示した部分拡大断面図である。
【図４】（ａ）〜（ｂ）は、実施の形態に係るＢＧＡ型
パッケージにおけるフォトビア部のめっき処理工程を模
式的に示した部分拡大断面図である。
パッケージにおけるフォトビア部のめっき処理工程を模
式的に示した部分拡大断面図である。
１０ａ、２０ａ ＢＧＡ型パッケージ基体 １３ スルーホール ２２（２２ａ、２２ｂ） 絶縁レジスト層 ２５（２５ａ、２５ｂ） 導体層 ２７ フォトビア ２８ ソルダレジスト層
Claims (4)
- 【請求項１】 中空状のスルーホールが形成され、該ス
ルーホールの一端が閉塞された状態のボールグリッドア
レイ型パッケージ基体をめっき液中に浸漬し、超音波を
かけることにより前記スルーホール内部の気泡を除去し
た後、めっき被膜を形成することを特徴とするボールグ
リッドアレイ型パッケージにおけるスルーホール部のめ
っき処理方法。 - 【請求項２】 中空状のスルーホールが形成され、該ス
ルーホールの一端が閉塞された状態のボールグリッドア
レイ型パッケージ基体をめっき液中に浸漬し、超音波を
かけることにより前記スルーホール内部の気泡を除去し
ながらめっき被膜を形成することを特徴とするボールグ
リッドアレイ型パッケージにおけるスルーホール部のめ
っき処理方法。 - 【請求項３】 中空状のスルーホールが形成されたボー
ルグリッドアレイ型パッケージ基体上に、レジスト層と
導体層とを交互に積層してビルトアップ基板を形成する
際、フォトビアが形成された前記最上層のソルダレジス
ト層を有する前記ボールグリッドアレイ型パッケージ基
体をめっき液中に浸漬し、超音波をかけることにより前
記フォトビア内部の気泡を除去した後、めっき被膜を形
成することを特徴とするボールグリッドアレイ型パッケ
ージにおけるフォトビア部のめっき処理方法。 - 【請求項４】 中空状のスルーホールが形成されたボー
ルグリッドアレイ型パッケージ基体上に、レジスト層と
導体層とを交互に積層してビルトアップ基板を形成する
際、フォトビアが形成された前記最上層のソルダレジス
ト層を有する前記ボールグリッドアレイ型パッケージ基
体をめっき液中に浸漬し、超音波をかけることにより前
記フォトビア内部の気泡を除去しながらめっき被膜を形
成することを特徴とするボールグリッドアレイ型パッケ
ージにおけるフォトビア部のめっき処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224418A JPH1056261A (ja) | 1996-08-07 | 1996-08-07 | ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224418A JPH1056261A (ja) | 1996-08-07 | 1996-08-07 | ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056261A true JPH1056261A (ja) | 1998-02-24 |
Family
ID=16813473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8224418A Pending JPH1056261A (ja) | 1996-08-07 | 1996-08-07 | ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056261A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6626196B2 (en) | 2001-06-15 | 2003-09-30 | International Busines Machines Corporation | Arrangement and method for degassing small-high aspect ratio drilled holes prior to wet chemical processing |
| US6801352B2 (en) | 2002-04-15 | 2004-10-05 | Canon Kabushiki Kaisha | Electrodeposition display device |
| CN100350821C (zh) * | 2004-06-08 | 2007-11-21 | 威盛电子股份有限公司 | 具有穿孔及锡球的信号传输装置 |
| WO2010023156A1 (de) * | 2008-08-29 | 2010-03-04 | Suss Microtec Lithography Gmbh | Verfahren zur resist-beschichtung einer vertiefung in der oberfläche eines substrats, insbesondere eines wafers |
| KR100992720B1 (ko) * | 2003-07-24 | 2010-11-05 | 엘지이노텍 주식회사 | 인쇄회로기판의 통홀 충진방법 |
-
1996
- 1996-08-07 JP JP8224418A patent/JPH1056261A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6626196B2 (en) | 2001-06-15 | 2003-09-30 | International Busines Machines Corporation | Arrangement and method for degassing small-high aspect ratio drilled holes prior to wet chemical processing |
| US6801352B2 (en) | 2002-04-15 | 2004-10-05 | Canon Kabushiki Kaisha | Electrodeposition display device |
| KR100992720B1 (ko) * | 2003-07-24 | 2010-11-05 | 엘지이노텍 주식회사 | 인쇄회로기판의 통홀 충진방법 |
| CN100350821C (zh) * | 2004-06-08 | 2007-11-21 | 威盛电子股份有限公司 | 具有穿孔及锡球的信号传输装置 |
| WO2010023156A1 (de) * | 2008-08-29 | 2010-03-04 | Suss Microtec Lithography Gmbh | Verfahren zur resist-beschichtung einer vertiefung in der oberfläche eines substrats, insbesondere eines wafers |
| EP3112935A1 (de) * | 2008-08-29 | 2017-01-04 | Suss MicroTec Lithography GmbH | Verfahren zur resist-beschichtung einer vertiefung in der oberfläche eines substrats, insbesondere eines wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8779602B2 (en) | Wiring board, semiconductor apparatus and method of manufacturing them | |
| US6495394B1 (en) | Chip package and method for manufacturing the same | |
| US6249053B1 (en) | Chip package and method for manufacturing the same | |
| US5837154A (en) | Method of manufacturing double-sided circuit tape carrier | |
| JP2011129903A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3345529B2 (ja) | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 | |
| JP2010206193A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP2004095972A (ja) | プラスチックパッケージの製造方法 | |
| JPH0621142A (ja) | 半導体チップのボンディング方法と半導体集積回路装置 | |
| KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| US20030080092A1 (en) | Rework method for finishing metallurgy on chip carriers | |
| JPH1056261A (ja) | ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法 | |
| JP4196606B2 (ja) | 配線板の製造方法 | |
| JP2000252380A (ja) | はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板 | |
| EP2244285A1 (en) | Method to form solder deposits on substrates | |
| JP2003224230A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP3465014B2 (ja) | パッケージ介挿基板及びその製造方法 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2008147495A (ja) | 接続端子、接続端子を用いた半導体チップ搭載用基板、半導体パッケージとその製造方法及び配線板とその製造方法 | |
| JP3596335B2 (ja) | ワイヤボンディング端子を用いた半導体搭載用基板 | |
| KR20060009087A (ko) | 플립-칩 패키지용 기판 제조방법 | |
| KR100970116B1 (ko) | 어레이 반도체 패키지의 제조 방법 | |
| JP3554763B2 (ja) | チップパッケージ及びその製造方法 | |
| JP2003301293A (ja) | 半導体装置の製造方法 |