JP2003224230A - プラスチックパッケージ及びその製造方法 - Google Patents

プラスチックパッケージ及びその製造方法

Info

Publication number
JP2003224230A
JP2003224230A JP2002020991A JP2002020991A JP2003224230A JP 2003224230 A JP2003224230 A JP 2003224230A JP 2002020991 A JP2002020991 A JP 2002020991A JP 2002020991 A JP2002020991 A JP 2002020991A JP 2003224230 A JP2003224230 A JP 2003224230A
Authority
JP
Japan
Prior art keywords
plating
wiring pattern
metal wiring
plastic package
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002020991A
Other languages
English (en)
Inventor
Nobuo Fuji
信男 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2002020991A priority Critical patent/JP2003224230A/ja
Publication of JP2003224230A publication Critical patent/JP2003224230A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 ソルダーレジスト膜との密着力を向上し、信
頼性の高い、安価なプラスチックパッケージ及びその製
造方法を提供する。 【解決手段】 樹脂基材１１の片面又は両面に金属配線
パターン１３を有するプラスチックパッケージ１０にお
いて、金属配線パターン１３の表面の特定部分が電解め
っきによって形成されるＮｉめっき及びＡｕめっきのめ
っき被膜１４を有し、しかも、めっき被膜１４の形成の
ためのめっき引き出し線を有さない。また、プラスチッ
クパッケージ１０の製造方法において、第１のめっきレ
ジスト膜１８及び／又は金属配線パターン１３上に、Ｎ
ｉめっき及びＡｕめっきのめっき被膜１４形成用の第２
のめっきレジスト膜１９を設け、第１のめっきレジスト
膜１８及び第２のめっきレジスト膜１９を用いて、電解
めっきによってめっき被膜１４を形成する工程を有す
る。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体素子を搭載
するためのプラスチックパッケージ及びその製造方法に
係り、より詳細には、樹脂基材の表面に形成された金属
配線パターンの表面にめっき被覆を有するプラスチック
パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子の高密度化、高速化に
よる多端子化の実装対応のために、半導体用パッケージ
は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ
や、フリップチップタイプ等の形態のもので、コストが
セラミック製に比較して安価なプラスチックパッケージ
が多く用いられている。
【０００３】図３に示すように、従来の半導体用パッケ
ージの一例であるＰＢＧＡ（Ｐｌａｓｔｉｃ ＢＧＡ）
タイプのプラスチックパッケージ５０は、樹脂基材５１
の一方の面に半導体素子５２とボンディングワイヤ５３
で接続するための多数のボンディングパッド５４を有す
るＣｕ等からなる金属配線パターン５５を有している。
また、プラスチックパッケージ５０は、樹脂基材５１の
他方の面に外部接続端子の半田ボール５６を接続するた
めの多数の半田ボールパッド５７を有する金属配線パタ
ーン５５を有している。ボンディングパッド５４と半田
ボールパッド５７とは、金属配線パターン５５及びスル
ーホール導体５８を介して接続されている。ボンディン
グパッド５４及び半田ボールパッド５７は、金属配線パ
ターン５５を含む実質的に樹脂基材５１の全面に形成す
るソルダーレジスト膜５９の金属配線パターン５５の所
定の特定部分を開口部として形成している。
【０００４】ボンディングパッド５４及び半田ボールパ
ッド５７には、通常、ボンディング性を高めたり、表面
の酸化を防止して半田ボールの溶着性を高めるためにＮ
ｉめっき及びＡｕめっき（図示せず）が施されている。
通常、図４に示すように、樹脂基材５１は大型のものが
用意され、そこに多数個のプラスチックパッケージ５０
が形成される。各プラスチックパッケージ５０の周囲に
は、めっき用タイバー６１と、このめっき用タイバー６
１から個別の各プラスチックパッケージ５０の多数の金
属配線パターン５５に延設される多数のめっき引き出し
線６０が設けられている。Ｎｉめっき及びＡｕめっき
は、このめっき用タイバー６１からめっき引き出し線６
０を介して通電され、予め、めっきの不必要な部分を被
覆して形成されているソルダーレジスト膜５９（図３参
照）の開口部の金属配線パターン５５上に形成される。
そして、各プラスチックパッケージ５０は、集合体から
カット線６２で切断され形成されている。
【０００５】しかしながら、上記のプラスチックパッケ
ージ５０は、電解めっきを施すために、多数のめっき引
き出し線６０が必要となり、金属配線パターン５５の高
密度化の妨げとなっていた。また、めっき後もカット線
６２の内側のめっき引き出し線６０は残るので、これが
反射ノイズの発生源となったり、めっき引き出し線６０
がアンテナ効果を発現してノイズの発生源となり、電気
特性の低下への影響が無視できなかった。めっき引き出
し線６０をなくす方法として、無電解めっきで形成する
方法が考えられるが、無電解めっきでは、充分な厚みが
確保できないので、半田ボールの接着強度が低いという
問題があった。
【０００６】そこで、図５（Ａ）〜（Ｄ）に示すよう
に、めっき引き出し線６０を形成することなく、電解め
っきを行う方法が開発されている。その方法は、樹脂基
材５１の片面又は両面（図５では両面）にＣｕ箔や、無
電解Ｃｕめっき等からなる薄い金属層及びその上面に電
解Ｃｕめっきを施し、金属配線パターン５５の膜厚分に
なるように配線層６３を形成し、金属配線パターン５５
のパターンが得られるようにフォトリソグラフィ法で金
属配線パターンマスク６４を形成する。次いで、配線層
６３に通電して金属配線パターンマスク６４の開口部に
Ｎｉめっき及びＡｕめっきを施し、金属配線パターン５
５を形成する。次いで、金属配線パターンマスク６４を
除去し、Ｎｉめっき及びＡｕめっきをエッチングレジス
トマスクとしてエッチング６５を行い、エッチングレジ
ストマスクの開口部の配線層６３を除去することで、め
っき引き出し線を用いることなく、Ｎｉめっき及びＡｕ
めっきのめっき被膜を設けた金属配線パターン５５を有
するプラスチックパッケージを作製している。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
たような従来のプラスチックパッケージは、次のような
問題がある。 （１）金属配線パターンを形成するには、配線層を樹脂
基材の全面に形成し、これを通電用に用いて金属配線パ
ターンマスクの開口部に電解めっきでＮｉめっき及びＡ
ｕめっきを行った後、Ｎｉめっき及びＡｕめっきをエッ
チングレジストとしてエッチングし、金属配線パターン
を形成するので、金属配線パターンの全てにＮｉめっき
及びＡｕめっきが施される。従って、Ｎｉめっき及びＡ
ｕめっきを必要としない金属配線パターンにまで高価な
Ｎｉめっき及びＡｕめっきが施されるので、プラスチッ
クパッケージのコストが高くなっている。
【０００８】（２）プラスチックパッケージのボンディ
ングパッドや、半田ボールパッド等のＮｉめっき及びＡ
ｕめっき表面を必要とする金属配線パターン以外は、ソ
ルダーレジスト膜を施し、金属配線パターンの表面を保
護している。Ａｕめっきの表面を絶縁樹脂等のソルダー
レジスト膜で被覆すると、Ａｕめっきの表面は粗化でき
ないので、接合面の密着力が弱く、Ａｕめっきとソルダ
ーレジスト膜の接合面で剥離が発生する問題がある。本
発明は、かかる事情に鑑みてなされたものであって、ソ
ルダーレジスト膜との密着力を向上し、信頼性の高い、
安価なプラスチックパッケージ及びその製造方法を提供
することを目的とする。
【０００９】
【課題を解決するための手段】前記目的に沿う本発明に
係るプラスチックパッケージは、樹脂基材の片面又は両
面に金属配線パターンを有するプラスチックパッケージ
において、金属配線パターンの表面の特定部分が電解め
っきによって形成されるＮｉめっき及びＡｕめっきのめ
っき被膜を有し、しかも、めっき被膜の形成のためのめ
っき引き出し線を有さない。これにより、電解めっきで
は、通常必要とされるめっき引き出し線を有さずに、Ｎ
ｉめっき及びＡｕめっきの被膜が形成されているので、
金属配線パターンの高密度化に対応でき、更に反射ノイ
ズによる電気特性の劣化を防止することができる。ま
た、特定部分のみにＮｉめっき及びＡｕめっきを形成す
るので、ＮｉやＡｕの使用量を少なくでき、プラスチッ
クパッケージのコスト高を防止することができる。
【００１０】ここで、上記プラスチックパッケージにお
いて、めっき被膜が被覆されていない金属配線パターン
の表面は粗化面で構成されているのがよい。これによ
り、金属配線パターンの表面を保護するために形成され
ている樹脂からなるソルダーレジスト膜との密着性を強
固にし、金属配線パターンとソルダーレジスト膜の接合
面での剥離を防止することができる。
【００１１】また、上記プラスチックパッケージにおい
て、金属配線パターンがＣｕ箔及び／又は無電解Ｃｕめ
っきからなる金属層と、その上に形成される電解Ｃｕめ
っきで構成されているのがよい。これにより、金属配線
パターンの表面をソフトエッチングで容易に粗化した面
とすることができるので、ソルダーレジスト膜との密着
性を強固にし、接合面からの剥離を防止することができ
る。
【００１２】前記目的に沿う本発明に係るプラスチック
パッケージの製造方法は、樹脂基材の片面又は両面に金
属配線パターンを有するプラスチックパッケージの製造
方法において、樹脂基材の表面に金属箔及び／又は無電
解めっきによって薄い金属層を形成する工程と、金属層
の表面に金属配線パターン用の第１のめっきレジスト膜
を設け、電解めっきによって金属配線パターンを形成す
る工程と、第１のめっきレジスト膜及び／又は金属配線
パターン上に、Ｎｉめっき及びＡｕめっきのめっき被膜
形成用の第２のめっきレジスト膜を設け、第１のめっき
レジスト膜及び第２のめっきレジスト膜を用いて、電解
めっきによってめっき被膜を形成する工程と、第１及び
第２のめっきレジスト膜を剥離した後、ソフトエッチン
グで露出した金属層を除去すると共に、金属配線パター
ンの表面を粗化する工程を有する。これにより、金属配
線パターンの必要な部分にめっき引出し線を用いること
なく電解めっきでＮｉめっき及びＡｕめっきが形成でき
るので、反射ノイズ等による電気特性の劣化を防止して
電気的な信頼性を確保しながら、Ｎｉ及びＡｕの使用量
を減らすことができ、プラスチックパッケージのコスト
高を防止することができる。また、金属配線パターンの
表面は粗化されているので、ソルダーレジストとの剥離
を防止して、歩留を向上することができる。
【００１３】ここで、上記プラスチックパッケージの製
造方法において、金属層がＣｕ箔及び／又は無電解Ｃｕ
めっき層で形成されているのがよい。これにより、樹脂
基材の表面に均一な厚みの金属層を形成することができ
ると共に、金属配線パターンを電解Ｃｕめっきで形成す
る時に同材料からなるので、容易に形成することができ
る。また、ソフトエッチングで不要部分を除去する時に
容易に除去することができる。更に、電解めっき時の通
電において、大電流を流すことができる。
【００１４】また、上記プラスチックパッケージの製造
方法において、金属配線パターンが金属層に通電して第
１のめっきレジスト膜で覆われていない金属層の表面に
電解Ｃｕめっきで形成されているのがよい。これによ
り、金属配線パターンがＣｕからなるので、ソフトエッ
チングで容易に表面を粗化することができる。
【００１５】また、上記プラスチックパッケージの製造
方法において、めっき被膜が金属層及び金属配線パター
ンに通電して第１のめっきレジスト膜及び／又は第２の
めっきレジスト膜で覆われていない金属配線パターンの
表面に電解めっきで形成されているのがよい。これによ
り、金属配線パターンの特定部分に確実にＮｉめっき及
びＡｕめっきのめっき被膜を形成することができる。
【００１６】更に、上記プラスチックパッケージの製造
方法において、ソフトエッチングがエッチング法又は黒
化処理法で形成されているのがよい。これにより、金属
配線パターンの表面を容易に粗化することができる。
【００１７】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図１は本発明の一実施の
形態に係るプラスチックパッケージの模式的部分拡大断
面図、図２（Ａ）〜（Ｅ）はそれぞれ同プラスチックパ
ッケージの製造方法の説明図である。
【００１８】図１に示すように、本発明の一実施の形態
に係るプラスチックパッケージ１０は、樹脂基材１１に
スルーホール１２が穿孔加工され、樹脂基材１１の表裏
面それぞれに、あるいはスルーホール１２を介して両面
を導通状態として、金属配線パターン１３を有してい
る。金属配線パターン１３の表面の特定部分には、金属
配線パターン１３に通電して電解めっきで形成するＮｉ
めっきと、Ｎｉめっきの上層にＡｕめっきからなるめっ
き被膜１４を有している。このプラスチックパッケージ
１０には、電解めっきの形成において通常必要とされる
めっき引き出し線を有していない。
【００１９】ここで、Ｎｉめっき及びＡｕめっきのめっ
き被膜１４が被覆されていない金属配線パターン１３の
表面は粗化面１５を有するのがよい。この粗化面１５に
よって、金属配線パターン１３とソルダーレジスト膜１
６とを強固に接合することができる。
【００２０】また、金属配線パターン１３がＣｕからな
る金属箔及び／又は化学めっきの無電解Ｃｕめっきから
なる薄い金属層と、この薄い金属層の上に電解めっきで
形成される厚みのあるＣｕめっき層で構成されている。
金属配線パターン１３がＣｕで構成されているので、ソ
フトエッチングを容易に行うことができる。
【００２１】なお、上記プラスチックパッケージ１０に
おいては、両面に金属配線パターン１３が形成される形
態で説明したが、片面のみに金属配線パターン１３があ
る形態であってもよい。また、プラスチックパッケージ
１０は、樹脂基材１１の片面に半導体素子からの発熱を
放熱するためのヒートシンク板が接合された形態であっ
てもよい。
【００２２】次いで、図２（Ａ）〜（Ｅ）を参照しなが
ら、本発明の一実施の形態に係るプラスチックパッケー
ジ１０の製造方法について説明する。樹脂基材１１に
は、例えば、ＢＴ樹脂（ビスマレイミドトリアジンを主
成分にした樹脂）やエポキシ樹脂等の高耐熱性、誘電特
性、絶縁特性、加工性に優れた樹脂が用いられる。図２
（Ａ）に示すように、樹脂基材１１に形成される薄い金
属層１７は、スルーホール１２を形成した後、樹脂基材
１１の両側の表面に貼られている薄い金属箔面及びスル
ーホール壁面に無電解めっきで薄く形成する。あるい
は、樹脂基材１１の両側の表面に貼られている金属箔を
一旦エッチング液を用いて剥がし、樹脂基材１１の剥が
した面の粗化面を利用して、無電解めっきで薄く形成し
ている。
【００２３】次に、図２（Ｂ）に示すように、金属層１
７の表面に金属配線パターン１３を形成するための第１
のめっきレジスト膜１８をフォトレジスト法等で形成す
る。このフォトレジスト法による第１のめっきレジスト
膜１８の形成方法は、感光性のドライフィルム等からな
る樹脂膜を金属層１７の表面に貼着し、更にその上にパ
ターンマスクを当接し、露光、現像し、金属配線パター
ン１３となる部分を融解し、金属配線パターン１３とな
らない部分の樹脂膜を硬化させることで行っている。次
いで、第１のめっきレジスト膜１８をマスクとし、めっ
き浴中で金属層１７に通電して、第１のめっきレジスト
膜１８以外の部分に電解めっきで金属配線パターン１３
を形成している。
【００２４】次に、図２（Ｃ）に示すように、第１のめ
っきレジスト膜１８を現状位置に設置したままとして、
金属配線パターン１３の特定位置、例えば、半導体素子
とボンディングワイヤで接続するためのワイヤボンドパ
ッドや外部接続端子接続用の半田ボールパッド等に、Ｎ
ｉめっき及びＡｕめっきのめっき被膜１４を形成する。
このめっき被膜１４を形成するための第２のめっきレジ
スト膜１９を、第１のめっきレジスト膜１８及び／又は
金属配線パターン１３上に第１のめっきレジスト膜の形
成方法と同様の方法を用いるフォトレジスト法等で形成
する。そして、第１のめっきレジスト膜１８及び第２の
めっきレジスト膜１９をマスクとし、例えば、ワット浴
や、スルファミン酸浴等のめっき浴中で電解Ｎｉめっ
き、続いて例えば、Ａｕめっき浴や、Ａｕ合金めっき浴
等のめっき浴中で電解Ａｕめっきを行ってめっき被膜１
４を形成している。なお、ＮｉめっきはＣｏ等を含有さ
せた合金めっきであってもよい。
【００２５】次に、図２（Ｄ）に示すように、第１のめ
っきレジスト膜１８、及び第２のめっきレジスト膜１９
に水酸化ナトリウム水溶液等からなる剥離液を塗布して
除去する。次いで、金属表面の清浄化、平滑化、粗面化
等を目的とするソフトエッチングで露出した金属層１７
を除去すると共に、金属配線パターン１３の表面を粗化
してその表面を粗化面１５とする。
【００２６】次に、図２（Ｅ）に示すように、ワイヤボ
ンドパッドや、半田ボールパッド等に用いられるＮｉめ
っき及びＡｕめっきのめっき被膜１４が形成された部分
を除いた金属配線パターン１３の上面には樹脂からなる
ソルダーレジスト膜１６がフォトリソグラフィ法や、ス
クリーン印刷法等で形成されてプラスチックパッケージ
１０が形成される。
【００２７】ここで、樹脂基材１１に形成される薄い金
属層１７は、スルーホール１２を形成した後、樹脂基材
１１の両側の表面に貼られている薄いＣｕ箔面及びスル
ーホール壁面に無電解Ｃｕめっきで薄く形成することが
できる。あるいは、樹脂基材１１の両側の表面に貼られ
ている金属箔を一旦塩化第２鉄溶液や、塩化第２銅溶液
等を用いて剥がし、樹脂基材１１の剥がした面の粗化面
を利用して、無電解Ｃｕめっきで薄く形成することがで
きる。なお、樹脂表面へ直接無電解Ｃｕめっきでめっき
をする方法は、樹脂表面にパラジウム等の触媒を付与
後、ホルマリンを還元剤とする強アルカリ浴中で化学的
に行うことができる。
【００２８】また、金属配線パターン１３は、第１のめ
っきレジスト膜１８をマスクとし、例えば、硫酸銅、ピ
ロリン酸等のめっき浴中で金属層１７に通電して、第１
のめっきレジスト膜１８で覆われていない部分の金属層
１７の表面に電解Ｃｕめっきで形成することができる。
【００２９】また、めっき被膜１４は、金属層１７及び
金属配線パターン１３に通電して、第１のめっきレジス
ト膜１８及び／又は第２のめっきレジスト膜１９で覆わ
れていない金属配線パターン１３の表面にＮｉめっき、
続いて、Ａｕめっきを電解めっきで形成することができ
る。
【００３０】更に、ソフトエッチングは、過硫酸ソーダ
や、過酸化水素と硫酸の混合液等を主成分とするソフト
エッチング液を用いて行ったり、又はホルマリンや、錫
シランカップリング剤を用いて酸化膜の結晶形状をその
ままにして、凹凸のある金属Ｃｕに還元する方法の黒化
処理法を用いて、形成することができる。
【００３１】
【発明の効果】請求項１とこれに従属する請求項２及び
３記載のプラスチックパッケージは、金属配線パターン
の表面の特定部分が電解めっきによって形成されるＮｉ
めっき及びＡｕめっきのめっき被膜を有し、しかもめっ
き被膜の形成のためのめっき引き出し線を有さないの
で、電解めっきで通常必要とされるめっき引き出し線が
なく、金属配線パターンの高密度化に対応でき、めっき
引き出し線による反射ノイズがなく、電気特性の劣化を
防止することができる。また、特定部分のみにＮｉ及び
Ａｕめっきを形成するので、ＮｉやＡｕの使用量を少な
くでき、プラスチックパッケージのコスト高を防止する
ことができる。
【００３２】請求項２記載のプラスチックパッケージ
は、めっき被膜が被覆されていない金属配線パターンの
表面は粗化面で構成されているので、表面を保護するた
めに形成されている樹脂からなるソルダーレジスト膜と
の密着性を強固にし、金属配線パターンとソルダーレジ
スト膜の接合面での剥離を防止することができる。
【００３３】請求項３記載のプラスチックパッケージ
は、金属配線パターンがＣｕ箔及び／又は無電解Ｃｕめ
っきからなる金属層と、その上に形成される電解Ｃｕめ
っきで構成されているので、金属配線パターンの表面を
ソフトエッチングで容易に粗化した面とし、ソルダーレ
ジスト膜との密着性を強固にして接合面からの剥離を防
止することができる。
【００３４】請求項４とこれに従属する請求項５〜８記
載のプラスチックパッケージの製造方法は、樹脂基材の
表面に金属箔及び／又は無電解めっきによって薄い金属
層を形成する工程と、金属層の表面に金属配線パターン
用の第１のめっきレジスト膜を設け、電解めっきによっ
て金属配線パターンを形成する工程と、第１のめっきレ
ジスト膜及び／又は金属配線パターン上に、Ｎｉめっき
及びＡｕめっきのめっき被膜形成用の第２のめっきレジ
スト膜を設け、第１のめっきレジスト膜及び第２のめっ
きレジスト膜を用いて、電解めっきによってめっき被膜
を形成する工程と、第１及び第２のめっきレジスト膜を
剥離した後、ソフトエッチングで露出した金属層を除去
すると共に、金属配線パターンの表面を粗化する工程を
有するので、めっき引出し線を用いることなく電解めっ
きでＮｉめっき及びＡｕめっきが形成でき、反射ノイズ
等による電気特性の劣化を防止して電気的な信頼性を確
保しながら、Ｎｉ及びＡｕの使用量を減らすことがで
き、プラスチックパッケージのコスト高を防止すること
ができる。また、金属配線パターンの表面は粗化されて
おり、ソルダーレジストとの剥離を防止して、歩留を向
上することができる。
【００３５】請求項５記載のプラスチックパッケージの
製造方法は、金属層がＣｕ箔及び／又は無電解Ｃｕめっ
き層で形成されているので、樹脂基材の表面に均一な厚
みの金属層を形成することができると共に、金属配線パ
ターンが同材料からなるＣｕで容易に形成することがで
きる。また、ソフトエッチングで不要部分を除去する時
に容易に除去することができる。更に、電解めっき時の
通電において、大電流を流すことができる。
【００３６】請求項６記載のプラスチックパッケージの
製造方法は、金属配線パターンが金属層に通電して第１
のめっきレジスト膜で覆われていない金属層の表面に電
解Ｃｕめっきで形成されているので、金属配線パターン
がＣｕからなり、ソフトエッチングで容易に表面を粗化
することができる。
【００３７】請求項７記載のプラスチックパッケージの
製造方法は、めっき被膜が金属層及び金属配線パターン
に通電して第１のめっきレジスト膜及び／又は第２のめ
っきレジスト膜で覆われていない金属配線パターンの表
面に電解めっきで形成されているので、金属配線パター
ンの特定部分に確実にＮｉめっき及びＡｕめっきのめっ
き被膜を形成することができる。
【００３８】請求項８記載のプラスチックパッケージの
製造方法は、ソフトエッチングがエッチング法又は黒化
処理法で形成されているので、Ｃｕ等とのエッチング性
に優れ、金属配線パターンの表面を容易に粗化すること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るプラスチックパッ
ケージの模式的部分拡大断面図である。
【図２】（Ａ）〜（Ｅ）はそれぞれ同プラスチックパッ
ケージの製造方法の説明図である。
【図３】従来のプラスチックパッケージの模式的断面図
である。
【図４】従来のプラスチックパッケージのめっき引き出
し線の説明図である。
【図５】（Ａ）〜（Ｄ）はそれぞれ従来のプラスチック
パッケージの製造方法の説明図である。
【符号の説明】
１０：プラスチックパッケージ、１１：樹脂基材、１
２：スルーホール、１３：金属配線パターン、１４：め
っき被膜、１５：粗化面、１６：ソルダーレジスト膜、
１７：金属層、１８：第１のめっきレジスト膜、１９：
第２のめっきレジスト膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 樹脂基材の片面又は両面に金属配線パタ
    ーンを有するプラスチックパッケージにおいて、 前記金属配線パターンの表面の特定部分が電解めっきに
    よって形成されるＮｉめっき及びＡｕめっきのめっき被
    膜を有し、しかも、該めっき被膜の形成のためのめっき
    引き出し線を有さないことを特徴とするプラスチックパ
    ッケージ。
  2. 【請求項２】 請求項１記載のプラスチックパッケージ
    において、前記めっき被膜が被覆されていない前記金属
    配線パターンの表面は粗化面で構成されていることを特
    徴とするプラスチックパッケージ。
  3. 【請求項３】 請求項１又は２記載のプラスチックパッ
    ケージにおいて、前記金属配線パターンがＣｕ箔及び／
    又は無電解Ｃｕめっきからなる金属層と、その上に形成
    される電解Ｃｕめっきで構成されていることを特徴とす
    るプラスチックパッケージ。
  4. 【請求項４】 樹脂基材の片面又は両面に金属配線パタ
    ーンを有するプラスチックパッケージの製造方法におい
    て、 前記樹脂基材の表面に金属箔及び／又は無電解めっきに
    よって薄い金属層を形成する工程と、 前記金属層の表面に前記金属配線パターン用の第１のめ
    っきレジスト膜を設け、電解めっきによって前記金属配
    線パターンを形成する工程と、 前記第１のめっきレジスト膜及び／又は前記金属配線パ
    ターン上に、Ｎｉめっき及びＡｕめっきのめっき被膜形
    成用の第２のめっきレジスト膜を設け、前記第１のめっ
    きレジスト膜及び前記第２のめっきレジスト膜を用い
    て、電解めっきによって前記めっき被膜を形成する工程
    と、 前記第１及び第２のめっきレジスト膜を剥離した後、ソ
    フトエッチングで露出した前記金属層を除去すると共
    に、前記金属配線パターンの表面を粗化する工程を有す
    ることを特徴とするプラスチックパッケージの製造方
    法。
  5. 【請求項５】 請求項４記載のプラスチックパッケージ
    の製造方法において、前記金属層がＣｕ箔及び／又は無
    電解Ｃｕめっき層で形成されていることを特徴とするプ
    ラスチックパッケージの製造方法。
  6. 【請求項６】 請求項４又は５記載のプラスチックパッ
    ケージの製造方法において、前記金属配線パターンが前
    記金属層に通電して前記第１のめっきレジスト膜で覆わ
    れていない前記金属層の表面に電解Ｃｕめっきで形成さ
    れていることを特徴とするプラスチックパッケージの製
    造方法。
  7. 【請求項７】 請求項４〜６のいずれかの項に記載のプ
    ラスチックパッケージの製造方法において、前記めっき
    被膜が前記金属層及び前記金属配線パターンに通電して
    前記第１のめっきレジスト膜及び／又は前記第２のめっ
    きレジスト膜で覆われていない前記金属配線パターンの
    表面に前記電解めっきで形成されていることを特徴とす
    るプラスチックパッケージの製造方法。
  8. 【請求項８】 請求項４〜７のいずれかの項に記載のプ
    ラスチックパッケージの製造方法において、前記ソフト
    エッチングがエッチング法又は黒化処理法で形成されて
    いることを特徴とするプラスチックパッケージの製造方
    法。
JP2002020991A 2002-01-30 2002-01-30 プラスチックパッケージ及びその製造方法 Pending JP2003224230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002020991A JP2003224230A (ja) 2002-01-30 2002-01-30 プラスチックパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002020991A JP2003224230A (ja) 2002-01-30 2002-01-30 プラスチックパッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003224230A true JP2003224230A (ja) 2003-08-08

Family

ID=27744343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002020991A Pending JP2003224230A (ja) 2002-01-30 2002-01-30 プラスチックパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003224230A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210769A (ja) * 2005-01-31 2006-08-10 Toppan Printing Co Ltd 半導体素子搭載用基板の製造方法及び半導体素子搭載用基板
JP2009170563A (ja) * 2008-01-15 2009-07-30 Renesas Technology Corp 半導体装置
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2010135828A (ja) * 2010-02-08 2010-06-17 Sanyo Electric Co Ltd 基板およびその製造方法、回路装置およびその製造方法
US8258409B2 (en) 2007-03-30 2012-09-04 Sanyo Electric Co., Ltd. Circuit board and circuit device
JP2013254984A (ja) * 2013-08-23 2013-12-19 Rohm Co Ltd 半導体装置
CN113823619A (zh) * 2021-08-12 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片封装基板、封装结构及封装基板的制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210769A (ja) * 2005-01-31 2006-08-10 Toppan Printing Co Ltd 半導体素子搭載用基板の製造方法及び半導体素子搭載用基板
JP4591098B2 (ja) * 2005-01-31 2010-12-01 凸版印刷株式会社 半導体素子搭載用基板の製造方法
US8258409B2 (en) 2007-03-30 2012-09-04 Sanyo Electric Co., Ltd. Circuit board and circuit device
JP2009170563A (ja) * 2008-01-15 2009-07-30 Renesas Technology Corp 半導体装置
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US8067698B2 (en) 2008-02-13 2011-11-29 Panasonic Corporation Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2010135828A (ja) * 2010-02-08 2010-06-17 Sanyo Electric Co Ltd 基板およびその製造方法、回路装置およびその製造方法
JP2013254984A (ja) * 2013-08-23 2013-12-19 Rohm Co Ltd 半導体装置
CN113823619A (zh) * 2021-08-12 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片封装基板、封装结构及封装基板的制作方法

Similar Documents

Publication Publication Date Title
CN1901177B (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
US20040040856A1 (en) Method for making plastic packages
JP2003224230A (ja) プラスチックパッケージ及びその製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP2004165238A (ja) プラスチックパッケージ及びその製造方法
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
JP2006147918A (ja) 半導体装置
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3925449B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP2002270714A (ja) プラスチックパッケージの製造方法
JP3585660B2 (ja) 表面実装型半導体装置の製造方法
JP2004022615A (ja) プラスチックｂｇａパッケージ
JP2001237337A (ja) プラスチックパッケージ及びその製造方法
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP3554763B2 (ja) チップパッケージ及びその製造方法
JP4622181B2 (ja) 電子部品実装基板の製造方法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2006128249A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2001298117A (ja) プラスチックパッケージの製造方法
JP3403221B2 (ja) 配線基板付リードフレーム
JP4402256B2 (ja) 半導体チップ塔載用配線部材の製造方法