JPH01191434A - Ｔａｂ実装方法 - Google Patents
Ｔａｂ実装方法Info
- Publication number
- JPH01191434A JPH01191434A JP63014486A JP1448688A JPH01191434A JP H01191434 A JPH01191434 A JP H01191434A JP 63014486 A JP63014486 A JP 63014486A JP 1448688 A JP1448688 A JP 1448688A JP H01191434 A JPH01191434 A JP H01191434A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- film
- insulating film
- leads
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract 1
- 239000011889 copper foil Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、ＩＣのＴＡＢ実装方法に関するものである
。
。
（従来の技術）
ＩＣの高密度実装方法の１つとしてＴＡＢがあげられる
。この実装例を第３，４図に示す。従来のＴＡＢ実装方
法では、実装するＩＣ４の電極部５にリード３の位置を
合わせた後、それをフィルム１上に配置して、接続され
ている。
。この実装例を第３，４図に示す。従来のＴＡＢ実装方
法では、実装するＩＣ４の電極部５にリード３の位置を
合わせた後、それをフィルム１上に配置して、接続され
ている。
この場合、ＩＣ４の品種が変わると、電極部５の位置も
変わってしまい、リード３の位置を変えなければならな
いため、各ＩＣごとに専用のテープが必要となる。その
ため、このテープの製作に要する費用及び時間が問題と
なり、多品種少量の実装では実用的でなく、汎用性が無
い。
変わってしまい、リード３の位置を変えなければならな
いため、各ＩＣごとに専用のテープが必要となる。その
ため、このテープの製作に要する費用及び時間が問題と
なり、多品種少量の実装では実用的でなく、汎用性が無
い。
（発明が解決しようとする課題）
ＩＣのＴＡＢ実装では各ＩＣにそれぞれの専用テープが
必要となり、これの製作に要する費用及び時間が問題と
なり、汎用性も無い。本発明はこの専用テープの製作に
要する費用・時間共に削減でき、またテープに汎用性を
もたせる事を目的とする。
必要となり、これの製作に要する費用及び時間が問題と
なり、汎用性も無い。本発明はこの専用テープの製作に
要する費用・時間共に削減でき、またテープに汎用性を
もたせる事を目的とする。
（課題を解決するための手段）
フィルム上に中心から放射状に多数のリードを設け、全
面絶縁膜で覆った後、ＩＣの電極部と重なる部分のみ絶
縁膜を除去する。
面絶縁膜で覆った後、ＩＣの電極部と重なる部分のみ絶
縁膜を除去する。
（作 用）
フィルム上に多数のリードを設ける事によって、ＩＣの
電極部の位置に関係無くリードと重なる部分が出来る。
電極部の位置に関係無くリードと重なる部分が出来る。
その部分のみの絶縁膜を除去する事により、リードと電
極部だけが接続される。つまり、ＩＣの電極部の位置が
判れば、その部分の絶縁膜を除去するだけで専用のテー
プが製作可能となり、リードを配置するための設計が不
要で製造も簡単に短時間で出来る。
極部だけが接続される。つまり、ＩＣの電極部の位置が
判れば、その部分の絶縁膜を除去するだけで専用のテー
プが製作可能となり、リードを配置するための設計が不
要で製造も簡単に短時間で出来る。
又、全面絶縁膜で覆われているため、未使用であれば、
どのＩＣにでも対応出来、汎用性があるため、テープの
余剰生産という事は無くなる。
どのＩＣにでも対応出来、汎用性があるため、テープの
余剰生産という事は無くなる。
（実施例）
第１図は本発明によるＴＡＢ実装図であり、第２図はそ
の断面図である。長尺状のポリイミド或いはガラスエポ
キシ等の樹脂フィルム１上にＩＲｆ’Ｒを貼り、フォト
エツチングを利用して、リード３を中心から放射状にＩ
Ｃの電極部５及び電極部５間の幅の２分の１未満の大き
さ及び間隔で形成する。その上を全面絶縁膜２で覆う。
の断面図である。長尺状のポリイミド或いはガラスエポ
キシ等の樹脂フィルム１上にＩＲｆ’Ｒを貼り、フォト
エツチングを利用して、リード３を中心から放射状にＩ
Ｃの電極部５及び電極部５間の幅の２分の１未満の大き
さ及び間隔で形成する。その上を全面絶縁膜２で覆う。
その上にＩＣを重ね合わせた場合に電極部５に位置する
絶縁膜２をフォトエツチングなどで除去すると、リード
３が露出される。ＩＣ電極部５には、Ｔｉ−Ｎｉ−Ｐｄ
、 Ｔｉ−Ｗ−Ａｕ、 Ｔｉ−Ｐｔ−Ａｕ、 Ｃｒ−Ｃ
ｕ −Ａｕ等のバリヤメタル層上にＡｕメツキにより形
成される突起電極５を設ける。これとり−ド３を重ね合
わせ、フィルム表面から熱（３５０〜５００℃）と荷重
（３０〜８０ｇ／電極）を加え熱圧着接合を利用して接
続する。これだけで、専用テープの製作からＩＣ実装ま
で終了する。
絶縁膜２をフォトエツチングなどで除去すると、リード
３が露出される。ＩＣ電極部５には、Ｔｉ−Ｎｉ−Ｐｄ
、 Ｔｉ−Ｗ−Ａｕ、 Ｔｉ−Ｐｔ−Ａｕ、 Ｃｒ−Ｃ
ｕ −Ａｕ等のバリヤメタル層上にＡｕメツキにより形
成される突起電極５を設ける。これとり−ド３を重ね合
わせ、フィルム表面から熱（３５０〜５００℃）と荷重
（３０〜８０ｇ／電極）を加え熱圧着接合を利用して接
続する。これだけで、専用テープの製作からＩＣ実装ま
で終了する。
本発明のＴＡＢ実装であれば、専用テープがＩＣの品種
に関係無く、安価で短時間に製作可能となり、又テープ
に汎用性がもたせられる。
に関係無く、安価で短時間に製作可能となり、又テープ
に汎用性がもたせられる。
第１図は本発明によるＴＡＢ実装の平面図、第２図はそ
の断面図で、第３図は従来のＴＡＢ実装の平面図、第４
図はその断面図である。 １・・・フィルム、 ２・・・絶縁膜、３・・・
リード、 ４・・・ＩＣｌ３・・・電極部、
６・・・突起電極。 代理人 弁理士 則 近 憲 佑 同 松山光之 第１図 第２図 第３図 第４図
の断面図で、第３図は従来のＴＡＢ実装の平面図、第４
図はその断面図である。 １・・・フィルム、 ２・・・絶縁膜、３・・・
リード、 ４・・・ＩＣｌ３・・・電極部、
６・・・突起電極。 代理人 弁理士 則 近 憲 佑 同 松山光之 第１図 第２図 第３図 第４図
Claims (2)
- （１）フィルム上にＩＣ電極部の位置に関係無く、中心
から放射状にリードを多数配置させ、それを全面絶縁膜
で覆いフィルムとＩＣを重ね合わせる場合、電極部の位
置と重なる部分の絶縁膜を除去し、そこで露出されたリ
ードと電極部とを接続することを特徴とするＴＡＢ実装
方法。 - （２）上記のリード及びリード間隔はＩＣ電極部の幅及
び電極部間隔の２分の１未満とすることを特徴とする請
求項１記載のＴＡＢ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014486A JPH01191434A (ja) | 1988-01-27 | 1988-01-27 | Ｔａｂ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014486A JPH01191434A (ja) | 1988-01-27 | 1988-01-27 | Ｔａｂ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191434A true JPH01191434A (ja) | 1989-08-01 |
Family
ID=11862379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63014486A Pending JPH01191434A (ja) | 1988-01-27 | 1988-01-27 | Ｔａｂ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191434A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
-
1988
- 1988-01-27 JP JP63014486A patent/JPH01191434A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235351A (ja) | 半導体チップの組立体 | |
| US4843191A (en) | Interconnection technique using dielectric layers | |
| JPH06295939A (ja) | 半導体装置 | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| JPH0582977B2 (ja) | ||
| JPH01191434A (ja) | Ｔａｂ実装方法 | |
| JPH05326622A (ja) | 液晶表示駆動用集積回路装置 | |
| JPS62173749A (ja) | 半導体装置 | |
| JPH07106523A (ja) | 半導体素子及びその製造方法 | |
| JPH03283646A (ja) | 半導体装置 | |
| JPS62260343A (ja) | 半導体装置 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0533824B2 (ja) | ||
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPH077817B2 (ja) | 複合リードフレームの製造方法 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPS5834953A (ja) | 半導体装置 | |
| JPH0246743A (ja) | 半導体集積回路装置 | |
| JPH01128533A (ja) | 半導体装置およびその製造方法 | |
| JPH10229104A (ja) | 半導体装置およびその製造に用いるテープキャリヤ | |
| JPH05315536A (ja) | 半導体装置用リードフレーム | |
| JPS62183536A (ja) | 混成集積回路の製造方法 | |
| JPH02102553A (ja) | 集積回路装置 |