JPH10229104A - 半導体装置およびその製造に用いるテープキャリヤ - Google Patents

半導体装置およびその製造に用いるテープキャリヤ

Info

Publication number
JPH10229104A
JPH10229104A JP9033572A JP3357297A JPH10229104A JP H10229104 A JPH10229104 A JP H10229104A JP 9033572 A JP9033572 A JP 9033572A JP 3357297 A JP3357297 A JP 3357297A JP H10229104 A JPH10229104 A JP H10229104A
Authority
JP
Japan
Prior art keywords
connection
electrodes
leads
area
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9033572A
Other languages
English (en)
Inventor
Koji Akimoto
康治 秋元
Seiichi Ichihara
誠一 市原
Makoto Kimura
誠 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi ULSI Systems Co Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP9033572A priority Critical patent/JPH10229104A/ja
Publication of JPH10229104A publication Critical patent/JPH10229104A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの電極とテープに支持されたリ
ードの接続信頼性の向上と接続歩留り向上。 【解決手段】 細長のデバイスホールを有する絶縁性の
テープと、前記テープの一面に設けられ先端の接続部を
前記デバイスホール内に突出させる複数の導電性のリー
ドと、前記デバイスホール部分に対向し前記各リードの
接続部に電極を介して接続されるLCDドライバ用の半
導体チップとを有する半導体装置であって、前記電極の
一部は他の電極よりも面積が広い広面積電極となり、前
記広面積電極に接続されるリードの接続部は他のリード
の接続部よりも面積の広い広面積接続部を構成する接続
補強リードとなっている。前記広面積電極は半導体チッ
プの長辺の両端側に1乃至複数設けられ、前記接続補強
リードは前記広面積電極に対応して前記デバイスホール
の辺の両端側にそれぞれ配置されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造に用いるテープキャリヤに関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態としては材料が安くかつ生産性が良好な樹脂
封止(レジンパッケージ)型半導体装置が多用されてい
る。レジンパッケージ型半導体装置としては、金属製の
リードフレームを用いるもの、絶縁性フィルムの表面に
リードを形成したTCP(Tape Carrier Package)等が
知られている。
【0003】テープキャリヤパッケージ(TCP)につ
いては、たとえば、工業調査会発行「電子材料」1991年
5月号、同年5月1日発行、P25〜P36に記載されてい
る。同文献には、TAB(Tape Automated Bonding)の
実装技術について記載され、たとえば、TAB方式のL
CD(Liquid Crystal Display:液晶ディスプレイ)の
ドライバ(TCP構造半導体装置)およびLCDドライ
バテープ(テープキャリヤ)につい記載されている。
【0004】また、同文献には、LCDドライバをLC
Dパネルに接続する方法の一つとして、テープを折り曲
げる構造が開示されている。この構造はICチップを細
長にすることによって折り曲げを可能としている。
【0005】前記細長のICチップを用いる構造は、四
角のICチップを使用する通常タイプの構造に比較して
テープ面積が2/3〜1/2となること、LCDドライ
バを組み込んだ液晶パネルの額縁が小さくなることが記
載されている。
【0006】なお、同文献には、四角のICチップや細
長のICチップを組み立てるためのLCDドライバテー
プ(テープキャリヤ)も開示されている。
【0007】
【発明が解決しようとする課題】TCP構造の半導体装
置となるLCDドライバは、絶縁性テープ(フィルム)
の一面に設けられたリードに、電極を介して半導体チッ
プが接続された構造となっている。前記リードは前記絶
縁性テープに設けられたデバイスホール内に内端を臨ま
せ、このリードの内端(インナーリード)が前記半導体
チップの電極(バンプ電極)に接続されている。
【0008】細長のICチップを固定するテープキャリ
ヤでは、デバイスホールも前記ICチップに対応して細
長くなっている。
【0009】図11に示すように、テープキャリヤ1
は、絶縁性の樹脂からなるテープ2の一面に金属箔をパ
ターニングして形成したリード3を複数設けた構造にな
っていることから、半導体チップ4の細長化に伴って前
記リードパターンも広くなる。この結果、樹脂の一面に
金属のリードを張り付けたテープキャリヤ1では、構成
する材料特性によって反りが発生することがある。
【0010】したがって、テープキャリヤ1を半導体チ
ップ4に重ね、半導体チップ4の一面に設けられた電極
5(たとえば金のバンプ電極)とリード3を加熱加圧し
て接続する場合、細長の半導体チップ4の両端側では、
テープキャリヤ1の反りによって半導体チップ4の端側
のリード3と電極5との接続が確実に行われず断線する
ことがある。これは、電極5とリード3の接続強度より
もテープ2の反りの力が大きい場合に生じることが判明
した。
【0011】また、テープキャリヤ1に反りがあると、
図10に示すように、テープ2に設けられたデバイスホ
ール6の端側に位置するリード3は、前記テープ2の反
りに伴って姿勢を変えることになり、先端の接続位置は
本来の位置からずれるため、リード3と電極5との接続
面積が少なくなる。この結果、リード3と電極5との間
で十分な接続面積が得られず、半導体装置の信頼性が低
下したり、断線を引き起こして歩留り低下を起こすこと
になる。
【0012】本発明の目的は、半導体チップの電極とテ
ープに支持されたリードの接続信頼性が高い半導体装置
を提供することにある。
【0013】本発明の他の目的は、半導体装置の製造に
おいて半導体チップの電極とテープに支持されたリード
の接続信頼性を高くできるテープキャリヤを提供するこ
とにある。
【0014】本発明の他の目的は、製造歩留りを高くで
きる構造の半導体装置およびその製造に用いるテープキ
ャリヤを提供することにある。
【0015】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【0017】(1)デバイスホールを有する絶縁性のテ
ープと、前記テープの一面に設けられ先端の接続部を前
記デバイスホール内に突出させる複数の導電性のリード
と、前記デバイスホール部分に対向し前記各リードの接
続部に電極を介して接続される半導体チップとを有する
半導体装置であって、前記電極の一部は他の電極よりも
面積が広い広面積電極となり、前記広面積電極に接続さ
れるリードの接続部は他のリードの接続部よりも面積の
広い広面積接続部を構成する接続補強リードとなってい
る。前記広面積電極は前記半導体チップの少なくとも一
辺の両端側に1乃至複数設けられ、前記接続補強リード
は前記広面積電極に対応して前記デバイスホールの辺の
両端側にそれぞれ配置されている。前記広面積電極およ
び/または接続補強リードの一部は電気的に使用されな
いダミーになっている。前記半導体チップは細長構造と
なりその対向する一対の長辺に沿って前記電極が配置さ
れ、前記一対の長辺の一辺に沿って入力電極が配列さ
れ、他辺に沿って出力電極が配列されている。前記半導
体チップは液晶ディスプレイのドライバ回路を構成して
いる。
【0018】このような半導体装置は次の構成のテープ
キャリヤを使用して製造される。
【0019】テープキャリヤは、所定間隔にデバイスホ
ールを有する絶縁性のテープと、前記テープの一面に設
けられ先端の接続部を前記デバイスホール内に突出させ
て前記デバイスホール部分に対向して配置される半導体
チップの電極に接続される複数の導電性のリードとを有
するテープキャリヤであって、前記デバイスホールの少
なくとも一辺に並ぶ前記リードの一部はその先端の接続
部の面積が他のリードの接続部よりも面積が広い広面積
接続部を構成する接続補強リードとなっている。前記接
続補強リードは前記デバイスホールの少なくとも一辺の
両端側に1乃至複数設けられている。前記接続補強リー
ドの一部は電気的に使用されないダミーになっている。
前記デバイスホールは細長穴となり、一対の長辺側には
入力用のリードが配列され、他辺側には出力用リードが
配列されている。
【0020】(2)前記手段(1)の構成において、前
記複数の広面積電極および/または広面積接続部は面積
が異なる複数種類の広面積電極および/または広面積接
続部で構成され、かつ前記複数種類の広面積電極および
/または広面積接続部は前記辺の両端側に向かうに従っ
て順次広くなるように配列されている。
【0021】このような半導体装置は前記手段(1)の
構成のテープキャリヤにおいて、前記複数の接続補強リ
ードは広面積接続部の面積が異なる複数種類の接続補強
リードで構成され、かつ前記複数種類の接続補強リード
は前記辺の両端側に向かうに従って順次広面積接続部の
面積が広くなるように配列されている。
【0022】前記(1)の手段によれば、前記半導体チ
ップの電極の一部は他の電極に比較して面積が広い広面
積電極となるとともに、前記広面積電極に接続されるリ
ードは接続部が他のリードの接続部よりも面積が広い広
面積接続部を有する接続補強リードになっていることか
ら、接続補強リードと広面積電極との接続部分の接続強
度が他のリードによる接続部よりも大きくなる。
【0023】したがって、細長の半導体チップの一対の
長辺に沿ってそれぞれ入力電極または出力電極を配置し
た液晶ドライバ用の半導体チップを組み込んだ半導体装
置の製造に適用した場合、半導体チップの長辺の両端側
にそれぞれ前記広面積電極と接続補強リードが1乃至複
数配置された構造になっているため、リードを支持する
テープに反りがあっても接続補強リードと広面積電極と
による接続は接続面積が大きいことから確実に重なると
ともに接続強度が大きくなり、接続の信頼性が高くな
る。
【0024】また、接続強度が大きいことから広面積電
極と接続補強リードとの断線が発生しなくなり、製造歩
留りの向上が図れる。
【0025】また、広面積電極と接続補強リードをダミ
ーとして組み込んだ半導体装置の場合には、ダミーの広
面積電極と接続補強リードとの接続によってさらに電極
とリードとの接続強度が増大し、接続の信頼性が高くな
る。
【0026】前記(2)の手段によれば、前記手段
(1)の構成において、前記複数の広面積電極および/
または広面積接続部は面積が異なる複数種類の広面積電
極および/または広面積接続部で構成され、かつ前記複
数種類の広面積電極および/または広面積接続部は前記
辺の両端側に向かうに従って順次広くなるように配列さ
れていることから、前記手段(1)と同様の効果を得る
ことができる。
【0027】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【0028】(実施形態1)図1乃至図8は本発明の実
施形態1のTCP構造半導体装置とその製造に係わる図
である。
【0029】本実施形態1においては、液晶(LCD)
用半導体装置に本発明を適用した例について説明する。
【0030】本実施形態1の半導体装置10は、図2に
示すように、中央にデバイスホール6を有する絶縁性の
テープ2と、このテープ2の一面に設けられる複数の導
電性からなるリード3とを有している。前記テープ2
は、たとえばポリイミド樹脂テープ(フィルム)からな
り、その厚さは75μmとなっている。また、前記リー
ド3は、たとえば厚さ18μmの銅箔をエッチングする
ことによって形成されている。
【0031】半導体チップ4は液晶ディスプレイのドラ
イバ回路を構成している。半導体チップ4の一面に設け
られる電極5は、細長構造の半導体チップ4の対向する
一対の長辺に沿ってそれぞれ設けられている。前記一対
の長辺の一辺に沿って入力電極5aが配列され、他辺に
沿って出力電極5bが配列されている。
【0032】前記デバイスホール6は、図1に示すよう
に細長の前記半導体チップ4に対応して細長穴になって
いる。また、前記デバイスホール6の一側にはデバイス
ホール6の長辺に沿って細長のスリットホール7が設け
られている。
【0033】前記リード3は前記デバイスホール6の長
辺に沿ってそれぞれ一定間隔に並列に配置されるととも
に、その先端(内端)をデバイスホール6内に突出させ
ている。前記突出端部分は半導体チップ4の一面に設け
られた電極5に接続される接続部8となっている。
【0034】前記スリットホール7側のデバイスホール
6の長辺側に配列されるリード3は入力リード3aとな
っている。この入力リード3aは前記スリットホール7
を横切ってテープ2上に延在している。
【0035】また、前記デバイスホール6の他の長辺側
に配列されるリード3は出力リード3bとなっている。
【0036】本実施形態1では、入力リード3aおよび
出力リード3bはそれぞれ平行に延在しているが、前記
デバイスホール6とは反対側に延在するリード部分の先
端、すなわちアウターリード先端は相互に間隔を広くす
るように、途中が斜めに延在するようにしてもよい。た
だし、デバイスホール6側のリード部分、すなわち、接
続部8を有するインナーリードの先端部分およびアウタ
ーリードの先端部分は、リードの接続のためにそれぞれ
所定間隔にする必要がある。
【0037】前記リード3はその表面に錫(Sn)がメ
ッキされている。
【0038】また、前記リード3の接続部8は半導体チ
ップ4の一面に設けられた電極5に接続されている。前
記電極5は、たとえば金バンプ電極となり、電極5とリ
ード3はAuSn半田によって接続されている。
【0039】一方、前記デバイスホール6の周囲に沿う
リード3やテープ2の表面にはソルダーレジスト9が設
けられている。前記ソルダーレジスト9に囲まれた領域
には、レジン11が塗布されてパッケージ12が形成さ
れている。前記レジン11は、デバイスホール6を埋
め、さらに半導体チップ4の周囲をも被っている。
【0040】一方、これが本発明の特徴の一つである
が、前記半導体チップ4の長辺の両端側の1乃至複数の
電極5と、これに接続されるリード3の接続強度を他の
接続部分に比較して高くするため、前記半導体チップ4
の長辺の両端側の1乃至複数の電極5を広くするととも
に、この広面積電極に接続されるリード3の接続部8を
他のリードよりも面積が広い広面積接続部としておくも
のである。
【0041】このような接続をとるためには、(1)面
積が大小となる複数種類の電極(通常の大きさの電極
と、広面積電極)を配置するとともに、前記電極に対応
して接続部の面積が大小となる複数種類のリード(通常
の大きさの接続部を有するリードと、広面積接続部を有
するリード)を配置してそれぞれ接続を行って接続強度
が異なる接続を行う構成と、(2)全ての電極を予め大
きく設定しておき、リードは接続部の面積が大小となる
複数種類のリードを配置してそれぞれ接続を行って接続
強度が異なる接続を行う構成と、(3)全てのリードの
接続部を予め大きく設定しておき、電極は面積が大小と
なる複数種類の電極を配置してそれぞれ接続を行って接
続強度が異なる接続を行う構成とがある。
【0042】また、面積を広くする手段としては、
(a)電極列の方向に沿う方向の長さ(縦)を長くする
構成と、(b)電極列の方向に直交する方向の長さ
(横)を長くする構成、(c)電極列の方向に沿う方向
および電極列の方向に直交する方向の長さを共に長くす
る構成とがある。
【0043】いずれの手段も採用可能である。
【0044】本実施形態1では、前記(1)面積が大小
となる複数種類の電極(通常の大きさの電極と、広面積
電極)を配置するとともに、前記電極に対応して接続部
の面積が大小となる複数種類のリード(通常の大きさの
接続部を有するリードと、広面積接続部を有するリー
ド)を配置してそれぞれ接続を行って接続強度が異なる
接続を行う構成であり、前記(a)電極列の方向に沿う
方向の長さ(縦)を長くする構成の例を示す。
【0045】図1および図4に示すように、電極とリー
ドの接続部強度を高める箇所を、入力側では半導体チッ
プ4の長辺の両端側に二つずつ設け、出力側では半導体
チップ4の長辺の両端側に三つずつ設けた。
【0046】したがって、入力側では半導体チップ4の
長辺の両端側にそれぞれ二つの広面積電極13を配置
し、デバイスホール6の長辺の両端側にそれぞれ2本の
広面積接続部14を有する接続補強リード15を配置し
た。
【0047】また、出力側では半導体チップ4の長辺の
両端側にそれぞれ三つの広面積電極13を配置し、デバ
イスホール6の長辺の両端側にそれぞれ3本の広面積接
続部14を有する接続補強リード15を配置した。
【0048】前記電極5は通常の大きさのものが、たと
えば縦50μm,横70μmの矩形であり、広面積電極
13は縦,横それぞれ70μmの矩形である。電極と電
極との間隔は、たとえば最低でも30μm必要であるこ
とから、たとえば、通常の電極間のピッチは80μmで
あり、広面積電極間のピッチは100μmである。リー
ドピッチは前記電極5のピッチに一致している。
【0049】また、リード3の接続部8は通常のリード
はその幅Sが30μmとなり、接続補強リード15の接
続部8、すなわち広面積接続部14の幅Lは2倍の60
μmとなっている。リード3は全体を太くしても良く、
一部を細くしても良い。
【0050】本実施形態1の半導体装置10では、細長
の半導体チップ4の両端側では広面積電極13と広面積
接続部14を有する接続補強リード15との間で接続が
行われるため、リード3を支持するテープ2に反りがあ
っても、その反りの力以上の接続強度が得られるため、
電極5とリード3は確実に接続されることになり、接続
の信頼性が高い。
【0051】また、本実施形態1の半導体装置10にお
いて、前記広面積電極13と広面積接続部14を有する
接続補強リード15を電気的に使用されないダミーとし
て組み込んでもよい。この場合、ダミーの広面積電極1
3と接続補強リード15との接続によってさらに電極と
リードとの接続強度が増大し、接続の信頼性が高くな
る。
【0052】電極サイズ,リード幅,リードピッチ等は
前記実施形態に限定されるものではない。
【0053】つぎに、本実施形態1の半導体装置10の
製造について説明する。半導体装置10の製造において
は、図5に示すようなテープキャリヤ1が用意される。
【0054】テープキャリヤ1は、細長のポリイミド樹
脂からなる厚さ75μm程度の絶縁性のテープ2の一表
面に定間隔にリードパターンを有する構造となってい
る。テープ2は、その両側に一定間隔に配設されるスプ
ロケットホール20を有している。
【0055】前記テープ2の中央には、その長手方向に
沿って一定間隔に矩形状のデバイスホール6が設けられ
ている。このデバイスホール6は後に取り付けられる半
導体チップ4に合わせて細長穴となっている。また、前
記デバイスホール6の一方の長辺側に長辺に沿って細長
のスリットホール7が設けられている。
【0056】前記テープ2の一面には、前記各デバイス
ホール6を中心とするリードパターンが設けられてい
る。本実施形態1では、前述のようにデバイスホール6
の一対の長辺側にそれぞれリード3を配列するパターン
となっている。一方の長辺側のリード3は入力リード3
aとなり、他方の長辺側のリード3は出力リード3bと
なっている。前記入力リード3aは前記スリットホール
7を横切って延在している。前記リード3の表面はSn
メッキ膜で被われている。
【0057】前記リード3の一方の先端は、前記デバイ
スホール6の内方に突出し、前述の半導体チップ4の電
極5に接続されるようになっている。
【0058】また、図8に示すように、前記デバイスホ
ール6の周囲のテープ2およびリード3上にはソルダー
レジスト9が設けられている。このソルダーレジスト9
は、たとえば厚さ15μm程度になっている。
【0059】本実施形態1のテープキャリヤ1では、液
晶ドライバの組み立てにおいて、電極とリードの接続部
強度を高める箇所を、入力側ではデバイスホール6の長
辺の両端側に二つずつ設け、出力側ではデバイスホール
6の長辺の両端側に三つずつ設ける構造とした。
【0060】したがって、入力側ではデバイスホール6
の長辺の両端側にそれぞれ2本の広面積接続部14を有
する接続補強リード15を配置し、出力側ではデバイス
ホール6の長辺の両端側にそれぞれ3本の広面積接続部
14を有する接続補強リード15を配置した。
【0061】前記リード3の接続部8は通常のリードは
その幅(リード列の方向に沿う長さ)が30μmとな
り、接続補強リード15の接続部8、すなわち広面積接
続部14は2倍の60μmとなっている。リード3は全
体を太くしても良く、一部を細くしても良い。
【0062】リードピッチは前記半導体チップ4の電極
5に対応し、通常のリード間のピッチは80μmであ
り、接続補強リード間のピッチは100μmである。
【0063】前記接続補強リード15を電気的に使用さ
れないダミーとしてもよい。
【0064】つぎに、前記テープキャリヤ1に対して、
図7および図8に示すように、図示しないインナリード
ボンダによって半導体チップ4が取り付けられる。この
インナリードボンディングにおいては、半導体チップ4
の各電極(金バンプ電極)5に対して相対的にインナリ
ードの位置決めが行われ、その後、インナリードの先端
の接続部8(広面積接続部14)と電極5がAuSn半
田によって接続される。
【0065】その後、図示しないディスペンサによって
レジン11の塗布が行われてパッケージ12が形成され
る。
【0066】以上の工程によってテープキャリヤ1の各
デバイスホール6部分にそれぞれ半導体装置10が製造
される。このテープキャリヤ1は、この状態のままでユ
ーザに提供される場合が多い。図3は単一の半導体装置
10を示すものであり、図7は複数の半導体装置10を
有するものを示すものである。また、これらの図におい
て、点線で囲まれた領域がユーザが使用するユーザエリ
アである。
【0067】本実施形態1によれば以下の効果を奏す
る。
【0068】(1)半導体チップ4の電極5の一部は他
の電極に比較して面積が広い広面積電極13となるとと
もに、前記広面積電極13に接続されるリードは接続部
8が他のリードの接続部よりも面積が広い広面積接続部
14を有する接続補強リード15になっていることか
ら、接続補強リード15と広面積電極13との接続部分
の接続強度が他のリードによる接続部よりも大きくな
る。
【0069】したがって、細長の半導体チップ4の一対
の長辺に沿ってそれぞれ入力電極5aまたは出力電極5
bを配置した液晶ドライバ用の半導体チップ4を組み込
んだ半導体装置10の製造に適用した場合、半導体チッ
プ4の長辺の両端側にそれぞれ前記広面積電極13と接
続補強リード15が1乃至複数配置された構造になって
いるため、リードを支持するテープ2に反りがあっても
接続補強リード15と広面積電極13とによる接続は接
続面積が大きいことから確実に重なるとともに接続強度
が大きくなり、接続の信頼性が高くなる。
【0070】(2)また、接続強度が大きいことから広
面積電極13と接続補強リード15との断線が発生しな
くなり、製造歩留りの向上が図れる。
【0071】(3)また、広面積電極13と接続補強リ
ード15をダミーとして組み込んだ半導体装置10の場
合には、ダミーの広面積電極13と接続補強リード15
との接続によってさらに電極とリードとの接続強度が増
大し、接続の信頼性が高くなる。
【0072】(実施形態2)図9は本発明の実施形態2
であるTCP構造半導体装置のリード列を示す一部の平
面図である。
【0073】本実施形態2は前記実施形態1の構成にお
いて、前記複数の広面積電極および/または広面積接続
部は面積が異なる複数種類の広面積電極および/または
広面積接続部で構成され、かつ前記複数種類の広面積電
極および/または広面積接続部は前記辺の両端側に向か
うに従って順次広くなるように配列されていることを基
本とするものである。
【0074】そして、一例としては、前記広面積電極1
3は前記実施形態1の場合と同様に前記電極5は通常の
大きさのものが、たとえば電極列の方向に沿う長さ
(縦)が50μmであり、電極列の方向に直交する方向
の長さ(横)が70μmの矩形であり、広面積電極13
は縦,横それぞれ70μmの矩形である。電極と電極と
の間隔は、たとえば最低でも30μm必要であることか
ら、たとえば、通常の電極間のピッチは80μmであ
り、広面積電極間のピッチは100μmである。リード
ピッチは前記電極5のピッチに一致している。
【0075】一方、リード3の接続部8は通常のリード
はその幅Sが30μmとなっている。また、接続補強リ
ード15の接続部8は、3種類(La,Lb,Lc)と
なり、いずれも前記通常のリードの幅の30μm以上と
なっている。たとえば、リード幅Laは60μm、リー
ド幅Lbは50μm、リード幅Lcは40μmとなって
いる。接続補強リード15の配列は、デバイスホール6
の両端側に向かうに従って順次広面積接続部14の幅が
広くなるように配列されている。
【0076】なお、リード3は全体を太くしても良く、
一部を細くしても良い。
【0077】本実施形態2によれば、複数本の接続補強
リード15が、デバイスホール6の両端側に向かうに従
って順次広面積接続部14の幅が広くなるように配列さ
れていることから、細長の半導体チップ4の両端側に向
かうに従ってリードと電極との接続強度が順次強くなる
ことから、リード3を支持するテープ2に反りがあって
も、その反りの力以上の接続強度が得られるため、電極
5とリード3は確実に接続されることになり、接続の信
頼性が高くなる。また、半導体装置10の製造において
は、接続後の電極とリードとの断線が起きないことから
製造歩留りが向上する。
【0078】また、本実施形態2において、各部の接続
強度のバランスを保つために、各接続補強リード15の
間に通常のリードを1乃至複数本配置してもよい。
【0079】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。前記実施形
態では細長の半導体チップの対向する一対の長辺からそ
れぞれリードを延在させる構造について説明したが、矩
形の半導体チップの3辺または4辺からそれぞれリード
を延在させる構造についても同様に適用できる。この場
合、接続補強リードは必ずしも1辺の両端側に設けるこ
とには限定されず、テープの反りや変形に対応させて接
続補強リードの配置位置を選択すればよい。
【0080】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるLCD
用半導体装置の製造技術に適用した場合について説明し
たが、それに限定されるものではない。本発明は少なく
ともテープキャリヤを使用するTCP構造の半導体装置
の製造技術には適用できる。
【0081】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0082】(1)細長の半導体チップの一対の長辺の
両端側において、電極とリードとの接続強度を強くした
構造になっていることから、金属製のリードを支持する
樹脂からなるテープに反りがあっても電極とリードとの
接続は高くなり、確実な接続が可能になる。
【0083】(2)したがって、半導体装置の電極とリ
ードの接続信頼性が高くなり、品質の優れた製品とな
る。
【図面の簡単な説明】
【図1】本発明の実施形態1である封止レジン部分を取
り除いた状態のTCP構造半導体装置を示す平面図であ
る。
【図2】本実施形態1のTCP構造半導体装置の断面図
である。
【図3】本実施形態1のTCP構造半導体装置を示す平
面図である。
【図4】本実施形態1のTCP構造半導体装置のリード
列を示す一部の平面図である。
【図5】本実施形態1のテープキャリヤの平面図であ
る。
【図6】本実施形態1のテープキャリヤの断面図であ
る。
【図7】本実施形態1のTCP構造半導体装置の製造状
態において半導体チップとリードを接続した状態を示す
平面図である。
【図8】本実施形態1のTCP構造半導体装置の製造状
態において半導体チップとリードを接続した状態を示す
断面図である。
【図9】本発明の他の実施形態(実施形態2)であるT
CP構造半導体装置のリード列を示す一部の平面図であ
る。
【図10】従来のTCP構造半導体装置におけるリード
列端の接続不良状態を示す一部の斜視図である。
【図11】従来のTCP構造半導体装置の製造における
リード列端の接続不良状態を示す模式図である。
【符号の説明】
1…テープキャリヤ、2…テープ、3…リード、3a…
入力リード、3b…出力リード、4…半導体チップ、5
…電極、5a…入力電極、5b…出力電極、6…デバイ
スホール、7…スリットホール、8…接続部、9…ソル
ダーレジスト、10…半導体装置、11…レジン、12
…パッケージ、13…広面積電極、14…広面積接続
部、15…接続補強リード、20…スプロケットホー
ル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋元 康治 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 市原 誠一 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内 (72)発明者 木村 誠 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 デバイスホールを有する絶縁性のテープ
    と、前記テープの一面に設けられ先端の接続部を前記デ
    バイスホール内に突出させる複数の導電性のリードと、
    前記デバイスホール部分に対向し前記各リードの接続部
    に電極を介して接続される半導体チップとを有する半導
    体装置であって、前記電極の一部は他の電極よりも面積
    が広い広面積電極となり、前記広面積電極に接続される
    リードの接続部は他のリードの接続部よりも面積の広い
    広面積接続部を構成する接続補強リードとなっているこ
    とを特徴とする半導体装置。
  2. 【請求項2】 前記広面積電極は前記半導体チップの少
    なくとも一辺の両端側に1乃至複数設けられ、前記接続
    補強リードは前記広面積電極に対応して前記デバイスホ
    ールの辺の両端側にそれぞれ配置されていることを特徴
    とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記複数の広面積電極および/または広
    面積接続部は面積が異なる複数種類の広面積電極および
    /または広面積接続部で構成され、かつ前記複数種類の
    広面積電極および/または広面積接続部は前記辺の両端
    側に向かうに従って順次広くなるように配列されている
    ことを特徴とする請求項1または請求項2に記載の半導
    体装置。
  4. 【請求項4】 前記広面積電極および/または接続補強
    リードの一部は電気的に使用されないダミーになってい
    ることを特徴とする請求項1乃至請求項3のいずれか1
    項に記載の半導体装置。
  5. 【請求項5】 前記半導体チップは細長構造となりその
    対向する一対の長辺に沿って前記電極が配置され、前記
    一対の長辺の一辺に沿って入力電極が配列され、他辺に
    沿って出力電極が配列されていることを特徴とする請求
    項1乃至請求項4のいずれか1項に記載の半導体装置。
  6. 【請求項6】 前記半導体チップは液晶ディスプレイの
    ドライバ回路を構成していることを特徴とする請求項1
    乃至請求項5のいずれか1項に記載の半導体装置。
  7. 【請求項7】 所定間隔にデバイスホールを有する絶縁
    性のテープと、前記テープの一面に設けられ先端の接続
    部を前記デバイスホール内に突出させて前記デバイスホ
    ール部分に対向して配置される半導体チップの電極に接
    続される複数の導電性のリードとを有するテープキャリ
    ヤであって、前記デバイスホールの少なくとも一辺に並
    ぶ前記リードの一部はその先端の接続部の面積が他のリ
    ードの接続部よりも面積が広い広面積接続部を構成する
    接続補強リードとなっていることを特徴とするテープキ
    ャリヤ。
  8. 【請求項8】 前記接続補強リードは前記デバイスホー
    ルの少なくとも一辺の両端側に1乃至複数設けられてい
    ることを特徴とする請求項7に記載のテープキャリヤ。
  9. 【請求項9】 前記複数の接続補強リードは広面積接続
    部の面積が異なる複数種類の接続補強リードで構成さ
    れ、かつ前記複数種類の接続補強リードは前記辺の両端
    側に向かうに従って順次広面積接続部の面積が広くなる
    ように配列されていることを特徴とする請求項7または
    請求項8に記載のテープキャリヤ。
  10. 【請求項10】 前記接続補強リードの一部は電気的に
    使用されないダミーになっていることを特徴とする請求
    項7乃至請求項9のいずれか1項に記載のテープキャリ
    ヤ。
  11. 【請求項11】 前記デバイスホールは細長穴となり、
    一対の長辺側には入力用のリードが配列され、他辺側に
    は出力用リードが配列されていることを特徴とする請求
    項7乃至請求項10のいずれか1項に記載のテープキャ
    リヤ。
JP9033572A 1997-02-18 1997-02-18 半導体装置およびその製造に用いるテープキャリヤ Withdrawn JPH10229104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9033572A JPH10229104A (ja) 1997-02-18 1997-02-18 半導体装置およびその製造に用いるテープキャリヤ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9033572A JPH10229104A (ja) 1997-02-18 1997-02-18 半導体装置およびその製造に用いるテープキャリヤ

Publications (1)

Publication Number Publication Date
JPH10229104A true JPH10229104A (ja) 1998-08-25

Family

ID=12390264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9033572A Withdrawn JPH10229104A (ja) 1997-02-18 1997-02-18 半導体装置およびその製造に用いるテープキャリヤ

Country Status (1)

Country Link
JP (1) JPH10229104A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585143B1 (ko) * 2004-05-12 2006-05-30 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
JP2010529673A (ja) * 2007-06-07 2010-08-26 シリコン・ワークス・カンパニー・リミテッド 半導体チップのパッド配置構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585143B1 (ko) * 2004-05-12 2006-05-30 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
JP2010529673A (ja) * 2007-06-07 2010-08-26 シリコン・ワークス・カンパニー・リミテッド 半導体チップのパッド配置構造

Similar Documents

Publication Publication Date Title
JP3579903B2 (ja) 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置
US6096576A (en) Method of producing an electrical interface to an integrated circuit device having high density I/O count
JPH11305681A (ja) 表示装置
JP2002124544A (ja) Cof用テープキャリアおよびこれを用いて製造されるcof構造の半導体装置
JPH09129686A (ja) テープキャリヤ及びその実装構造
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JPH09260436A (ja) 半導体装置
JP3570165B2 (ja) 表示装置
JPH05206314A (ja) 半導体装置
JPH10229104A (ja) 半導体装置およびその製造に用いるテープキャリヤ
JPH0547836A (ja) 半導体装置の実装構造
JP2004363224A (ja) 半導体チップの接続構造
JP2705281B2 (ja) 半導体装置の実装構造
JPH09199631A (ja) 半導体装置の構造と製造方法
JP2774179B2 (ja) 半導体装置および電子装置
JP3058151B2 (ja) 半導体装置
JPH0430441A (ja) 半導体装置
JPH064605Y2 (ja) 混成集積回路
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JP2002252304A (ja) 半導体装置およびこれに用いられる支持基板
JP2002252325A (ja) 半導体装置およびその製造方法
JP2000349122A (ja) 液晶表示装置
JPH0687471B2 (ja) 集積回路素子の実装構造
JPH0414022A (ja) 液晶表示装置
JP2003258033A (ja) 電子デバイス及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511