JP2003258033A - 電子デバイス及びその製造方法並びに電子機器 - Google Patents

電子デバイス及びその製造方法並びに電子機器

Info

Publication number
JP2003258033A
JP2003258033A JP2002060311A JP2002060311A JP2003258033A JP 2003258033 A JP2003258033 A JP 2003258033A JP 2002060311 A JP2002060311 A JP 2002060311A JP 2002060311 A JP2002060311 A JP 2002060311A JP 2003258033 A JP2003258033 A JP 2003258033A
Authority
JP
Japan
Prior art keywords
electronic device
support member
manufacturing
integrated circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002060311A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002060311A priority Critical patent/JP2003258033A/ja
Priority to US10/359,477 priority patent/US6720205B2/en
Priority to TW092103014A priority patent/TW594315B/zh
Publication of JP2003258033A publication Critical patent/JP2003258033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 実装領域を広くすることなく、電気的な導通
を確実にする電子デバイス及びその製造方法並びに電子
機器を提供することにある。 【解決手段】 第１の配線２２と集積回路チップ１０の
第１の電極群１２とを電気的に接続した後に、第２の配
線３２と集積回路チップ１０の第２の電極群１４とを電
気的に接続する。第１の電極群１２のピッチは、第２の
電極群１４よりも広く形成されている。第１の支持部材
２０は、第２の支持部材３０よりも熱及び湿気の少なく
とも一方による変形率が大きい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子デバイス及び
その製造方法並びに電子機器に関する。
【０００２】
【背景技術】液晶パネルに、駆動回路を有するＩＣチッ
プを電気的に接続するのに、ＴＡＢ（Tape Automated B
onding）もしくはＣＯＦ（Chip On Film）実装又はＣＯ
Ｇ（Chip On Glass）実装が適用されている。
【０００３】従来のＴＡＢ（Tape Automated Bonding）
又はＣＯＦ（Chip On Film）実装によれば、テープ又は
フィルムに形成された配線と液晶パネルの配線とを接合
する。液晶パネルには、狭ピッチで多数の配線が形成さ
れており、テープ又はフィルムが膨張・収縮しやすいた
め、配線の接合部分の位置ずれが生じやすかった。その
ため、電気的な接続を確保しにくかった。また、従来の
ＣＯＧ（Chip On Glass）実装によれば、液晶パネルに
半導体チップを実装するので、実装領域（いわゆる額
縁）を広くする必要があった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、実装領域を広くすることなく、電気的
な導通を確実にする電子デバイス及びその製造方法並び
に電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る電子
デバイスの製造方法は、第１の支持部材に設けられた第
１の配線と、集積回路チップの第１の電極群と、を電気
的に接続する工程と、前記第１の支持部材よりも熱及び
湿気の少なくとも一方による変形率が小さい第２の支持
部材に設けられた第２の配線と、前記集積回路チップの
前記第１の電極群のピッチよりも小さいピッチを有する
前記集積回路チップの第２の電極群と、を電気的に接続
する工程と、をこの順に含む。
【０００６】本発明によれば、変形率が大きい第１の支
持部材には、比較的広いピッチで第１の配線が形成され
ているので、第１の電極群と第１の配線とを確実に電気
的に接続することができる。また、第２の支持部材に
は、集積回路チップにおける第２の電極群が形成された
部分が実装されるだけであるから、実装領域を広くとる
必要がない。
【０００７】（２）この電子デバイスの製造方法におい
て、前記第１の支持部材と第２の支持部材との間には、
間隙が設けられていてもよい。
【０００８】（３）この電子デバイスの製造方法におい
て、前記第１の支持部材は、フレキシブル基板であって
もよい。
【０００９】これによれば、先に集積回路チップがフレ
キシブル基板に実装される。フレキシブル基板は、文字
通り柔軟性を有しているので、その後に集積回路チップ
を第２の基板に実装するときに、フレキシブル基板から
集積回路チップに応力が加わりにくい。したがって、第
２の電極群と第２の配線とを確実に電気的接続すること
ができる。
【００１０】（４）この電子デバイスの製造方法におい
て、前記第２の支持部材は、ガラス基板であってもよ
い。
【００１１】（５）この電子デバイスの製造方法におい
て、前記第１の支持部材の厚みは、前記第２の支持部材
よりも薄くてもよい。
【００１２】これによれば、先に、集積回路チップを薄
い第１の支持部材に実装するので、厚い第２の支持部材
を平らな台に載せて、集積回路チップを第２の支持部材
に実装することができる。
【００１３】（６）この電子デバイスの製造方法におい
て、前記第２の支持部材は、電気光学パネルの一部であ
ってもよい。
【００１４】（７）この電子デバイスの製造方法におい
て、前記第１及び第２の支持部材の間に、樹脂を充填す
ることをさらに含んでもよい。
【００１５】（８）本発明に係る電子デバイスは、上記
方法によって製造されたものである。
【００１６】（９）本発明に係る電子機器は、上記電子
デバイスを有する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の実施の形
態に係る電子デバイスを示す図であり、図２は、電子デ
バイスの一部を拡大した断面図であり、図３は、電子デ
バイスの一部を拡大した平面図である。
【００１８】電子デバイスは、集積回路チップ（ＩＣチ
ップ）１０を有する。集積回路チップ１０は、半導体チ
ップである。集積回路チップ１０は直方体（平面におい
て長方形）になっていてもよい。集積回路チップ１０
は、少なくとも、第１の電極群１２と第２の電極群１４
とを有する。例えば、図３に示すごとく、集積回路チッ
プ１０における平行な二辺（例えば平面において長方形
の長辺）のうち一方の辺に沿って第１列の電極１２が並
び、他方の辺に沿って第２列の電極１４が並んでいても
よい。この場合、電極配列については、集積回路チップ
１０はペリフェラル型であることが好ましい。第１の電
極群１２を構成する複数の第１の電極と第２の電極群１
４を構成する複数の第２の電極は、それぞれ、例えば、
アルミニウム等で形成されたパッドと、その上に金等で
形成されたバンプ等を含んでもよい。さらに、パッドと
バンプとの間に、アンダーバンプメタル等の金属膜を含
んでもよい。例えば、この金属膜の材料としては、Ｔｉ
Ｗ、Ｐｔなどが挙げられる。
【００１９】図３に示すように、第１の電極群１２を構
成する第１の電極間のピッチは、第２の電極群１４を構
成する第２の電極間のピッチよりも広く形成されてい
る。集積回路チップ１０は、ドライバ（例えば電気光学
パネル（液晶パネル・エレクトロルミネッセンスパネル
等）の駆動回路）を内部に有する。本実施の形態では、
第１の電極群１２は、ドライバに対する入力端子であ
り、第２の電極群１４は、ドライバからの出力端子であ
る。
【００２０】電子デバイスは、第１の支持部材２０を有
する。第１の支持部材２０は基板（例えばフレキシブル
基板又はフィルム、リジッド基板）であってもよい。第
１の支持部材２０は、熱及び湿度の少なくとも一方によ
る変形率（熱膨張率等）が、第２の支持部材３０よりも
大きいものでもよい。念のために、変形率は、材料のみ
に依存するものではないため、分離して例示しました。
例えば、第１の支持部材２０は、熱及び湿度の少なくと
も一方による変形率（熱膨張率等）が、第２の支持部材
３０よりも大きい材料（例えばポリイミド等の樹脂）で
形成されていてもよい。第１の支持部材２０は、第２の
支持部材３０よりも薄くなっていてもよい。第１の支持
部材２０には、第１の配線２２が形成されている。第１
の配線２２が形成された第１の支持部材２０は、配線基
板であってもよい。第１の配線２２は、支持部材２０の
両面に形成されてもよいし、支持部材２０の表面及び内
部に多層に形成されていてもよい。。第１の支持部材２
０の幅方向（又は長さ方向）の両端部に渡って、第１の
配線２２が形成されている。第１の配線２２において、
一方の端部と他方の端部とは、図１に示すようにピッチ
が異なるように形成されていてもよいし、ピッチが同じ
になるように形成されていてもよい。
【００２１】第１の配線２２の一方の端部側（例えばピ
ッチが広い側）の部分が、集積回路チップ１０の第１の
電極群１２と電気的に接続されている。すなわち、第１
の支持部材２０において、第１の配線２２の一方の端部
（例えばピッチが広い側）が形成された部分（端部）
に、集積回路チップ１０が実装されている。第１の配線
２２の他方の端部側（例えばピッチが狭い側）の部分
は、図示しない回路基板（マザーボード）等に接続して
もよい。第１の支持部材２０には、集積回路チップ１０
以外の図示しない電子部品（例えば表面実装部品）が搭
載されていてもよい。
【００２２】電子デバイスは、第２の支持部材３０を有
する。第２の支持部材３０は基板（例えばガラス基板）
であってもよい。第２の支持部材３０は、電気光学パネ
ル（液晶パネル・エレクトロルミネッセンスパネル等）
の一部であってもよい。第２の支持部材３０には、第２
の配線３２が形成されている。第２の配線３２は、一方
の端部からピッチが拡がるように形成されていてもよ
い。また、両端部におけるピッチがほぼ等しくなるよう
に（隣り合う配線同士がほぼ並行になるように）形成さ
れていてもよい。
【００２３】第２の配線３２の一方の端部側（例えばピ
ッチが狭い側）の部分が、集積回路チップ１０の第２の
電極群１４と電気的に接続されている。すなわち、第２
の支持部材３０において、第２の配線３２の一方の端部
（例えばピッチが狭い側）が形成された部分（端部）
に、集積回路チップ１０が実装されている。なお、液晶
パネルの場合、第２の配線３２は、液晶を駆動する電極
（走査電極、信号電極、対向電極等）に電気的に接続さ
れている。第２の配線３２は、ＩＴＯ（Indium Tin Oxi
de）、Ａｌ、Ｃｒ、Ｔａなどの金属膜や金属化合物膜に
よって形成されていてもよい。第１及び第２の支持部材
２０，３０は、図２に示すように、隙間があくように配
置されている。また、第１及び第２の支持部材２０，３
０間に掛け渡すように集積回路チップ１０が実装されて
いる。第１及び第２の支持部材２０，３０の間には、樹
脂４０が充填されている。樹脂４０によって、第１及び
第２の支持部材２０，３０の間で、集積回路チップ１０
における第１又は第２の電極群１２，１４が形成された
面が覆われている。
【００２４】本実施の形態に係る電子デバイスは、上記
のように構成されており、以下その製造方法を説明す
る。図４に示すように、電子デバイスの製造方法では、
第１の配線２２と集積回路チップ１０の第１の電極群１
２とを電気的に接続する。この工程には、ＣＯＦ実装を
行う装置を使用することができる。第１の電極群１２と
第１の配線２２との電気的接続には、絶縁樹脂接合（例
えばＮＣＰ（Non Conductive Paste）やＮＣＦ（Non Co
nductive film）等を使用した接合）、異方性導電材料
接合（例えばＡＣＦ（Anisotoropic Conductive Past
e）等を使用した接合）、合金接合（例えばAu-Au又はAu
-Sn接合）、はんだ接合等、既知の接合方式のいずれを
適用してもよい。集積回路チップ１０と第１の支持部材
２０との間にはアンダーフィル材２４を設けてもよい。
アンダーフィル材２４は、ＮＣＰ、ＮＣＦ、ＡＣＦが兼
ねてもよい。
【００２５】図４に示す工程で、第１の支持部材２０
が、熱及び湿度による影響の少なくとも一方によって膨
張又は収縮しやすいものであっても、図３に示すように
第１の配線２２は、第２の配線３２よりもピッチが広
い。したがって、熱や湿度による影響を受けて基板が膨
張・収縮をしても、第１の配線２２と第１の電極群１２
とを確実に電気的接続することができる。
【００２６】図４に示す工程の後に、図５に示すよう
に、第２の配線３２と集積回路チップ１０の第２の電極
群１４とを電気的に接続する。この工程には、ＣＯＧ実
装を行う装置を使用することができる。第２の電極群１
４と第２の配線３２との電気的接続には、絶縁樹脂接合
（例えばＮＣＰ（Non Conductive Paste）やＮＣＦ（No
n Conductive film）等を使用した接合）、異方性導電
材料接合（例えばＡＣＦ（Anisotoropic Conductive Pa
ste）等を使用した接合）、合金接合（例えばAu-Au又は
Au-Sn接合）、はんだ接合等、既知の接合方式のいずれ
を適用してもよい。集積回路チップ１０と第２の支持部
材３０との間にはアンダーフィル材３４を設けてもよ
い。アンダーフィル材３４は、ＮＣＰ、ＮＣＦ、ＡＣＦ
が兼ねてもよい。第２の配線３２は、第１の配線２２よ
りも狭ピッチで配列されているが、第２の支持部材３０
が、第１の支持部材２０よりも熱及び湿気の少なくとも
一方によって変形しにくい。したがって、第２の配線３
２と第２の電極群１４とを高い精度で位置合わせするこ
とができる。
【００２７】図５に示す工程で、すでに集積回路チップ
１０が第１の支持部材２０に実装されているが、本実施
の形態では、第１の支持部材２０がフレキシブル基板で
ある。その場合、第１の支持部材２０が文字通り柔軟性
を有するので、第１の配線２２と第１の電極群１２との
電気的な接続部分に応力を加えることなく、第２の配線
３２と第２の電極群１４とを電気的に接続することがで
きる。また、本実施の形態では、第１の支持部材２０が
第２の支持部材３０よりも薄い。したがって、第２の支
持部材３０を平坦な台５０に載せて、第２の配線３２と
第２の電極群１４とを電気的に接続することができる。
このように、本実施の形態では、操作性が優れている。
また、第２の支持部材３０には、集積回路チップ１０に
おける第２の電極群１４が設けられた部分のみが実装さ
れるので、第２の支持部材３０における実装領域（いわ
ゆる額縁）を小さくことができる。そして、必要であれ
ば、図２に示すように、樹脂４０を充填する。樹脂４０
は、第１及び第２の支持部材２０，３０の間で、集積回
路チップ１０における第１又は第２の電極群１２，１４
が形成された面を覆う。これにより、接続部分を機械的
に補強することができる。また、樹脂４０は、集積回路
チップ１０の側面を覆ってもよい。こうして電子デバイ
スを製造することができる。
【００２８】上述した電子デバイスを有する電子機器と
して、図６にはノート型パーソナルコンピュータ１００
０が示され、図７には携帯電話２０００が示されてい
る。
【００２９】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る電子デバイ
スを示す図である。
【図２】図２は、本発明の実施の形態に係る電子デバイ
スの一部を拡大した断面図である。
【図３】図３は、本発明の実施の形態に係る電子デバイ
スの一部を拡大した平面図である。
【図４】図４は、本発明の実施の形態に係る電子デバイ
スの製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る電子デバイ
スの製造方法を説明する図である。
【図６】図６は、本発明の実施の形態に係る電子機器を
示す図である。
【図７】図７は、本発明の実施の形態に係る電子機器を
示す図である。
【符号の説明】
１０ 集積回路チップ １２ 第１の電極群 １４ 第２の電極群 ２０ 第１の支持部材 ２２ 第１の配線 ３０ 第２の支持部材 ３２ 第２の配線 ４０ 樹脂

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１の支持部材に設けられた第１の配線
    と、集積回路チップの第１の電極群と、を電気的に接続
    する工程と、 前記第１の支持部材よりも熱及び湿気の少なくとも一方
    による変形率が小さい第２の支持部材に設けられた第２
    の配線と、前記集積回路チップの前記第１の電極群のピ
    ッチよりも小さいピッチを有する前記集積回路チップの
    第２の電極群と、を電気的に接続する工程と、 をこの順に含む電子デバイスの製造方法。
  2. 【請求項２】 請求項１記載の電子デバイスの製造方法
    において、 前記第１の支持部材と第２の支持部材との間には、間隙
    が設けられている電子デバイスの製造方法。
  3. 【請求項３】 請求項２記載の電子デバイスの製造方法
    において、 前記第１の支持部材は、フレキシブル基板である電子デ
    バイスの製造方法。
  4. 【請求項４】 請求項２又は請求項３記載の電子デバイ
    スの製造方法において、 前記第２の支持部材は、ガラス基板である電子デバイス
    の製造方法。
  5. 【請求項５】 請求項２から請求項４のいずれかに記載
    の電子デバイスの製造方法において、 前記第１の支持部材の厚みは、前記第２の支持部材より
    も薄い電子デバイスの製造方法。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の電子デバイスの製造方法において、 前記第２の支持部材は、電気光学パネルの一部である電
    子デバイスの製造方法。
  7. 【請求項７】 請求項１から請求項７のいずれかに記載
    の電子デバイスの製造方法において、 前記第１及び第２の支持部材の間に、樹脂を充填するこ
    とをさらに含む電子デバイスの製造方法。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    された方法によって製造された電子デバイス。
  9. 【請求項９】 請求項８記載の電子デバイスを有する電
    子機器。
JP2002060311A 2002-03-06 2002-03-06 電子デバイス及びその製造方法並びに電子機器 Pending JP2003258033A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002060311A JP2003258033A (ja) 2002-03-06 2002-03-06 電子デバイス及びその製造方法並びに電子機器
US10/359,477 US6720205B2 (en) 2002-03-06 2003-02-05 Electronic device and method of manufacturing the same, and electronic instrument
TW092103014A TW594315B (en) 2002-03-06 2003-02-13 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002060311A JP2003258033A (ja) 2002-03-06 2002-03-06 電子デバイス及びその製造方法並びに電子機器

Publications (1)

Publication Number Publication Date
JP2003258033A true JP2003258033A (ja) 2003-09-12

Family

ID=28669717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060311A Pending JP2003258033A (ja) 2002-03-06 2002-03-06 電子デバイス及びその製造方法並びに電子機器

Country Status (3)

Country Link
US (1) US6720205B2 (ja)
JP (1) JP2003258033A (ja)
TW (1) TW594315B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
FR3061827B1 (fr) * 2017-01-06 2021-06-18 Commissariat Energie Atomique Module electrique tridimensionnel comportant un condensateur de decouplage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139126A (ja) 1994-11-04 1996-05-31 Sharp Corp 半導体装置
CN1267996C (zh) * 2001-04-02 2006-08-02 株式会社日立制作所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20030170931A1 (en) 2003-09-11
US6720205B2 (en) 2004-04-13
TW594315B (en) 2004-06-21
TW200304029A (en) 2003-09-16

Similar Documents

Publication Publication Date Title
JP3603890B2 (ja) 電子デバイス及びその製造方法並びに電子機器
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
JP4083638B2 (ja) フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
JP2011176112A (ja) 半導体集積回路及びその製造方法
JPH09293751A (ja) テープキャリアパッケージ及び接続方法
JP2006013421A (ja) 半導体装置および半導体装置の製造方法
JP2652107B2 (ja) 電気的接続構造
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP3377757B2 (ja) 液晶パネル駆動用集積回路パッケージおよび液晶パネルモジュール
JP2003258033A (ja) 電子デバイス及びその製造方法並びに電子機器
JPH11121682A (ja) テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置
JP2940532B2 (ja) 電気的接続構造及び液晶装置
JPH06314866A (ja) フレキシブル基板およびその接続方法
JP2001264794A (ja) 液晶表示装置の製造方法
JPH11271793A (ja) テープキャリアパッケージおよび液晶表示装置
JP4013070B2 (ja) 集積回路チップ、電子デバイス及びその製造方法並びに電子機器
JP2003243458A (ja) 可撓性フィルム基板及びこの基板を有する液晶表示装置
JPH09211482A (ja) 液晶表示装置
JP2003258035A (ja) 配線基板、電子デバイス及びその製造方法並びに電子機器
JP3052954B2 (ja) 電気的接続構造及び液晶装置
JP3138859B2 (ja) プリント基板とテープキャリアパッケージとの接続部のコーティング材硬化方法およびその硬化方法を用いた液晶表示装置
JP3026205B1 (ja) 電子回路装置及び表示装置
JPH11271794A (ja) テープキャリアパッケージおよび液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315