JPS62260343A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62260343A JPS62260343A JP61105332A JP10533286A JPS62260343A JP S62260343 A JPS62260343 A JP S62260343A JP 61105332 A JP61105332 A JP 61105332A JP 10533286 A JP10533286 A JP 10533286A JP S62260343 A JPS62260343 A JP S62260343A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- semiconductor
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 238000007789 sealing Methods 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000009429 electrical wiring Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は小型で薄形にパッケージされた半導体装置に
関し、特にＩＣカード用半導体装置に関するものである
。
関し、特にＩＣカード用半導体装置に関するものである
。
［従来の技術］
第６Ａ図、第６Ｂ図、および第６Ｃ図において、従来の
ＩＣカード用半導体装置が概略的に図解されている。第
６Ａ図はこの半導体装置の一方の面〈樹脂封止前）を示
し、第６Ｂ図は他方の面を示しており、そして第６Ｃ図
は断面構造を示している。これらの図を参照して、半導
体素子１はパッケージ３内に収納されてダイボンド４に
よって固定されている。半導体素子１の素子電極はイン
ナーリード２によってリード端子３ａと電気的に接ＦＡ
されている。リード端子３ａは、パッケージ３の他方の
面に形成された外部電極端子３ｃにスルーホール３ｄを
介して電気的に接続されている。
ＩＣカード用半導体装置が概略的に図解されている。第
６Ａ図はこの半導体装置の一方の面〈樹脂封止前）を示
し、第６Ｂ図は他方の面を示しており、そして第６Ｃ図
は断面構造を示している。これらの図を参照して、半導
体素子１はパッケージ３内に収納されてダイボンド４に
よって固定されている。半導体素子１の素子電極はイン
ナーリード２によってリード端子３ａと電気的に接ＦＡ
されている。リード端子３ａは、パッケージ３の他方の
面に形成された外部電極端子３ｃにスルーホール３ｄを
介して電気的に接続されている。
半導体素子１．インナーリード２．およびリード端子３
ａは、外気から保護するための封止樹脂５によって封止
されている。パッケージ３の樹脂封止する側の面の周囲
部には、封止樹脂の流出を防止する樹脂流れ止め３ｂが
形成されている。
ａは、外気から保護するための封止樹脂５によって封止
されている。パッケージ３の樹脂封止する側の面の周囲
部には、封止樹脂の流出を防止する樹脂流れ止め３ｂが
形成されている。
このように形成された半導体装置がＩＣカードに用いら
れる場合、半導体８１１は樹脂封止された面を下にして
約４０ｘ６０ｍ前記の塩化ビニールなどのカードに埋め
込まれ、外部電ｍ３ｃはそのカードの表面に露出される
。この露出された外部端子３Ｃに外部機器の端子を電気
的に接続することによって、各素子電極へ電気信号を通
じて半導体素子１を動作させ、それによって外部機器に
信号を出力させる。
れる場合、半導体８１１は樹脂封止された面を下にして
約４０ｘ６０ｍ前記の塩化ビニールなどのカードに埋め
込まれ、外部電ｍ３ｃはそのカードの表面に露出される
。この露出された外部端子３Ｃに外部機器の端子を電気
的に接続することによって、各素子電極へ電気信号を通
じて半導体素子１を動作させ、それによって外部機器に
信号を出力させる。
［発明が解決しようとする問題点コ
上述の半導体装置のパッケージ３の厚さは、パッケージ
３の底板の厚さ、ダイボンド４の厚さ。
３の底板の厚さ、ダイボンド４の厚さ。
半導体素子１の厚さ、および半導体素子１上に被せる封
止樹脂５の厚さの総和となる。ここで、ＩＣカード用半
導体装置は全体の厚さを０．６ａｍ程度にする必要があ
るので、半導体装置の各部分の厚さをいかに薄くするか
が重要な課題である。しかし、パッケージ３の底板の厚
さは通常０．１ｆｌｌ１１以上であって、封止樹脂の厚
さは樹脂の流れ止め３ｂの厚さで規定されて０．２１１
１１４Ｘ上となる。したがって、半導体素子１の厚さを
０．３ｍｍ以下に研磨する必要があり、時によっては封
止樹脂を研磨して薄くする必要が生じるなどの欠点があ
った。
止樹脂５の厚さの総和となる。ここで、ＩＣカード用半
導体装置は全体の厚さを０．６ａｍ程度にする必要があ
るので、半導体装置の各部分の厚さをいかに薄くするか
が重要な課題である。しかし、パッケージ３の底板の厚
さは通常０．１ｆｌｌ１１以上であって、封止樹脂の厚
さは樹脂の流れ止め３ｂの厚さで規定されて０．２１１
１１４Ｘ上となる。したがって、半導体素子１の厚さを
０．３ｍｍ以下に研磨する必要があり、時によっては封
止樹脂を研磨して薄くする必要が生じるなどの欠点があ
った。
さらに、このパッケージはその両側の面にそれぞれリー
ド端子３ａと外部電極端子３Ｃを有し、これらの端子を
スルーホール３ｄを介して電気的に接続するので、製作
が困難であり、半導体装置の低Ｉ１１！ｉ格化の大きな
支障となっていた。
ド端子３ａと外部電極端子３Ｃを有し、これらの端子を
スルーホール３ｄを介して電気的に接続するので、製作
が困難であり、半導体装置の低Ｉ１１！ｉ格化の大きな
支障となっていた。
本発明の重要な目的は、製作が容易で安価な十分薄い半
導体装置を提供することである。
導体装置を提供することである。
Ｌ問題点を解決するための手段〕
本発明による半導体装置は、薄い可撓性の絶縁性テープ
キャリアに半導体素子を配置した領域と外部？ｉｉ ｉ
端子を配置したｃＪＡｔｉｉ！が形成されており、半導
体素子の素子′Ｒ極と外部電極端子は電気配線によって
接続されており、このようなテープキャリアが電気配線
の部分で折り返されて重ねられた状態で樹脂封止されて
いる。
キャリアに半導体素子を配置した領域と外部？ｉｉ ｉ
端子を配置したｃＪＡｔｉｉ！が形成されており、半導
体素子の素子′Ｒ極と外部電極端子は電気配線によって
接続されており、このようなテープキャリアが電気配線
の部分で折り返されて重ねられた状態で樹脂封止されて
いる。
［作用］
本発明の半導体装置は、薄いテープキャリアに半導体素
子を配置したｍ域と外部電極端子を配置した領域を形成
し、それらの領域間を電気的に接続する配線を設け、そ
のようなテープキャリアの２つの領域を配線後において
折り返して重ねた状態で樹脂封止されているので、従来
のスルーホールを介して電気的に接続する必要がなく製
作が容易であり、かつ十分薄い半導体装置となる。
子を配置したｍ域と外部電極端子を配置した領域を形成
し、それらの領域間を電気的に接続する配線を設け、そ
のようなテープキャリアの２つの領域を配線後において
折り返して重ねた状態で樹脂封止されているので、従来
のスルーホールを介して電気的に接続する必要がなく製
作が容易であり、かつ十分薄い半導体装置となる。
［実論例］
第１Ａ図、第１Ｂ図、および第１ｃ図において、本発明
の一実論例による半導体装置が概略的に図解されている
。第１Ａ図はこの半導体装置の一方の面を示し、第１Ｂ
図は他方の面（８１脂封止前）を示しており、そして第
１Ｃ図は断面構造を示している。これらの図を参照して
、厚さが約５０〜１００μｍのテープキャリア６はたと
えばポリイミドなどの可撓性で絶縁性のフィルムであっ
て、半導体素子１を挟み込むｉｌのＷＡ域６ａ−１と第
２の領域６ａ−２からなっている。第１の領域６ａ−１
の一方の面上には外部ｉｉ極端子６ｂが配列されており
、これらの端子６ｂはたとえば薄い銅箔をエツチングし
て形成され得る。半導体素子１の一方の主面は接着剤９
によって第１の領域６ａ−１の他方の面に接合されてお
り、半導体素子１の他方の主面上には素子電極が形成さ
れている。
の一実論例による半導体装置が概略的に図解されている
。第１Ａ図はこの半導体装置の一方の面を示し、第１Ｂ
図は他方の面（８１脂封止前）を示しており、そして第
１Ｃ図は断面構造を示している。これらの図を参照して
、厚さが約５０〜１００μｍのテープキャリア６はたと
えばポリイミドなどの可撓性で絶縁性のフィルムであっ
て、半導体素子１を挟み込むｉｌのＷＡ域６ａ−１と第
２の領域６ａ−２からなっている。第１の領域６ａ−１
の一方の面上には外部ｉｉ極端子６ｂが配列されており
、これらの端子６ｂはたとえば薄い銅箔をエツチングし
て形成され得る。半導体素子１の一方の主面は接着剤９
によって第１の領域６ａ−１の他方の面に接合されてお
り、半導体素子１の他方の主面上には素子電極が形成さ
れている。
第２のｆＡ１４６ａ−２は、これらの素子電極に電気的
接続を与えるための配線用開口部を有している。
接続を与えるための配線用開口部を有している。
配線は、外部電極端子６ｂから出る配線部６Ｃが第１の
領域６ａ−１の端部で折り返されて、第２の領域６ａ−
２の外側表面から上記配線用開口部に入り、インナーリ
ード部６ｄが素子電極に接続されている。これらの配Ｉ
ＩＡ部６Ｃとインナーリード部６ｄは、いわゆるテープ
オートメ−ティドボンディング（ＴＡＢ＞によって形成
され得る。
領域６ａ−１の端部で折り返されて、第２の領域６ａ−
２の外側表面から上記配線用開口部に入り、インナーリ
ード部６ｄが素子電極に接続されている。これらの配Ｉ
ＩＡ部６Ｃとインナーリード部６ｄは、いわゆるテープ
オートメ−ティドボンディング（ＴＡＢ＞によって形成
され得る。
次に、本実施例による半導体装置の製造プロセスを第２
八図ないし第２Ｅ図を参照して説明する。
八図ないし第２Ｅ図を参照して説明する。
第２Ａ図において、テープキャリア６は３５ａ＋ｍなど
の寸法幅を有し、両側の緑に沿ってスプロケット孔６Ｑ
が一定のピッチで形成されている。このテープ６の第１
の領域６ａ−１には外部電極６ｂが配列されており、第
２の領域６ａ−２には半導体素子１が配置されている。
の寸法幅を有し、両側の緑に沿ってスプロケット孔６Ｑ
が一定のピッチで形成されている。このテープ６の第１
の領域６ａ−１には外部電極６ｂが配列されており、第
２の領域６ａ−２には半導体素子１が配置されている。
そして、半導体素子１の素子ｔ１１陽は、第２の領域６
ａ−２の配線用開口部を通して、インナーリード６ｄと
配線部６Ｃによって外部電極６ｂに電気的１械的に接続
されテイル。第２Ｂ図は、第２Ａ図（７）！２Ｂ−２Ｂ
に沿った断面図である。次に、第２Ｃ図に示されている
ように、テープ６の第１の領域６ａ−１と第２の領ｔ１
６ａ −２は所定の形状に切離されるが、両頭域は配線
部分６ｃによって機械的電気的に互いに連結されている
。このように連結されている２つの領域６ａ−１と６ａ
−２は、第２Ｄ図の断面図で示されているように配線部
６Ｃで折り返される。このとき、半導体素子１を受入れ
る孔１１を有するスペーサ７が２つの領ｆｌｅａ−１と
６８−２の間に挿入され、そして第２Ｅ図に示すように
これら２つのｍｌが重ねられる。その後、接着剤８゜９
で各要素を固定した′後に樹脂封止することによって、
第１Ｃ図のような半導体装置が完成される。
ａ−２の配線用開口部を通して、インナーリード６ｄと
配線部６Ｃによって外部電極６ｂに電気的１械的に接続
されテイル。第２Ｂ図は、第２Ａ図（７）！２Ｂ−２Ｂ
に沿った断面図である。次に、第２Ｃ図に示されている
ように、テープ６の第１の領域６ａ−１と第２の領ｔ１
６ａ −２は所定の形状に切離されるが、両頭域は配線
部分６ｃによって機械的電気的に互いに連結されている
。このように連結されている２つの領域６ａ−１と６ａ
−２は、第２Ｄ図の断面図で示されているように配線部
６Ｃで折り返される。このとき、半導体素子１を受入れ
る孔１１を有するスペーサ７が２つの領ｆｌｅａ−１と
６８−２の間に挿入され、そして第２Ｅ図に示すように
これら２つのｍｌが重ねられる。その後、接着剤８゜９
で各要素を固定した′後に樹脂封止することによって、
第１Ｃ図のような半導体装置が完成される。
上述の実施例における半導体ｉｓの全厚さは、可撓性フ
ィルム６とスペーサ７の厚さで決定される。この場合、
フィルム６として約５０〜１００μｍの薄いフィルムを
用いることができるとともに、スペーサは樹脂などで容
易に薄く成形できるので、半導体装置１の全厚さは容易
にＱ、５ｍｍ程度に制御することができる。また、フィ
ルム６とスペーサ７【よ共に厚みの公差を小さくできる
ので、半導体装置１の全厚さの寸法公差を小さくするこ
とができる。ざらに、フィルム６の第１のｍ ｈｌｉ
６ａ −１を第２の領ＩＦ１．６ａ −２より大きくし
ておくことによって、この半導体装置１をＩＣカード用
塩化ビニール板に埋め込むときに、その埋め込まれる側
の第２の領域６ａ−２に加えて塩化ビニール材の表面に
ある第１の領Ｍ６ａ−１の周囲部を接着面として利用す
ることができるので、接着強度を高めることができる。
ィルム６とスペーサ７の厚さで決定される。この場合、
フィルム６として約５０〜１００μｍの薄いフィルムを
用いることができるとともに、スペーサは樹脂などで容
易に薄く成形できるので、半導体装置１の全厚さは容易
にＱ、５ｍｍ程度に制御することができる。また、フィ
ルム６とスペーサ７【よ共に厚みの公差を小さくできる
ので、半導体装置１の全厚さの寸法公差を小さくするこ
とができる。ざらに、フィルム６の第１のｍ ｈｌｉ
６ａ −１を第２の領ＩＦ１．６ａ −２より大きくし
ておくことによって、この半導体装置１をＩＣカード用
塩化ビニール板に埋め込むときに、その埋め込まれる側
の第２の領域６ａ−２に加えて塩化ビニール材の表面に
ある第１の領Ｍ６ａ−１の周囲部を接着面として利用す
ることができるので、接着強度を高めることができる。
第３図を参照して、本発明のもう１つの実施例による半
導体装置の断面図が示されている。この実施例において
は、フィルム６の第２の領［６ａ−２の外側表面の配線
６Ｃに被せて平板１２が貼付けられている。この平板１
２はガラスや樹脂などの絶縁板または表面を絶縁？Ｉ！
！覆された金属板を用いることができる。この実施例の
半導体装置は両側の面が平坦化されているので、ＩＣカ
ードに埋め込んだときの表面の凹凸をなくすことができ
る。
導体装置の断面図が示されている。この実施例において
は、フィルム６の第２の領［６ａ−２の外側表面の配線
６Ｃに被せて平板１２が貼付けられている。この平板１
２はガラスや樹脂などの絶縁板または表面を絶縁？Ｉ！
！覆された金属板を用いることができる。この実施例の
半導体装置は両側の面が平坦化されているので、ＩＣカ
ードに埋め込んだときの表面の凹凸をなくすことができ
る。
第４図を参照して、さらにもう１つの実施例による半導
体装置の断面図が示されている。この−実施例において
は、半導体素子１はフィルム６の第１の領域に接合され
る主面上にも素子電極を有している。それに対応して第
１の領域６ａ−１の裏面にはその半導体素子と電気的機
械的に接合されるＷｔ！１６ｒが形成されており、この
電極６ｒは対応する外部電極端子６ｂにスルーホール６
ｅを介して電気的に接続されている。この半導体装置は
、半導体素子１の正常動作を保つために半導体索子１の
裏面に給電することができる。
体装置の断面図が示されている。この−実施例において
は、半導体素子１はフィルム６の第１の領域に接合され
る主面上にも素子電極を有している。それに対応して第
１の領域６ａ−１の裏面にはその半導体素子と電気的機
械的に接合されるＷｔ！１６ｒが形成されており、この
電極６ｒは対応する外部電極端子６ｂにスルーホール６
ｅを介して電気的に接続されている。この半導体装置は
、半導体素子１の正常動作を保つために半導体索子１の
裏面に給電することができる。
第５図を参照して、ざらにもう１つの実施例による半導
体ＩＲの断面図が示されている。この半導体装置におい
ては、スペーサが用いられておらず、フィルム６の第２
の領ｔｉｉｌ！６ａ−２上の配線６Ｃまで被せて封止樹
脂５で封止されている。この場合、フィルム６の第２領
域側の封止樹脂による表面を平滑に形成することができ
、第３図の半導体装置と同様に両側の面が平滑化された
半導体装置となる。また、スペーサに要する費用と手順
を省略することができる。
体ＩＲの断面図が示されている。この半導体装置におい
ては、スペーサが用いられておらず、フィルム６の第２
の領ｔｉｉｌ！６ａ−２上の配線６Ｃまで被せて封止樹
脂５で封止されている。この場合、フィルム６の第２領
域側の封止樹脂による表面を平滑に形成することができ
、第３図の半導体装置と同様に両側の面が平滑化された
半導体装置となる。また、スペーサに要する費用と手順
を省略することができる。
［発明の効果〕
以上のように、本発明によれば、薄い可撓性の絶縁性フ
ィルムの第１の領域に外部電極端子を形成し、第２の領
域に半導体素子を配置し、それらの領域間を電気配線に
よって連結し、そして第２の領域を第１の領域に折り重
ねた状態で樹脂封止されているので、製作が容易でかつ
十分簿い安（西な半導体装置を提供することができる。
ィルムの第１の領域に外部電極端子を形成し、第２の領
域に半導体素子を配置し、それらの領域間を電気配線に
よって連結し、そして第２の領域を第１の領域に折り重
ねた状態で樹脂封止されているので、製作が容易でかつ
十分簿い安（西な半導体装置を提供することができる。
また、本発明による半導体装置では従来の装置に比べて
半導体素子と外部電極との間の電気的な接続点が半分に
なるので、半導体装置の信Ｍ性が向上する。
半導体素子と外部電極との間の電気的な接続点が半分に
なるので、半導体装置の信Ｍ性が向上する。
第１Ａ図は本発明の一実施例による半導体装置の一方の
面を概略的に示す斜視図であり、第１Ｂ図は他方の面を
示す斜ｖＡ図であり、そして第１Ｃ図は断面構造を示す
図である。 第２八図ないし第２Ｅ図は、本発明による一実施例の半
導体装置の製造ブＯセスを説明する図である。 第３図は本発明による半導体装置のもう１つの実施例を
概略的に示す断面図である。 第４図は本発明による半導体装置のざらにもう１つの実
施例を示す断面図である。 第５図は本発明による半導体装置のざらにもう１つの実
施例を示す断面図である。 第６Ａ図は従来の半導体装置の一方の面を示す斜視図で
あり、第６Ｂ図は他方の面を示す斜視図であり、そして
第６Ｃ図は断面構造を示す図である。 図において、１は半導体素子、５は封止樹脂、６はフィ
ルム、６ａ−１はフィルムの第１の領域、６ａ−２は第
２の領域、６ｂは外部電極端子、６Ｇは配線部分、６ｄ
はインナーリード、７はスペーサ、８と９は接着剤を示
す。 なお各図において、同一符号は同一部分または相当部分
を示す。
面を概略的に示す斜視図であり、第１Ｂ図は他方の面を
示す斜ｖＡ図であり、そして第１Ｃ図は断面構造を示す
図である。 第２八図ないし第２Ｅ図は、本発明による一実施例の半
導体装置の製造ブＯセスを説明する図である。 第３図は本発明による半導体装置のもう１つの実施例を
概略的に示す断面図である。 第４図は本発明による半導体装置のざらにもう１つの実
施例を示す断面図である。 第５図は本発明による半導体装置のざらにもう１つの実
施例を示す断面図である。 第６Ａ図は従来の半導体装置の一方の面を示す斜視図で
あり、第６Ｂ図は他方の面を示す斜視図であり、そして
第６Ｃ図は断面構造を示す図である。 図において、１は半導体素子、５は封止樹脂、６はフィ
ルム、６ａ−１はフィルムの第１の領域、６ａ−２は第
２の領域、６ｂは外部電極端子、６Ｇは配線部分、６ｄ
はインナーリード、７はスペーサ、８と９は接着剤を示
す。 なお各図において、同一符号は同一部分または相当部分
を示す。
Claims (5)
- （１）半導体装置であって、前記半導体装置は、 可撓性で絶縁性の第１のフィルムと、 前記第１のフィルムの第１の表面上に形成された外部電
極と、 第１の主面が前記第１のフィルムの第２の表面に接合さ
れた半導体素子を備え、前記半導体素子の第２の主面上
には素子電極が形成されており、前記半導体装置はさら
に、前記半導体素子を前記第１のフィルムとの間に挟み
込む可撓性で絶縁性の第２のフィルムを備え、前記第２
のフィルムは前記素子電極に電気的接続を与えるための
配線用開口部を有し、前記半導体装置はさらに、前記外
部電極と前記素子電極とを電気的に接続する配線を備え
、前記配線は前記外部電極から出て前記第１のフィルム
の端部で折り返されて前記第２のフィルムの外側表面か
ら前記開口部を介して前記素子電極に接続されており、 少なくとも、前記半導体素子、前記素子電極、および前
記素子電極近くの前記配線部分が封止樹脂によって封止
されていることを特徴とする半導体装置。 - （２）前記第１と第２のフィルムは、少なくとも部分的
につながつた１枚のフィルムが前記半導体素子を包み込
むように折り返されたものであることを特徴とする特許
請求の範囲第１項記載の半導体装置。 - （３）前記第１と第２のフィルムの間に、前記半導体素
子の厚みを受入れる間隙を形成するために絶縁性のスペ
ーサが挿入されていることを特徴とする特許請求の範囲
第１項または第２項記載の半導体装置。 - （４）前記第２のフィルム上の前記配線に被せて、絶縁
性の平板が接合されていることを特徴とする特許請求の
範囲第１項または第２項記載の半導体装置。 - （５）前記半導体素子は前記第１の主面上に少なくとも
１つの素子電極を有し、前記外部電極のうち少なくとも
１つが前記第１のフィルムを貫通して前記第１の主面上
の素子電極に接続されていることを特徴とする特許請求
の範囲第１項または第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105332A JPS62260343A (ja) | 1986-05-06 | 1986-05-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105332A JPS62260343A (ja) | 1986-05-06 | 1986-05-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62260343A true JPS62260343A (ja) | 1987-11-12 |
Family
ID=14404769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61105332A Pending JPS62260343A (ja) | 1986-05-06 | 1986-05-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62260343A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186390A (ja) * | 1988-01-22 | 1989-07-25 | Hitachi Ltd | 半導体装置 |
| EP0569949A3 (en) * | 1992-05-12 | 1994-06-15 | Akira Kitahara | Surface mount components and semifinished products thereof |
| EP0847088A2 (en) * | 1996-12-03 | 1998-06-10 | Oki Electric Industry Co., Ltd. | Semiconductor device, method for manufacturing the same, and method for mounting the same |
| US5805422A (en) * | 1994-09-21 | 1998-09-08 | Nec Corporation | Semiconductor package with flexible board and method of fabricating the same |
| JP2010135737A (ja) * | 2008-10-30 | 2010-06-17 | Denso Corp | 半導体装置 |
-
1986
- 1986-05-06 JP JP61105332A patent/JPS62260343A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186390A (ja) * | 1988-01-22 | 1989-07-25 | Hitachi Ltd | 半導体装置 |
| EP0569949A3 (en) * | 1992-05-12 | 1994-06-15 | Akira Kitahara | Surface mount components and semifinished products thereof |
| US5805422A (en) * | 1994-09-21 | 1998-09-08 | Nec Corporation | Semiconductor package with flexible board and method of fabricating the same |
| EP0847088A2 (en) * | 1996-12-03 | 1998-06-10 | Oki Electric Industry Co., Ltd. | Semiconductor device, method for manufacturing the same, and method for mounting the same |
| EP0847088A3 (en) * | 1996-12-03 | 1998-12-09 | Oki Electric Industry Co., Ltd. | Semiconductor device, method for manufacturing the same, and method for mounting the same |
| US6589817B1 (en) | 1996-12-03 | 2003-07-08 | Oki Electric Industry Co., Ltd. | Semiconductor device, method for manufacturing the same, and method for mounting the same |
| EP1936686A2 (en) * | 1996-12-03 | 2008-06-25 | Oki Electric Industry Co., Ltd. | Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same |
| EP1936686A3 (en) * | 1996-12-03 | 2009-03-25 | Oki Electric Industry Co., Ltd. | Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same |
| US8154124B2 (en) | 1996-12-03 | 2012-04-10 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
| JP2010135737A (ja) * | 2008-10-30 | 2010-06-17 | Denso Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| JP2583597B2 (ja) | 集積回路装置パッケージ | |
| JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
| JPH041503B2 (ja) | ||
| JPH0828396B2 (ja) | 半導体装置 | |
| JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JPS6394645A (ja) | 電子装置 | |
| JPS62260343A (ja) | 半導体装置 | |
| JPS622628A (ja) | 半導体装置 | |
| JPH06204390A (ja) | 半導体装置 | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| JPH07273275A (ja) | 半導体装置 | |
| JPH029157A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPS634951B2 (ja) | ||
| JPS605630Y2 (ja) | 弾性表面波装置 | |
| JPS6352430A (ja) | 半導体装置 |