JPH05315536A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH05315536A JPH05315536A JP14215092A JP14215092A JPH05315536A JP H05315536 A JPH05315536 A JP H05315536A JP 14215092 A JP14215092 A JP 14215092A JP 14215092 A JP14215092 A JP 14215092A JP H05315536 A JPH05315536 A JP H05315536A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- leads
- lead
- semiconductor device
- arrayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置用リードフレームにおいて、細く
成形したインナーリード及びアウターリードを狭ピッチ
に配列することを容易に可能にする。 【構成】 インナーリード１及びアウターリード２が少
なくとも１本おき間隔に設けられ、それ以外の部分が同
一パターンである少なくとも２枚以上のリードフレーム
素子Ａ，Ｂを、導電性接着剤６にて重ね合せて接続し、
１枚のリードフレーム構造とする。これにより、細く成
形したインナーリード及びアウターリードを狭ピッチに
配列させることを容易にする。
成形したインナーリード及びアウターリードを狭ピッチ
に配列することを容易に可能にする。 【構成】 インナーリード１及びアウターリード２が少
なくとも１本おき間隔に設けられ、それ以外の部分が同
一パターンである少なくとも２枚以上のリードフレーム
素子Ａ，Ｂを、導電性接着剤６にて重ね合せて接続し、
１枚のリードフレーム構造とする。これにより、細く成
形したインナーリード及びアウターリードを狭ピッチに
配列させることを容易にする。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
用リードフレームに関し、特にインナーリードとアウタ
ーリードが狭ピッチのリードフレームに関する。
用リードフレームに関し、特にインナーリードとアウタ
ーリードが狭ピッチのリードフレームに関する。
【０００２】
【従来の技術】樹脂封止型半導体装置用リードフレーム
は、図１０に示すように、半導体素子を搭載するアイラ
ンド３と、インナーリード１と、樹脂封止時に外部に樹
脂が流出することを防ぐために設けられているタイバー
４と、アウターリード２とを有している。
は、図１０に示すように、半導体素子を搭載するアイラ
ンド３と、インナーリード１と、樹脂封止時に外部に樹
脂が流出することを防ぐために設けられているタイバー
４と、アウターリード２とを有している。
【０００３】従来、この種の半導体装置用リードフレー
ムは、図１１のような一枚の厚板からのリードフレーム
素材７を用いて、パターン形状に加工された金型でパタ
ーンを抜き取るプレス方式、或いは腐食液を使って製造
するエッチング方式によって、成形していた。
ムは、図１１のような一枚の厚板からのリードフレーム
素材７を用いて、パターン形状に加工された金型でパタ
ーンを抜き取るプレス方式、或いは腐食液を使って製造
するエッチング方式によって、成形していた。
【０００４】
【発明が解決しようとする課題】ところで、電気配線間
基板に、半導体装置を実装する面積は少ない方が実装効
率が良く、また年々単位素子面積当りに形成できる素子
数が増加しているため、単位実装面積に対する狭ピッチ
化，多数ピン化が進んでいる。
基板に、半導体装置を実装する面積は少ない方が実装効
率が良く、また年々単位素子面積当りに形成できる素子
数が増加しているため、単位実装面積に対する狭ピッチ
化，多数ピン化が進んでいる。
【０００５】エッチング方式の場合、リードフレーム素
材となる金属板厚の約３０％から５０％程度、プレス方
式の場合、金属板厚の約７０％から９０％程度の幅まで
インナーリードを成形することは可能である。
材となる金属板厚の約３０％から５０％程度、プレス方
式の場合、金属板厚の約７０％から９０％程度の幅まで
インナーリードを成形することは可能である。
【０００６】しかし、その細く成形したインナーリード
同士を狭ピッチで配列しようとした場合、エッチング方
式では、腐食むらを引き起こし易く、またプレス方式で
は、金型に細い突起部を狭ピッチで作成することが非常
に難しいという問題点があった。
同士を狭ピッチで配列しようとした場合、エッチング方
式では、腐食むらを引き起こし易く、またプレス方式で
は、金型に細い突起部を狭ピッチで作成することが非常
に難しいという問題点があった。
【０００７】また、細く，狭ピッチのインナーリードを
形成し易くするためには、リードフレーム素材の金属板
厚が薄い方が良いが、リードフレームを用いて半導体装
置を組立てる際にハンドリングをする外枠の部分が薄く
なると、変形が起き易くなり、取り扱いが難しいという
問題点もあった。
形成し易くするためには、リードフレーム素材の金属板
厚が薄い方が良いが、リードフレームを用いて半導体装
置を組立てる際にハンドリングをする外枠の部分が薄く
なると、変形が起き易くなり、取り扱いが難しいという
問題点もあった。
【０００８】本発明の目的は、細く成形したリード同士
を狭ピッチで配列することができる半導体装置用リード
フレームを提供することにある。
を狭ピッチで配列することができる半導体装置用リード
フレームを提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置用リードフレームは、少な
くとも二以上のリードフレーム素子を組合せた半導体装
置用リードフレームであって、各リードフレーム素子
は、共通なパターン部と、インナーリードと、アウター
リードとを有し、共通なパターン部を位置合せして積層
され、相互間を導電性接着剤にて接合して一つのリード
フレームを構成するものであり、インナーリードとアウ
ターリードとは、積層されたリードフレーム素子相互間
で平面上での位置をずらせて設けたものである。
め、本発明に係る半導体装置用リードフレームは、少な
くとも二以上のリードフレーム素子を組合せた半導体装
置用リードフレームであって、各リードフレーム素子
は、共通なパターン部と、インナーリードと、アウター
リードとを有し、共通なパターン部を位置合せして積層
され、相互間を導電性接着剤にて接合して一つのリード
フレームを構成するものであり、インナーリードとアウ
ターリードとは、積層されたリードフレーム素子相互間
で平面上での位置をずらせて設けたものである。
【００１０】
【作用】薄板のリードフレーム素子を複数に積層して一
つのリードフレームを構成する。
つのリードフレームを構成する。
【００１１】この場合、各リードフレーム素子には、細
いリードを互いに重ならないように設けてある。
いリードを互いに重ならないように設けてある。
【００１２】リードフレーム素子を重ね合せてリードを
配列するものであるため、各リードフレーム素子に設け
られるリードのピッチ間は、然程狭くせずとも、複数の
リードフレーム素子の組合せによって結果として狭いピ
ッチでリードを配列することが可能となる。
配列するものであるため、各リードフレーム素子に設け
られるリードのピッチ間は、然程狭くせずとも、複数の
リードフレーム素子の組合せによって結果として狭いピ
ッチでリードを配列することが可能となる。
【００１３】また、ハンドリングをするリードフレーム
の外枠部分は、複数のリードフレーム素子を重ね合せて
確保するため、十分な板厚のものが得られる。
の外枠部分は、複数のリードフレーム素子を重ね合せて
確保するため、十分な板厚のものが得られる。
【００１４】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【００１５】（実施例１）図１，図２は、本発明の実施
例１に用いるリードフレーム素子を示す平面図、図３
は、本発明の実施例１に係る半導体装置用リードフレー
ムを示す平面図、図４は、図３のＡ−Ａ’線断面図であ
る。
例１に用いるリードフレーム素子を示す平面図、図３
は、本発明の実施例１に係る半導体装置用リードフレー
ムを示す平面図、図４は、図３のＡ−Ａ’線断面図であ
る。
【００１６】図において、本実施例に係る半導体装置用
リードフレームは、２つのリードフレーム素子Ａ，Ｂの
組からなる。
リードフレームは、２つのリードフレーム素子Ａ，Ｂの
組からなる。
【００１７】各リードフレーム素子Ａ，Ｂは、薄板から
なり、井桁状の外枠部５と、外枠部５の中央空間内に配
置され、半導体素子が搭載されるアイランド３と、アイ
ランド３の周囲に配列されたインナーリード１と、イン
ナーリード１に連なり、外方向に向けて延びるアウター
リード２と、インナーリード１とアウターリード２との
連結箇所に位置し、樹脂封止時に樹脂が外部に流出する
のを防止する井桁状のタイバー４とを有している。
なり、井桁状の外枠部５と、外枠部５の中央空間内に配
置され、半導体素子が搭載されるアイランド３と、アイ
ランド３の周囲に配列されたインナーリード１と、イン
ナーリード１に連なり、外方向に向けて延びるアウター
リード２と、インナーリード１とアウターリード２との
連結箇所に位置し、樹脂封止時に樹脂が外部に流出する
のを防止する井桁状のタイバー４とを有している。
【００１８】リードフレーム素子Ａ，Ｂとは、インナー
リード１及びアウターリード２を除く部分、すなわち、
アイランド３及びタイバー４並びに外枠部５が共通なパ
ターン形状に形成され、上下に積層した場合に、これら
の共通なパターン部が一致するように構成してある。
リード１及びアウターリード２を除く部分、すなわち、
アイランド３及びタイバー４並びに外枠部５が共通なパ
ターン形状に形成され、上下に積層した場合に、これら
の共通なパターン部が一致するように構成してある。
【００１９】また、各リードフレーム素子Ａ，Ｂとのイ
ンナーリード１とアウターリード２とは、積層されたリ
ードフレーム素子Ａ，Ｂ相互間で平面上での位置をずら
せて設けてある。実施例では、上層のリードフレーム素
子と下層のリードフレーム素子とのインナーリード１及
びアウターリード２が交互に１本おきに配列してある。
ンナーリード１とアウターリード２とは、積層されたリ
ードフレーム素子Ａ，Ｂ相互間で平面上での位置をずら
せて設けてある。実施例では、上層のリードフレーム素
子と下層のリードフレーム素子とのインナーリード１及
びアウターリード２が交互に１本おきに配列してある。
【００２０】図３，図４に示すように、２つのリードフ
レーム素子Ａ，Ｂとは、共通なパターン部で位置合せし
て積層され、相互間を導電性接着剤６にて接合して一枚
のリードフレーム構造として構成する。
レーム素子Ａ，Ｂとは、共通なパターン部で位置合せし
て積層され、相互間を導電性接着剤６にて接合して一枚
のリードフレーム構造として構成する。
【００２１】この場合、上層のリードフレーム素子Ａと
下層のリードフレーム素子Ｂとのインナーリード１及び
アウターリード２は、互いに平面上での位置がずれてい
るため、図３のように両リードフレーム素子が重ね合さ
れた際に、隣接して配列される。
下層のリードフレーム素子Ｂとのインナーリード１及び
アウターリード２は、互いに平面上での位置がずれてい
るため、図３のように両リードフレーム素子が重ね合さ
れた際に、隣接して配列される。
【００２２】このため、本発明によれば、各リードフレ
ーム素子Ａ，Ｂ上での１，２間のピッチは、比較的広い
ものであって、一つのリードフレーム素子の隣接するリ
ード間に重合相手方のリードフレーム素子のリードが配
列されるため、結果として組立後にはリード１及び２間
が狭ピッチで配列されることとなる。
ーム素子Ａ，Ｂ上での１，２間のピッチは、比較的広い
ものであって、一つのリードフレーム素子の隣接するリ
ード間に重合相手方のリードフレーム素子のリードが配
列されるため、結果として組立後にはリード１及び２間
が狭ピッチで配列されることとなる。
【００２３】また、薄板のリードフレーム素材を用いて
比較的ピッチの広いリード１，２を細く形成するため、
加工がし易い。
比較的ピッチの広いリード１，２を細く形成するため、
加工がし易い。
【００２４】また、インナーリード１及びアウターリー
ド２を細く加工し易いようにリードフレーム素材の金属
板厚を薄くしても、リードフレームの外枠部５が重ね合
せ接着部になるので、厚みを確保することが可能とな
り、リードフレームを用いて半導体装置を組立てる際の
ハンドリングを行い易いまま、細く成形したインナーリ
ード同士を狭ピッチで配列することができる。
ド２を細く加工し易いようにリードフレーム素材の金属
板厚を薄くしても、リードフレームの外枠部５が重ね合
せ接着部になるので、厚みを確保することが可能とな
り、リードフレームを用いて半導体装置を組立てる際の
ハンドリングを行い易いまま、細く成形したインナーリ
ード同士を狭ピッチで配列することができる。
【００２５】図５〜図９は本発明の実施例２を示す図で
ある。実施例２の場合、図５，図６，図７に示すよう
に、３枚を重ねた場合に、インナーリード１とアウター
リード２の部分が図８，図９に示す配置になるインナー
リードパターンのリードフレームを作成し、これら３枚
を導電性接着剤を用いてインナーリード１及びアウター
リード２以外の重り合う部分にて接着したものである。
ある。実施例２の場合、図５，図６，図７に示すよう
に、３枚を重ねた場合に、インナーリード１とアウター
リード２の部分が図８，図９に示す配置になるインナー
リードパターンのリードフレームを作成し、これら３枚
を導電性接着剤を用いてインナーリード１及びアウター
リード２以外の重り合う部分にて接着したものである。
【００２６】実施例２の場合、実施例１と比較して更に
細いインナーリードを狭ピッチで配置した半導体装置用
リードフレームを作成することができるという利点があ
る。
細いインナーリードを狭ピッチで配置した半導体装置用
リードフレームを作成することができるという利点があ
る。
【００２７】
【発明の効果】以上説明したように本発明は、インナー
リードとアウターリードが少なくとも１本おき間隔に設
けられ、それ以外の部分が同一パターンである少なくと
も２枚以上のリードフレームを導電性接着剤にて重ね合
せて接着し、１枚のリードフレーム構造にしているの
で、細く成形したインナーリード同士を狭ピッチで配列
することができる。
リードとアウターリードが少なくとも１本おき間隔に設
けられ、それ以外の部分が同一パターンである少なくと
も２枚以上のリードフレームを導電性接着剤にて重ね合
せて接着し、１枚のリードフレーム構造にしているの
で、細く成形したインナーリード同士を狭ピッチで配列
することができる。
【００２８】さらにリードフレームの外枠部分が薄くな
らないので、ハンドリングの際に取り扱い易いリードフ
レームを得られるという効果を有する。
らないので、ハンドリングの際に取り扱い易いリードフ
レームを得られるという効果を有する。
【図１】本発明の実施例１に用いるリードフレーム素子
を示す平面図である。
を示す平面図である。
【図２】本発明の実施例１に用いるリードフレーム素子
を示す平面図である。
を示す平面図である。
【図３】本発明の実施例１に係るリードフレームを示す
平面図である。
平面図である。
【図４】図３のＡ−Ａ’線断面図である。
【図５】本発明の実施例２に用いるリードフレーム素子
を示す平面図である。
を示す平面図である。
【図６】本発明の実施例２に用いるリードフレーム素子
を示す平面図である。
を示す平面図である。
【図７】本発明の実施例２に用いるリードフレーム素子
を示す平面図である。
を示す平面図である。
【図８】本発明の実施例２に係るリードフレームを示す
平面図である。
平面図である。
【図９】図８のＡ−Ａ’線断面図である。
【図１０】従来例を示す平面図である。
【図１１】図１０のＡ−Ａ’線断面図である。
１ インナーリード ２ アウターリード ３ アイランド ４ タイバー ５ 外枠部 ６ 導電性接着剤
Claims (1)
- 【請求項１】 少なくとも二以上のリードフレーム素子
を組合せた半導体装置用リードフレームであって、 各リードフレーム素子は、共通なパターン部と、インナ
ーリードと、アウターリードとを有し、共通なパターン
部を位置合せして積層され、相互間を導電性接着剤にて
接合して一つのリードフレームを構成するものであり、 インナーリードとアウターリードとは、積層されたリー
ドフレーム素子相互間で平面上での位置をずらせて設け
たものであることを特徴とする半導体装置用リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142150A JP2715807B2 (ja) | 1992-05-07 | 1992-05-07 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142150A JP2715807B2 (ja) | 1992-05-07 | 1992-05-07 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315536A true JPH05315536A (ja) | 1993-11-26 |
| JP2715807B2 JP2715807B2 (ja) | 1998-02-18 |
Family
ID=15308529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4142150A Expired - Lifetime JP2715807B2 (ja) | 1992-05-07 | 1992-05-07 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715807B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10923643B2 (en) | 2018-06-25 | 2021-02-16 | Nichia Corporation | Package, light emitting device, and method of manufacturing the package |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3126058U (ja) * | 2006-04-04 | 2006-10-12 | 星雲電脳股▲ふん▼有限公司 | 大型インクジェット印刷機 |
-
1992
- 1992-05-07 JP JP4142150A patent/JP2715807B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3126058U (ja) * | 2006-04-04 | 2006-10-12 | 星雲電脳股▲ふん▼有限公司 | 大型インクジェット印刷機 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10923643B2 (en) | 2018-06-25 | 2021-02-16 | Nichia Corporation | Package, light emitting device, and method of manufacturing the package |
| US11581463B2 (en) | 2018-06-25 | 2023-02-14 | Nichia Corporation | Package |
| US11935995B2 (en) | 2018-06-25 | 2024-03-19 | Nichia Corporation | Light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2715807B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2687661B2 (ja) | Ｉｃカードの製造方法 | |
| JPH11214552A (ja) | 集積回路ボードおよび集積回路ボードの製造プロセス | |
| JPH02235351A (ja) | 半導体チップの組立体 | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| JP3028875B2 (ja) | リードフレームの製造方法 | |
| JP3490303B2 (ja) | 半導体装置の実装体 | |
| JP4249910B2 (ja) | 多ピース基板およびその製造方法 | |
| JPH05315536A (ja) | 半導体装置用リードフレーム | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2000331138A (ja) | 非接触型ｉｃカード | |
| JP2002171063A (ja) | 多層フレキシブル配線板 | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JPH09298264A (ja) | リードフレーム構造体 | |
| JPH02168661A (ja) | 複合リードフレームの製造方法 | |
| JPH0754870B2 (ja) | ヒートシンク付きプリント配線板の製造方法 | |
| JPS61166147A (ja) | 多層混成集積回路装置 | |
| JPH10125849A (ja) | Ｌｏｃ型半導体装置 | |
| JPS621249A (ja) | 半導体装置 | |
| JPH01191434A (ja) | Ｔａｂ実装方法 | |
| JPH03116765A (ja) | リードフレーム | |
| JPH02156661A (ja) | リードフレームおよびその製造方法 | |
| JPH06349898A (ja) | Ｔａｂ用フィルムキャリア及びその製造方法 | |
| JPH047850A (ja) | テープキャリア | |
| JP2911920B2 (ja) | リードフレーム及びその製造方法 | |
| JPH06120410A (ja) | 電子部品搭載用基板を製造するための離型フィルム |