JP3028875B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP3028875B2
JP3028875B2 JP4027198A JP2719892A JP3028875B2 JP 3028875 B2 JP3028875 B2 JP 3028875B2 JP 4027198 A JP4027198 A JP 4027198A JP 2719892 A JP2719892 A JP 2719892A JP 3028875 B2 JP3028875 B2 JP 3028875B2
Authority
JP
Japan
Prior art keywords
lead frame
metal layer
lead
insulating material
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4027198A
Other languages
English (en)
Other versions
JPH05198716A (ja
Inventor
健治 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4027198A priority Critical patent/JP3028875B2/ja
Publication of JPH05198716A publication Critical patent/JPH05198716A/ja
Application granted granted Critical
Publication of JP3028875B2 publication Critical patent/JP3028875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームの製造
方法、特に、中間金属層の一方の面に薄い金属層からな
るインナーリードを他方の面に厚い金属層からなるアウ
ターリードを形成し、該アウターリード及び上記インナ
ーリードをマスクとして上記中間金属層をエッチングす
ることにより該中間金属層の不要部分を除去するリード
フレームの製造方法に関する。
【0002】
【従来の技術】リードフレームの製造方法として、エッ
チングストップ層となる中間金属層の両面に互いに厚さ
の異なる金属層を形成し、この両面の金属層に対して選
択的エッチングをすることにより厚いアウターリード
と、薄いインナーリードを形成し、その後、このアウタ
ーリード及びインナーリードをマスクとして上記中間金
属層をエッチングすることにより該中間金属層の不要部
分を除去する方法が特開平3−148856号公報によ
り紹介されている。
【0003】そして、上記公報にはインナーリード部に
例えば樹脂からなる補強材を形成することが紹介されて
いる。そして、その補強材の形成は、一般に、例えば厚
さ50μmのポリイミドフィルムの裏面に接着剤(厚さ
10μm)を塗布したものをプレスカットにより矩形枠
状に成形し、その後、それをリードフレームのインナー
リード部に熱プレス接着法により接着するという方法で
行われた。
【0004】
【発明が解決しようとする課題】ところで、樹脂封止型
半導体装置には薄型化の要求があり、それに応えるには
半導体チップと、リードフレームのインナーリードある
いはインナーリード及びアウターリードとの間の間隔を
小さくする必要がある。しかし、それに応えようとする
と半導体チップと、リードフレームのインナーリードあ
るいはインナーリード及びアウターリードとの間で電気
的にショートする可能性が生じてきた。
【0005】本発明はこのような問題点を解決すべく為
されたものであり、一つの目的は半導体チップとの間で
電気的ショートの発生しない新規なリードフレームの製
造方法を提供することにあり、他の目的はインナーリー
ド間のショート事故の発生率をも少なくすることにあ
る。
【0006】
【課題を解決するための手段】請求項1のリードフレー
ムの製造方法は、インナーリード上の少なくとも半導体
チップ側の面であってボンディングされたとき半導体チ
ップとオーバーラップする位置に絶縁材を塗布する工程
を有することを特徴とする。請求項2のリードフレーム
の製造方法は、請求項1のリードフレームの製造方法に
おいて、絶縁材を各隣接インナーリード間に入り込むよ
うに形成することを特徴とする。
【0007】
【作用】請求項1のリードフレームの製造方法によれ
ば、絶縁材が半導体チップ側の半導体チップとオーバー
ラップする部分に形成されているので、絶縁材によって
半導体チップとリードとの間を絶縁することができる。
そして、該絶縁材をインナーリードの補強にも用いるこ
とができる。請求項2のリードフレームの製造方法によ
れば、絶縁材が各隣接インナーリード間に入り込むよう
に形成されるので、各インナーリード間のショートをも
防止することができる。
【0008】
【実施例】以下、本発明リードフレームの製造方法を図
示実施例に従って詳細に説明する。図1(A)乃至
(H)は本発明リードフレームの製造方法の一つの実施
例を工程順に示す断面図である。 (A)図1(A)に示すように、銅からなる金属層1と
アルミニウムからなる中間金属層2を積層したリードフ
レーム材を用意する。
【0009】(B)図1(B)に示すように、中間金属
層2の表面に選択的に、金属層1の表面に全面的にそれ
ぞれレジスト膜3を形成する。中間金属層2の表面のレ
ジスト膜3は形成すべきインナーリードのパターンとネ
ガのパターンに形成する。 (C)次に、硫酸Cuメッキ浴にて電解メッキ法により
中間金属層2の表面に銅メッキを施して図1(C)に示
すように銅からなるインナーリード4を形成する。
【0010】(D)次に、図1(D)に示すようにイン
ナーリード4上に絶縁材(例えばポリイミドペースト)
5を図2に示すようなスクリーン印刷法により形成す
る。勿論、感光性の絶縁材料を用いて写真技術により絶
縁材5を形成するようにしても良いことはいうまでもな
い。このように、スクリーン印刷法あるいは写真技術に
より絶縁材5を形成するとそのパターン及び形成位置を
正確に制御できる。 (E)次に、リードフレームのインナーリード側の面に
全面的に、アウターリード側の面に選択的にレジスト膜
6を形成し、図1(E)に示すように、該レジスト膜6
をマスクとして金属層1をエッチングすることによりア
ウターリード1を形成する。
【0011】(F)次に、図1(F)に示すように、中
間金属層2のバンプを形成すべき部分をレジスト膜7で
マスクした状態で該レジスト膜7、インナーリード4及
びアウターリード1をマスクとして中間金属層2をエッ
チングすることにより中間金属層2の不要部分を除去す
る。 (G)その後、図1(G)に示すようにリードフレーム
の反半導体素子側から絶縁材(例えばポリイミドペース
ト)5を図2に示すようなスクリーン印刷法によりす
る。勿論、写真技術により感光性材料からなる絶縁材を
選択的に形成するようにしても良い。
【0012】この場合、絶縁材5は半導体素子をリード
フレームに接続したときに半導体素子とオーバーラップ
するように形成することが必要である。なぜならば、絶
縁材5に半導体素子とリードフレームとの短絡を防止す
る役割を担わせるためである。また、絶縁材5は各隣接
インナーリード間上に入り込むように印刷するほうが良
い。というのは、絶縁材5により半導体素子とリードフ
レームとのショートを防止する効果及びインナーリード
補強効果のほか隣接インナーリード間の短絡防止効果も
得られるからである。尚、スクリーン印刷法あるいは写
真技術により絶縁材5を形成するとそのパターン及び形
成位置を正確に制御できることはいうまでもない。2a
はバンプである。
【0013】(H)その後、リードフレームの各インナ
ーリード4のバンプ2aと、それに対応する半導体素子
8の電極を接続し、しかる後、樹脂9で封止する。図3
は半導体装置の一部を樹脂の部分を切欠いて示す斜視図
である。
【0014】本リードフレームの製造方法によれば、絶
縁材5が半導体素子9とリードフレームとの間に介在し
ているので、半導体素子9とリードフレームとの間の短
絡を防止することができ、延いてはリードフレームを半
導体素子9により近接して配置することができる。従っ
て、半導体装置の薄型化を図ることができる。
【0015】そして、絶縁材5により、多ピン化のため
薄いことが要求され機械的強度が弱くなる傾向にあると
ころのインナーリードを補強する効果も得られ、更には
絶縁材をリード間に入り込むように形成することにより
各隣接インナーリード間の短絡、位置関係のズレの発生
を防止することもできる。
【0016】図4(A)乃至(C)は図1に示したリー
ドフレームの製造方法の変形例を示すものである。本変
形例は、図4(A)に示すように、アルミニウムからな
る中間金属層2の両面に厚さの異なる銅からなる金属層
1、4を積層した三層構造のリードフレーム材を用意
し、その後、図4(B)に示すように、アウターリード
となる厚い金属層1の表面を全面的に、インナーリード
となる薄い金属層4の表面を選択的にそれぞれレジスト
膜6でマスクし、その状態でエッチングすることにより
インナーリード1を形成し、しかる後、インナーリード
4上の絶縁材5を形成する点で図1に示した実施例と異
なっている。
【0017】その後は、図1(D)〜(H)に示す工程
によりリードフレームの製造方法及び樹脂封止が行われ
る。図1に示す実施例には、このように、図4に示すよ
うなバリエーションもあるのである。尚、絶縁材5を形
成する方法、絶縁材5の形成によって得られる効果には
特に差異がない。
【0018】図5(A)乃至(D)は本発明リードフレ
ームの製造方法の他の実施例を工程順に示す断面図であ
る。 (A)図5(A)に示すように、アルミニウムからなる
中間金属層2の両面に厚さの異なる銅からなる金属層
1、4を積層した三層構造のリードフレーム材を用意
し、レジスト膜6をマスクとするエッチングによりアウ
ターリードを形成する。
【0019】(B)次に、中間金属層1の半導体素子側
の面に絶縁層5を形成する。この絶縁層5は半導体素子
とリードフレームとを接続したときに半導体素子とオー
バーラップする位置に形成することが必要である。なぜ
ならば、前述のとおり、絶縁材5に半導体素子とリード
フレームとの間の電気的な短絡を防止する役割を担わせ
るためである。
【0020】(C)次に、図5(C)に示すようにレジ
スト膜6をマスクとして金属層4をエッチングすること
によりインナーリードを形成する。 (D)その後、図5(D)に示すように、インナーリー
ド4及びアウターリードをマスクとして中間金属層2を
エッチングすることにより中間金属層2の不要部分を除
去する。尚、この場合、中間金属層によりバンプ2aを
形成するときはその部分をレジスト膜でマスクしておく
ことが必要である。
【0021】本実施例においては、絶縁材5は各隣接イ
ンナーリード間に入り込んでいないのでインナーリード
間に入り込んだ異物等によりショートする事故を防止す
る効果を発揮できないが、各インナーリード間及び半導
体素子・インナーリード間の短絡を防止する効果を奏す
ることはできる。本発明はこのような態様でも実施する
ことができるのである。
【0022】尚、本発明リードフレームの製造方法はL
OC(Lead On Chip)型半導体装置用のリ
ードフレームにも適用できる。図6はその適用例を示す
ものである。LOC型半導体装置に適用するには、図6
に示すように、絶縁層5をリードフレーム10のインナ
ーリード部分からアウターリード部分に渡って幅広く形
成する必要があるが、絶縁層5によってリードフレーム
と半導体素子の間を電気的に絶縁することができるの
で、両者を近接させることが可能になり、従って、LO
C型半導体装置の薄型化を図ることができる。
【0023】
【発明の効果】請求項1のリードフレームの製造方法
は、中間金属層の一方の面に薄い金属層からなるインナ
ーリードを他方の面に厚い金属層からなるアウターリー
ドを形成し、その後、中間金属層の不要部分を除去する
リードフレームの製造方法において、上記インナーリー
ド上の少なくとも半導体チップ側の面であってボンディ
ングされたとき半導体チップとオーバーラップする位置
に、絶縁材を塗布する工程を、少なくとも有することを
特徴とするものである。従って、請求項1のリードフレ
ームの製造方法によれば、絶縁材がリードフレームの半
導体チップ側の半導体チップとオーバーラップする部分
に形成されるので、絶縁材によって半導体チップとリー
ドとの間を絶縁することができる。そして、該絶縁材を
インナーリードの補強にも用いることができる。
【0024】請求項2のリードフレームの製造方法は、
請求項1のリードフレームの製造方法において、絶縁材
を各隣接インナーリード間に入り込むように形成するこ
とを特徴とするものである。従って、請求項2のリード
フレームの製造方法によれば、絶縁材が各隣接インナー
リード間に入り込むように形成されるので、各隣接イン
ナーリード間のショートをも防止することができる。
【図面の簡単な説明】
【図1】(A)乃至(H)は本発明リードフレームの製
造方法の一つの実施例を工程順に示す断面図である。
【図2】絶縁材の形成方法の一例を示す斜視図である。
【図3】半導体装置を樹脂を切欠いて示す斜視図であ
る。
【図4】(A)乃至(C)は図1に示すリードフレーム
の製造方法の変形例を工程順に示す断面図である。
【図5】(A)乃至(D)は本発明リードフレームの製
造方法の他の実施例を工程順に示す断面図である。
【図6】本発明の適用に係るLOC型半導体装置の樹脂
封止前の状態を示す図である。
【符号の説明】
1 厚い金属層(アウターリード) 2 中間金属層 4 薄い金属層(インナーリード) 5 絶縁材 8 半導体チップ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 中間金属層の一方の面に薄い金属層から
    なるインナーリードを他方の面に厚い金属層からなるア
    ウターリードを形成し、その後、中間金属層の不要部分
    を除去するリードフレームの製造方法において、 上記インナーリード上の少なくとも半導体チップ側の面
    であってボンディングされたとき半導体チップとオーバ
    ーラップする位置に、絶縁材を塗布する工程を、少なく
    とも有することを特徴とするリードフレームの製造方法
  2. 【請求項2】 絶縁材を各隣接インナーリード間に入り
    込むように形成することを特徴とする請求項1記載のリ
    ードフレームの製造方法
JP4027198A 1992-01-18 1992-01-18 リードフレームの製造方法 Expired - Fee Related JP3028875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4027198A JP3028875B2 (ja) 1992-01-18 1992-01-18 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4027198A JP3028875B2 (ja) 1992-01-18 1992-01-18 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH05198716A JPH05198716A (ja) 1993-08-06
JP3028875B2 true JP3028875B2 (ja) 2000-04-04

Family

ID=12214396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4027198A Expired - Fee Related JP3028875B2 (ja) 1992-01-18 1992-01-18 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3028875B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579269B2 (en) 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements
US6727580B1 (en) 1993-11-16 2004-04-27 Formfactor, Inc. Microelectronic spring contact elements
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
JPH09199534A (ja) * 1996-01-15 1997-07-31 Toshiba Corp 半導体装置及びその製造方法、半導体装置用テープキャリア
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
KR20070087060A (ko) * 1998-12-02 2007-08-27 폼팩터, 인크. 전기 접촉 구조체의 제조 방법
US6268015B1 (en) 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
US6939474B2 (en) 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6888362B2 (en) 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6780001B2 (en) 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6811406B2 (en) 2001-04-12 2004-11-02 Formfactor, Inc. Microelectronic spring with additional protruding member

Also Published As

Publication number Publication date
JPH05198716A (ja) 1993-08-06

Similar Documents

Publication Publication Date Title
US5349238A (en) Semiconductor device
US6313526B1 (en) Semiconductor apparatus, Including thin film belt-like insulating tape
JP3028875B2 (ja) リードフレームの製造方法
JP2797542B2 (ja) リードフレームの製造方法
US6107678A (en) Lead frame and semiconductor package having a lead frame
KR100563177B1 (ko) 리드프레임,그제조방법,반도체장치및그제조방법
JP3039355B2 (ja) フィルム回路の製造方法
JP2861841B2 (ja) リードフレームの製造方法
US6007668A (en) Tab tape and method for producing same
JP2937111B2 (ja) 半導体装置とその製造方法
JPH06350230A (ja) プリント配線基板及びその製造方法
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JPH06252558A (ja) 多層ガラスセラミックキャビティ基板
JP3016305B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JPH0574862A (ja) フレキシブル基板の構造
JP2894267B2 (ja) リードフレームとその製造方法と半導体装置
JP3356341B2 (ja) Tabテープ及びその製造方法並びに半導体装置
JPH081108Y2 (ja) Icモジュール
JPH02150042A (ja) 混成集積回路
JPS61284991A (ja) アルミニウム/銅複合箔張基板の回路形成法
JPH09139394A (ja) 半導体装置
JP3632719B2 (ja) リードフレーム及びリードフレームの製造方法
JP2867272B2 (ja) プリント配線板及びその製造方法
JPH10178141A (ja) 複合リードフレーム及びその製造方法
JP2526592Y2 (ja) Icモジュール

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees