KR100563177B1 - 리드프레임,그제조방법,반도체장치및그제조방법 - Google Patents

리드프레임,그제조방법,반도체장치및그제조방법 Download PDF

Info

Publication number
KR100563177B1
KR100563177B1 KR1019980019192A KR19980019192A KR100563177B1 KR 100563177 B1 KR100563177 B1 KR 100563177B1 KR 1019980019192 A KR1019980019192 A KR 1019980019192A KR 19980019192 A KR19980019192 A KR 19980019192A KR 100563177 B1 KR100563177 B1 KR 100563177B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
leads
etching
stop layer
Prior art date
Application number
KR1019980019192A
Other languages
English (en)
Other versions
KR19980087404A (ko
Inventor
겐지 오사와
히데또시 구사노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980087404A publication Critical patent/KR19980087404A/ko
Application granted granted Critical
Publication of KR100563177B1 publication Critical patent/KR100563177B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

대규모 장치를 이용하지 않고 도금에 의해서 다층 구조를 갖는 리드 프레임의 에칭 스톱층(etching stop layer)의 용이한 형성을 가능하게 하고, 에칭 스톱층과 다른 금속층과의 밀착력을 향상시키고 에칭 스톱층과 다른 각 금속층간의 화학 화학 약품의 침투에 의해 야기되는 열화에 의한 박리를 없애기 위해서, 에칭 스톱층을 중간층으로서 그 한쪽면에 두꺼운 금속층을 형성하고 다른 한쪽면에 얇은 금속층을 형성한 상태로 에칭 스톱층을 에칭 스톱퍼로서 이용하여 금속층을 선택적으로 에칭하는 에칭 공정과, 상기 양 면의 금속층을 마스크로서 이용하여 에칭 스톱층을 에칭하는 공정을 적어도 갖는 리드 프레임 제조 방법에 있어서, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성한다.

Description

리드 프레임, 그 제조 방법, 반도체 장치 및 그 제조 방법{LEAD FRAME, THE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND THE MANUFACTURING METHOD}
본 발명은 에칭 스톱층(etching stop layer)을 중간층으로 하여 그 양측에 두께가 다른 구리와 같은 금속층이 형성되고, 그 중에 얇은 쪽의 금속층에 의해 리드가 형성된 리드 프레임과, 그 리드 프레임의 제조 방법과, 그와 같은 리드 프레임을 이용한 반도체 장치와, 그 반도체 장치의 제조 방법에 관한 것이다.
리드 프레임으로서, 예를 들면, 알루미늄으로 이루어진 에칭 스톱층의 한쪽 측에 예를 들면 외부 프레임 또는 외측 링으로 되는 예를 들면 구리로 이루어진 두꺼운 금속층을 형성하고, 다른쪽의 측에 예를 들면 구리로 이루어진 얇은 금속층을 또는 금속으로 이루어진 패터닝된 리드를 형성하고, 두꺼운 금속층의 패터닝 및 리드를 형성하기 위한 얇은 금속층의 패터닝을 위한 금속층의 에칭을 상기 에칭 스톱층을 에칭 스톱퍼로 이용하여 행하고, 그 후, 상기 양 금속층을 마스크로 하여 에칭 스톱층을 에칭하는 에칭 스톱층을 갖는 리드 프레임을 이용한 반도체 장치의 실장 기술이 있다.
도 10(a) 내지 도 10(e) 및 도 11(a) 내지 도 11(c)는 그와 같은 리드 프레임의 제조 방법을 공정(A) 내지 (H)의 순으로 나타낸 것이다.
(A) 도 10(a)에 도시한 바와 같은 삼층 구조의 리드 프레임 재료(1)를 준비한다. 리드 프레임(1)은 예를 들면 150㎛ 정도 두께의 구리 또는 구리 합금으로 이루어진 기판(2)의 표면에 기상 증착 혹은 스퍼터링에 의해 예를 들면 3㎛ 정도 두께의 알루미늄막(3)을 형성하고 또한, 예를 들면 0.1∼ 2㎛ 정도 두께의 얇은 구리 또는 니켈로 이루어진 도금 기초층(underplate layer; 4)을 형성한다. 리드 프레임 재료(1)는 최종 단계에서는 외측 링으로 남겨진다.
(B) 다음에, 상기 도금 기초층(4) 상에 레지스트막을 형성하여, 레지스트막을 노광 및 현상하여 패터닝한다. 레지스트막의 패턴은 형성하여야 할 리드의 패턴에 대해 네가티브의 패턴이다. 이 패터닝이 끝나면, 레지스트막을 마스크로 하여 구리 혹은 니켈 등으로 이루어진 막을 도금에 의해 형성한다. 참조 번호(5)는 도금에 의해 형성된 리드이고, 도 10(b)는 리드(5) 등의 형성 후의 레지스트막의 제거 후의 상태를 나타낸다.
(C) 다음에, 도 10(c)에 도시한 바와 같이, 리드 프레임 재료(1)에 대해 그것을 관통하는 에칭을 양면으로부터 선택적으로 행함으로써 복수의 필름 회로가 집적된 리드 프레임을 형성한다. 상기 에칭시에, 예를 들면 염화 제2철계의 에칭액이 사용된다.
(D) 다음에, 도 10(d)에 도시한 바와 같이, 상기 리드 프레임 재료(1)의 리드 형성면 측의 표면에 절연층(절연막)(6)을 선택적으로 형성한다. 절연층(6)에는 감광성을 갖는 수지 재료를 이용하고, 그것을 도포하여, 노광, 현상함으로써 원하는 패턴이 형성된다. 참조 번호(7)는 절연층(6)의 각 리드(5)의 볼전극(8)을 형성하여야 할 부분을 노출시키는 개구이고, 개구(7)를 갖도록 절연층(6)의 선택적 에칭이 행해진다.
(E) 다음에, 도 10(e)에 도시한 바와 같이, 상기 리드(5)의 표면에 상기 절연층(6)을 마스크로 하여 외부 단자가 되는 땜납볼(8)을 형성한다. 땜납볼(8)은 예를 들면 80∼ 110㎛ 두께의 니켈 도금 및 0.1∼ 5㎛ 두께의 땜납 혹은 금도금에 의해 형성된다.
(F) 다음에, 도 11(a)에 도시한 바와 같이, 리드 프레임 재료(1)의 이면측에 위치하는 두꺼운 구리층(2)의 외측 링으로 되는 부분(9)의 내측을 이면측에서의 선택적 에칭에 의해 제거한다. 상기 에칭시에, 예를 들면 H2SO4/H2O2와 같은 에칭액을 이용하여 행한다. 왜냐하면, 이 에칭액은 구리를 부식시키지만, 알루미늄을 부식시키지 않아, 알루미늄층(3a)은 에칭 스톱퍼로서의 역할을 할 수 있다. 이 단계에서는, 알루미늄층(3a)은 도10(c)의 선택적 에칭 시에 제거된 부분을 제외하고 잔존하고 있는 상태이다.
(G) 다음에, 도 11(b)에 도시한 바와 같이, 상기 리드(5) 및 잔존하는 두꺼운 구리층(2)을 마스크로 하여 리드(5)의 하부에 있는 도금 기초층(4) 및 에칭 스톱퍼이던 알루미늄층(3a)을 에칭한다. 이에 따라, 각 리드(5)가 분리되어, 상호 전기적으로 단락된 상태로부터 해제된다.
(H) 다음에, 필요에 따라서 도 11(c)에 도시한 바와 같이, 각 리드(5)의 단부에 범프(10)를 형성한다. 따라서, 범프는 반도체 장치측에 형성하는 경우도 있고, 전혀 형성하지 않는 경우도 있다.
도 12는 도 10 및 도 11에 도시한 방법으로 제조한 리드 프레임을 이용하여 실장한 반도체 장치를 나타낸 단면도이다. 참조 번호(11)는 반도체 장치로, 그 각 전극이 상기 각 리드(5)의 단부에 범프(10)를 통해 접속되어 있다. 참조 번호(12)는 반도체 장치(11)를 밀봉하는 밀봉 수지이고, 참조 번호(13)는 리드 프레임 및 반도체 장치(11)의 각 이면에 접속된 얇은 접시형의 히트 스프레더(heat spreader)이고, 참조 번호(14)는 히트 스프레더(13)에 반도체 장치(11)의 이면을 접착하는 예를 들면 은(silver) 페이스트로 이루어진 도전성 접착제이다.
알루미늄으로 이루어진 에칭 스톱층을 중간층으로 하여 그 한쪽 면에 구리 등으로 이루어진 두꺼운 금속층을 형성하고, 다른 쪽의 면에 얇은 금속층 혹은 그것으로 이루어진 리드를 형성한 다층 구조의 리드 프레임 및 그 제조 방법에 대해서는 여러 가지의 것이 본원 출원인 회사로부터 여러가지의 제안이 이루어져 있지만, 이들 기술에는 하기와 같은 문제가 있었다.
첫 번째로, 알루미늄층(3)을 형성하기 위해서는, 기상 증착 내지 스퍼터링법을 이용하는 것이 필요하고, 거기에는 기상 증착 장치 혹은 스퍼터링 장치라는 비싼 장치를 이용하는 것이 필요하고, 고비용화의 요인이 된다고 하는 문제가 있다. 두 번째로, 기상 증착 혹은 스퍼터링에 의해 형성된 금속층은 그것이 알루미늄인지의 여부를 막론하고 금속층 하부의 층과의 접착력이 약하고, 리드 프레임의 제조 과정에서 알루미늄층(3)과 구리막(2) 간의 화학 약품의 침투에 의해, 그 사이에서의 박리가 생기기 쉽다고 하는 문제가 있다. 이와 같은 것은, 기상 증착 혹은 스퍼터링에 의한 금속층의 형성시에, 층간의 접착력이 반데르발스의 힘에 따라 달라지고, 그 힘은 금속층을 도금 등에 의해 형성하는 경우에 있어서의 밀착력에 비교하여 현저히 약하기 때문이다.
특히, 외측 링(9)의 구리막(2)과 알루미늄으로 이루어진 에칭 스톱층(3)과의 사이에서의 화학 약품의 침입이 생기기 쉽고, 박리가 생기기 쉬어진다. 이러한 층간 박리는 패키지의 외형 치수의 변화, 밀봉, 접착 등을 하는 수지의 크랙(crack)의 발생 등의 문제를 초래한다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 에칭 스톱층을 중간층으로 하는 다층 구조의 리드 프레임의 에칭 스톱층을 도금에 의해 형성할 수 있도록 하여 대규모의 장치를 이용하지 않고 간단한 장치로 에칭 스톱층을 형성하고, 또한 에칭 스톱층의 다른 금속층과의 밀착력을 향상시켜, 이로써 에칭 스톱층과 다른 층과의 사이에 약품이 침투하여 열화가 생기거나, 그 사이가 박리하거나 하는 것을 방지하는 것을 목적으로 한다.
청구항 1의 리드 프레임은 두꺼운 외측 리드와 얇은 내측 리드와의 사이에 에칭 스톱층을 개재시킨 리드 프레임에 있어서, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성한 것을 특징으로 한다.
따라서, 청구항 1의 리드 프레임에 따르면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였기 때문에, 에칭 스톱층의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우 요구되는 기상 증착 혹은 스퍼터링을 위한 고가의 기상 증착 장치 혹은 스퍼터링 장치를 필요로 하지 않으므로, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
또한, 에칭 스톱층의 형성을 도금에 의해 형성할 수 있으므로, 에칭 스톱층과 그것과 접하는 금속층과의 접착력을, 기상 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여, 강하게 할 수 있다. 이와 같은 것은, 도금에 의한 금속층의 형성은 결정 격자를 성장시키면서 행해지기 때문에, 반데르발스의 힘에 의한 밀착력보다도 현저하게 강한 밀착력이 얻어질 수 있다. 따라서, 에칭 스톱층과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다.
청구항 2의 리드 프레임은 얇은 배선층으로 이루어진 리드와 두꺼운 금속층으로 이루어진 외측 링 또는 외부 프레임을 갖는 리드 프레임에 있어서, 리드와 외측 링 또는 외부 프레임이 중간층을 이루는 니켈 또는 니켈 합금으로 이루어진 에칭 스톱층을 통해 접속된 것을 특징으로 한다.
따라서, 청구항 2의 리드 프레임에 따르면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였으므로, 에칭 스톱층의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우에 요구되는 기상 증착 또는 스퍼터링을 위한 고가의 기상 증착 장치 또는 스퍼터링 장치를 필요로 하지 않으므로, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
또한, 에칭 스톱층의 형성을 도금에 의해 행할 수 있으므로, 상술한 바와 같이, 에칭 스톱층과 그것이 접하는 금속층과의 접착력을, 기상 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층과 그것이 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다. 특히, 외측 링을 갖는 경우에 야기되는 외측 링의 금속층과 에칭 스톱층과의 사이에 있어서의 화학 약품의 침입이 생겨, 박리가 생겨 패키지의 외형 치수의 변화, 밀봉, 접착 등을 하는 수지에 크랙이 발생하는 것을 방지할 수 있고 더 나아가 박리가 방지될 수 있다.
청구항 3의 리드 프레임의 제조 방법은 에칭 스톱층을 중간층으로서 그 한쪽 면에 두꺼운 금속층을, 다른 쪽 면에 얇은 금속층을 형성한 상태로 상기 에칭 스톱 층을 마스크로 하여 상기 금속층을 선택적으로 에칭하는 에칭 공정과, 상기 양면의 금속층을 마스크로 하여 상기 에칭 스톱층을 에칭하는 공정을 적어도 갖는 리드 프레임의 제조 방법에 있어서, 에칭 스톱층이 니켈 또는 니켈 합금에 의해 형성되는 것을 특징으로 한다.
따라서, 청구항 3의 리드 프레임의 제조 방법에 의하면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였으므로, 에칭 스톱층은 도금에 의해 형성될 수 있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우에 요구되는 기상 증착 또는 스퍼터링을 위한 고가의 기상 증착 장치 또는 스퍼터링 장치를 필요로 하지 않으므로, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
에칭 스톱층의 형성이 도금에 의해 행해질 수 있으므로, 에칭 스톱층의 그것이 접하는 금속층과의 접착력을, 상술한 바와 같이 기상 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다.
청구항 4의 반도체 장치는 반도체 장치가 배치되는 절연층 측의 표면상에 복수의 리드가 형성되어, 리드 표면과 절연층 표면이 동일 평면 상에 배치되고, 각 리드의 절연층으로부터 돌출된 부분의 선단이 반도체 장치의 전극과 접속되는 반도체 장치측 단자로 되어, 절연층의 반도체 장치 반대측의 부분에 각 리드를 노출시키는 개구가 형성되어, 각 개구에 리드의 반도체 장치 반대측 전극이 형성되고, 반도체 장치측 단자에 반도체 장치가 그 전극으로서 접속되고, 리드 형성부의 외측에, 리드보다 더 두꺼운 금속층으로 이루어지어 표면측에 니켈 또는 니켈 합금으로 이루어진 층을 갖는 부분의, 상기 반도체 장치를 둘러싸는 외측 링이 설치된 것을 특징으로 한다.
따라서, 청구항 4의 반도체 장치에 의하면, 반도체 장치의 실장에 이용하는 리드 프레임의 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였으므로, 그와 같은 리드 프레임이 갖는 상기 이점을 그 반도체 장치가 향수할 수 있다.
청구항 5의 리드 프레임의 제조 방법은 청구항 3 기재의 제조 방법에 의해 리드 프레임을 제조하여, 리드 프레임의 리드에 반도체 장치를 반도체 장치의 전극으로써 접속하는 것을 특징으로 한다.
따라서, 청구항 5의 반도체 장치의 제조 방법에 의하면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성한 리드 프레임을 이용하여 반도체 장치의 제조를 행하므로, 그와 같은 리드 프레임이 갖는 상기 이점을 반도체 장치의 제조 방법이 향수할 수 있다.
본 발명에 따른 제1 리드 프레임은 외측 리드와 얇은 배선층으로 이루어진 내측 리드와의 사이에 개재하는 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성한 것이고, 제2 리드 프레임은 얇은 금속층으로 이루어진 리드와 두꺼운 금속으로 이루어진 외부 프레임 혹은 외측 링과의 사이의 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성한 것을 특징으로 한다.
외측 리드, 외측 링 혹은 외부 프레임을 이루는 두꺼운 금속층은 예를 들면 구리 또는 구리 합금으로 이루어지며, 두께는 예를 들면 50 내지 200㎛의 두께를 갖는다. 내측 리드 혹은 리드를 이루는 금속층은 예를 들면 구리 또는 구리 합금으로 이루어진다. 또한 금속층은, 니켈 또는 니켈 합금으로 이루어진 에칭 스톱층 상에 직접 형성될 수 있지만, 금속층과 에칭 스톱층간의 밀착성을 향상시키기 위해, 에칭 스톱층 상에 예를 들면 0.1∼ 2.0㎛ 두께의 얇은 구리를 도금하고 금속층도 구리 도금 기초층 상에 형성될 수 있다.
에칭 스톱층은 니켈에 의해 형성할 수도 있고, 또한 다른 물질, 예를 들면 인 P를 혼합시킨 니켈 합금과 같은 재료로도 형성할 수 있고, 그 두께는 예를 들면 0.1 내지 5㎛ 정도가 적합하다.
본 발명에 따른 리드 프레임의 제조 방법은 에칭 스톱층을 중간층으로서 그 한쪽 측면에 두꺼운 금속층을, 다른 한쪽 측면에 얇은 금속층을 형성한 상태에서 상기 에칭 스톱층을 에칭 스톱퍼로 하여 금속층을 선택적으로 에칭하는 에칭 공정과, 양면의 금속층을 마스크로 하여 에칭 스톱층을 에칭하는 공정을 적어도 갖는 리드 프레임의 제조 방법에 있어서, 에칭 스톱층은 니켈 또는 니켈 합금에 의해 형성되는 것을 특징으로 한다. 에칭 스톱층을 에칭 스톱퍼로 하여 상기 금속층을 선택적으로 에칭하는 에칭 공정에는, 니켈 또는 니켈 합금에는 에칭 속도가 낮고, 그 양측에 형성된 금속층에 대해 에칭 속도가 현저히 높은 에칭액을 이용한다. 이러한 성질을 갖는 것이면 어떠한 에칭액이라도 좋지만, 금속층이 구리 내지 구리 합금으로 이루어진 경우에는, 예를 들면 화학식이 NH4OH NH3이고 농도가 예를 들면 15% 이상인 암모니아수와 화학식이 CuCl2이고 농도가 예를 들면 20% 이상인 염화 제2구리와의 혼합액이 적합하다.
금속층을 에칭 스톱퍼로 하여 에칭 스톱층을 선택적으로 에칭하는 에칭 공정에는, 금속층에는 에칭 속도가 낮고, 그 중간층을 이루는 부분의 니켈 또는 니켈 합금으로 이루어진 에칭 스톱층에 대해 에칭 속도가 현저히 높은 에칭액을 이용한다. 이러한 성질을 갖는 것이면 어떠한 에칭액이라도 좋지만, 금속층이 구리 또는 구리 합금으로 이루어진 경우에는, 예를 들면 황산 25% 정도, 과산화 수소 6% 정도의 것을 주요제로 한 조정품인 산성 액체가 적합하다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하겠다.
도 1(a) 내지 도 1(e)는 본 발명에 따른 리드 프레임의 제조 방법의 제1 실시예를 공정순으로 나타낸 단면도이고, 도 2(a) 및 도 2(b)는 그 실시예를 공정순으로 나타낸 사시도이다.
(A) 도 1(a)에 도시한 바와 같이, 삼층 구조의 금속판을 리드 프레임 재료(21)로서 준비한다. 리드 프레임 재료(21)는 2 내지 30㎛ 두께의 에칭 스톱층(22)을, 42%의 합금 혹은 구리 합금으로 이루어진 예를 들면 100 내지 250㎛ 정도의 두꺼운 금속층(23)과 동박으로 이루어진 10 내지 50㎛ 정도의 얇은 금속층(24)에 의해 샌드위치형으로 끼운 삼층 구조를 갖고 있다. 두꺼운 금속층(23)은 외측 리드로 되어 기계적 강도를 확보하기 위한 것인데 대해, 얇은 금속층(24)은 내측 리드로 되는 것으로, 미세한 패턴을 형성할 수 있도록 얇게 형성되어 있는 것이다.
에칭 스톱층(22)은 니켈 또는 니켈 합금으로 이루어진다. 니켈 또는 니켈 합금은 금속층(23, 24)에 대한 에칭액, 예를 들면 화학식이 NH4OH NH3이고 농도가 예를 들면 15% 이상인 암모니아수와 화학식이 CuCl2이고 농도가 예를 들면 20% 이상인 염화 제2구리와의 혼합액에 의해 에칭되지 않은 금속이므로, 상기 재료는 에칭 스톱층(22)의 재료로서 선택된 것이고, 에칭 스톱층(22)은 후에 있어서 금속층(23 및 24)의 상호 한쪽에 대한 에칭에 의해 다른 쪽이 에칭되는 것을 저지하는 역할을 한다.
(B) 다음에, 도 1(b)에 도시한 바와 같이, 금속층(23 및 24)의 표면에 포토레지스트막(25a 및 25b)을 선택적으로 형성한다. 두꺼운 금속층(23) 표면에 형성된 포토레지스트막(25a)은 리드 프레임의 내측 리드 이외의 부분을 구성하는 패턴을 지니고, 얇은 금속층(24)의 표면에 형성된 포토레지스트막(25b)은 내측 리드 및 가이드 홀(guide hole; 26) 근변 등과 같은 두께를 특히 두껍게 하여야 할 부분을 이루는 패턴을 갖고 있다. 포토레지스트막(25)의 개구부의 폭은 통상 최소 10 내지 20㎛로 하지만, 가이드 홀(26) 근변 등과 같은 두께 부분에 대해서는 사이드(side) 에칭량을 고려하여 개구폭을 설정할 필요가 있다.
(C) 다음에, 예를 들면 화학식이 NH4OH NH3이고 농도가 예를 들면 15% 이상인 암모니아수와 화학식이 CuCl2이고 농도가 예를 들면 20% 이상인 염화 제2구리와의 혼합액을 이용하여 리드 프레임 재료(1)가 두꺼운 금속층(23)의 표면에 대하여 에칭한다. 그렇게 하면, 도 1(c)에 도시한 바와 같이, 금속층(23)이 선택적으로 에칭되어 리드 프레임의 모체인 외측 리드(27)가 형성된다.
(D) 다음에, 상기 에칭액 또는 불화물염과 계면활성제가 첨가된 황산염을 이용하여 얇은 금속층(24)에 대한 에칭을 행한다. 그렇게 하면, 도 1(d)에 도시한 바와 같이, 금속층(24)이 선택적으로 에칭되어, 내측 리드(28)와, 가이드 홀(6)의 형성된 두께부(29)가 형성된다. 금속층(24)이 두께 18㎛의 동박의 경우, 실제로 약 40㎛ 피치의 내측 리드(28)를 형성하는 것이 가능하고, 현저하게 미세화할 수 있어, 핀수의 증가의 요청에 응할 수 있다.
그 후, 용제에 의해 포토레지스트막(25a 및 25b)을 제거한다. 도 2(a)에는 포토레지스트막(25a 및 25b) 제거 후의 상태를 나타낸 사시도이다.
(E) 계속해서, 예를 들면 황산 25% 정도, 과산화 수소 6% 정도의 황산을 주재료로 한 산성액으로 이루어진 에칭액에 의해 에칭 스톱층(22)을 제거한다. 이 에칭액은 구리에 대해서는 에칭 속도가 느리고, 니켈 또는 니켈 합금에 대해서는 에칭 속도가 빠르다. 도 1(e)에 도시한 바와 같이, 에칭 후에, 금속층(23 및 24)의 에칭 후에 잔존하는 부분의 사이에만 에칭 스톱층(22)이 잔존하여, 그 이외의 에칭 스톱층(22)은 제거된 상태가 되어, 리드 프레임이 완성된다. 도 2(b)는 리드 프레임 완성 후의 상태를 나타낸다.
필요에 따라서, 리드 프레임의 표면을 10%의 납과 90%의 주석으로 이루어진 주석, 금, 땜납 등에 의해 전면적 내지 부분적으로 도금할 수 있다.
상기 예에서는, 선택적 에칭 종료 후의 포토레지스트막(25a 및 25b)의 박리와, 에칭 스톱층(22)의 제거를 따로따로 행하고 있었지만, 동시에 행할 수도 있다. 또한, 레지스트를 제거할 때 초음파를 가하면 레지스트를 제거하기 쉬워진다.
본 리드 프레임의 제조 방법에 의하면, 리드 프레임 재료(21)의 금속층(23)을 리드 프레임의 베이스 금속(외측 리드)으로서 충분한 기계적 강도를 확보하는 것에 필요한 두께로, 금속층(24)을 미세한 내측 리드(28)를 에칭에 의해 형성할 수 있는 얇기로 할 수 있다.
이와 같은 것은, 금속층(23 및 24) 사이에 에칭 스톱층(22)이 개재하고 있으므로, 금속층(23 및 24)에 대해 독립하여 에칭할 수 있기 때문이다.
따라서, 충분한 기계적 강도를 갖으면서 내측 리드가 미세한 리드 프레임을 얻을 수 있다. 독립하여 에칭하는 것은 에칭을 따로 따로의 공정에서 행하는 것을 말하는 것이 아니라, 금속층(23)에 대한 에칭이 금속층(24)에 대해 영향을 미치게 하지 않고, 또는 그 역의 관계에 대해서도 영향을 미치게 하지 않는 것을 의미하는 것이다. 금속층(23)에 대한 에칭과 금속층(24)에 대한 에칭을 동시에 행하는 것도 가능하다.
또한, 본 실시예에 의하면, 에칭 스톱층(22)을 니켈 또는 니켈 합금에 의해 형성하였으므로, 에칭 스톱층(22)의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄을 에칭 스톱층(22)에 이용한 경우 요구되는 기상 증착 혹은 스퍼터링을 위한 고가의 기상 증착 장치 혹은 스퍼터링 장치를 필요로 하지 않으므로, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
에칭 스톱층(22)의 형성이 도금에 의해 행해질 수 있으므로, 에칭 스톱층(22)의 그것이 접하는 금속층(27 및 28)과의 접착력을, 기상 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 이와 같은 것은, 도금에 의한 금속층의 형성은 결정 격자를 성장시키면서 행해지므로, 반데르발스의 힘에 의한 밀착력보다도 현저하게 강한 밀착력이 얻어지기 때문이다. 따라서, 에칭 스톱층(22)과 그것과 접하는 금속층(27 및 28)과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생기는 우려를 없앨 수 있다.
도 3은 도 1에 나타낸 방법의 일부를 변화시킴으로써 에칭 스톱층(22)으로 이루어진 범프(30)를 내측 리드(28)의 선단에 형성한 리드 프레임을 이용한 반도체 장치를 나타낸 것이다. 이 리드 프레임은 도 1에 도시한 리드 프레임의 제조 방법에 있어서, 리드 프레임 재료(21)의 금속층(23 및 24)에 대한 선택적 에칭을 끝내고 포토레지스트막(25a 및 25b)을 제거한 후, 에칭 스톱층(22)의 범프(30)를 형성하여야 할 부분을 다시 포토레지스트막으로 마스크하고, 그 후, 에칭 스톱층(22)을 에칭함으로써 형성할 수 있다. 물론, 에칭액의 사용에 대해서는 도 1의 실시예와는 다르지 않다. 또한, 도 3에 있어서, 참조 번호(41)는 반도체 장치, 참조 번호(41a)는 전극 패드, 참조 번호(42)는 수지이다.
도 4(a) 내지 도 4(e) 및 도 5(a) 내지도 5(c)는 본 발명에 따른 리드 프레임의 제조 방법의 제2 실시예를 공정순(A) ∼ (H)으로 나타낸 단면도이다.
(A) 도 4(a)에 도시한 바와 같은 삼층 구조의 리드 프레임 재료(31)를 준비한다. 리드 프레임 재료(31)는 예를 들면 50∼ 200㎛ 정도 두께의 구리 또는 구리 합금으로 이루어진 기판(32)의 표면에 도금에 의해 예를 들면 3㎛ 정도 두께의 에칭 스톱층으로 되는 니켈막(33)을 형성하고, 또한 예를 들면 0.1 내지 2㎛ 정도 두께의 얇은 구리 또는 니켈로 이루어진 도금 기초층(34)을 형성함으로써 형성된다. 리드 프레임 재료(31)는 최종 단계에서는 외측 링이 된다. 도금 기초층(34)은 후술하는 리드의 밀착성을 높이기 위해 형성하는 것으로, 반드시 불가결하지는 않다.
(B) 다음에, 상기 도금 기초층(34) 상에 레지스트막을 형성하고, 레지스트막을 노광, 현상하여 패터닝한다. 레지스트막의 패턴은 형성하여야 할 리드의 패턴에 대하여 네가티브(negative)의 패턴이다. 이 패터닝이 끝나면, 레지스트막을 마스크로 하여 구리로 이루어진 막을 도금에 의해 형성한다. 참조 번호(35)는 도금에 의해 형성된 리드이고, 도 4(b)는 리드(35) 등 형성 후 레지스트막을 제거한 후의 상태를 나타낸다. 또한, 리드로 되는 금속막이 적층된 것을 리드 프레임 재료로서 이용하여, 금속막을 에칭함으로써 리드를 형성할 수도 있다.
(C) 다음에, 도 4(c)에 도시한 바와 같이, 리드 프레임 재료(31)에 대해 그것을 관통하는 에칭을 양면에서 선택적으로 행함으로써 복수의 필름 회로가 집적된 리드 프레임이 형성된다. 에칭은, 예를 들면, 화학식이 NH4OH NH3이고 농도가 예를 들면 15% 이상인 암모니아수와 화학식이 CuCl2이고 농도가 예를 들면 20% 이상인 염화 제2구리와의 혼합액을 에칭액으로서 이용하여 행한다.
(D) 다음에, 도 4(d)에 도시한 바와 같이, 상기 각 리드 프레임 재료(31)의 리드를 형성하기 위해 양측 표면에 절연층(절연막)(36)을 선택적으로 형성한다. 절연층(36)은 감광성을 갖는 수지 재료를 이용하여, 그것을 도포하고, 노광, 현상함으로써 원하는 패턴이 형성된다. 참조 번호(37)는 절연층(36)의 각 리드(35)의 볼전극(38)을 형성하여야 할 부분을 노출시키는 개구이고, 개구(37)를 갖도록 절연층(36)의 선택적 형성이 행해진다.
(E) 다음에, 도 4(e)에 도시한 바와 같이, 상기 리드(35) 표면에 상기 절연층(36)을 마스크로 하여 외부 단자로 되는 땜납볼(38)을 형성한다. 땜납볼(38)은 예를 들면 80∼ 110㎛ 두께의 니켈 도금 및 예를 들면 0.1∼ 5㎛ 두께의 땜납 혹은 금도금 혹은 팔라듐에 의해 형성된다.
(F) 다음에, 도 5(a)에 도시한 바와 같이, 리드 프레임 재료(31)의 이면측에 위치하는 두꺼운 구리층(32)의 외측 링으로 되는 부분(39)의 내측 부분을 이면측에서의 선택적 에칭에 의해 제거한다. 이 에칭은, 예를 들면, 화학식이 NH4OH NH3이고 농도가 예를 들면 15% 이상인 암모니아수와 화학식이 CuCl2이고 농도가 예를 들면 20% 이상인 염화 제2구리와의 혼합액을 에칭액으로서 이용하여 행한다. 왜냐하면, 이 에칭액은 구리를 부식시키지만, 니켈을 부식하지 않아, 니켈 또는 니켈 합금(33)이 에칭 스톱퍼로서의 역할을 할 수 있기 때문이다. 또한, 이 단계에서는, 니켈 또는 니켈 합금(33)은 도 4(c)의 선택적 에칭 시에 제거된 부분을 제외하여 잔존하고 있는 상태이다.
(G) 다음에, 도 5(b)에 도시한 바와 같이, 상기 리드(35) 및 잔존하는 두꺼운 구리층(32)을 마스크로 하여 리드(35)의 하부에 있는 도금 기초층(34) 및 에칭 스톱퍼이던 에칭 스톱층(33)을 에칭한다. 이 에칭은 예를 들면 황산과 과산화 수소를 주성분으로 하는 혼합 용액을 이용한다. 이에 따라, 각 리드(35)가 분리되어, 상호 전기적으로 단락된 상태로부터 해제된다.
(H) 다음에, 필요에 따라서, 도 5(c)에 도시한 바와 같이, 각 리드(35)의 단부에 범프(40)를 형성한다. 따라서, 범프는 반도체 장치(4) 측에 형성하는 경우도 있고, 전혀 형성하지 않는 경우도 있다.
도 6은 도 4 및 도 5에 도시한 방법으로 제조한 리드 프레임을 이용하여 실장한 반도체 장치를 나타낸 단면도이다. 참조 번호(41)는 반도체 장치이고, 그 각 전극이 상기 각 리드(35)의 단부에 범프(40)를 통해 접속되어 있다. 참조 번호(42)는 반도체 장치(41)를 밀봉하는 밀봉 수지, 참조 번호(43)는 리드 프레임 및 반도체 장치(41)의 각 이면에 접속된 얇은 접시형의 히트 스프레더, 참조 번호(44)는 히트 스프레더(43)에 반도체 장치(41)의 이면을 접착하는 예를 들면 은 페이스트로 이루어진 도전성 접착제이다.
이러한 리드 프레임의 제조 방법에 따르면, 에칭 스톱층(33)을 니켈 또는 니켈 합금에 의해 형성하였으므로, 에칭 스톱층(33)의 형성이 도금에 의해 행해질 수있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우 요구되는 고가의 기상 증착 장치 혹은 스퍼터링 장치를 필요로 하지 않는다. 또한, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
에칭 스톱층(33)의 형성을 도금에 의해 행할 수 있으므로, 에칭 스톱층(33)의 그것이 접하는 금속층(32 및 34)과의 접착력을, 기상 증착 혹은 스퍼터링에 의해 에칭 스톱층(33)을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층(33)과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다. 특히, 외측 링(39)을 갖는 경우에 있어서 생기고 있는 부분의, 외측 링(39)의 금속층과 에칭 스톱층(33)과의 사이에서의 화학 약품의 침입이 생겨, 박리가 생기고 패키지의 외형 치수의 변화, 밀봉, 접착 등을 하는 수지(42)에 크랙이 발생하는 것을 방지할 수 있다.
도 7(a) 내지도 7(h)는 본 발명에 따른 리드 프레임의 제조 방법의 제3 실시예를 공정순으로 나타낸 단면도이다.
(A) 첫 번째로, 도 7(a)에 도시한 바와 같이, 삼층 구조의 금속 적층판으로 이루어진 리드 프레임 재료(51)를 준비한다. 리드 프레임 재료(51)는 반도체 장치를 둘러싸고 그것과의 사이를 접착시킴으로써 반도체 장치를 보강하는 외측 링으로 되는 예를 들면 150㎛ 두께의 구리층과, 에칭 스톱퍼로서의 역할을 담당하는 예를 들면 3㎛ 두께의 니켈층(63)과, 예를 들면 2㎛ 두께의 구리 혹은 니켈로 이루어진 도금 기초층(64)을 적층한 것이다. 또한, 도금 기초층(64)은 예를 들면 0.2㎛ 두께의 크롬층 예를 들면 2㎛ 두께의 니켈층을 형성한 다층 구조로 할 수 있다.
(B) 다음에, 도 7(b)에 도시한 바와 같이, 상기 도금 기초층(64) 상에 리드(53) 및 현수부(60)(현수부(60)는 도 7에는 나타나지 않음. 도 9 참조)를 형성한다. 구체적으로는, 리드(53) 및 현수부(60)를 형성하여야 할 패턴에 대해 네가티브의 패턴의 레지스트를 도포하여, 레지스트를 마스크로 하여 층(64)을 도금 기초층으로 하여 도금 두께가 예를 들면 30㎛가 되도록 함으로써 구리 혹은 니켈 도금을 형성한다.
현수부(60)는 반도체 장치(41)를 둘러싸는 보강용 외측 링(58)을 현수하는 것으로, 리드(53)와 동일한 층으로 이루어지어, 따라서, 예를 들면 구리 혹은 니켈로 이루어진다. 한편, 링(58)은 지금의 단계에서는 아직 형성되어 있지 않지만, 현수부(60)를 통해 리드 프레임 주요부의 외측에 일체로 형성되는 것이고, 예를 들면 구리, 알루미늄, 니켈 등으로 이루어진 적층 구조를 갖는다.
(C) 다음에, 도 7(c)에 도시한 바와 같이, 금속 적층판(51)에 대해 그것을 관통하는 에칭을 양면에서 선택적으로 행함으로써 복수의 필름 회로가 일체로 연결된 리드 프레임이 형성된다. 에칭은 예를 들면 화학식이 NH4OH NH3이고 농도가 예를 들면 15% 이상인 암모니아수와 화학식이 CuCl2이고 농도가 예를 들면 20% 이상인 염화 제2구리와의 혼합 용액으로 이루어진 염화 제2철계의 에칭액을 이용하여 행한다.
(D) 다음에, 도 7(d)에 도시한 바와 같이, 상기 적층판(51)의 리드 형성면측의 표면에 절연층(절연막)(52)을 선택적으로 형성한다. 절연층(52)은 감광성을 갖는 수지 재료를 이용하여, 그것을 도포하여, 노광, 현상함으로써 원하는 패턴이 형성된다. 참조 번호(61 및 62)는 절연층(52)의 각 리드(53)의 볼전극(56)을 형성하여야 할 부분을 노출시키는 개구이고, 개구(61)를 갖도록 절연층(52)의 선택적 형성이 행해진다.
(E) 다음에, 도 7(e)에 도시한 바와 같이, 각 리드(53) 표면에 상기 절연층(52)을 마스크로 하여 외부 단자로 되는 땜납볼(56)을 형성한다. 땜납볼(56)은 예를 들면 80 내지 110㎛ 두께의 니켈 도금 및 예를 들면 0.1∼ 5㎛ 두께의 땜납 혹은 금도금 혹은 팔라듐에 의해 형성된다.
(F) 다음에, 도 7(f)에 도시한 바와 같이, 적층판(51)의 이면측에 위치하는 두꺼운 구리층(62)의 외측 링으로 되는 부분(58)의 내측 부분을 이면측에서의 선택적 에칭에 의해 제거한다. 이 에칭은, 화학식이 NH4OH NH3이고 농도가 예를 들면 15% 이상인 암모니아수와 화학식이 CuCl2이고 농도가 예를 들면 20% 이상인 염화 제2구리와의 혼합액으로 이루어진 염화 제2철계의 에칭액을 이용하여 행한다. 왜냐하면, 이 에칭액은 구리를 부식시키지만, 니켈을 부식하지 않아, 니켈층(63)이 에칭 스톱퍼로서의 역할을 할 수 있기 때문이다.
또한, 이 단계에서는, 니켈층(63)은 도 7(c)의 선택적 에칭시에 제거된 부분을 제외하여 잔존하고 있는 상태이다.
(G) 다음에, 도 7(g)에 도시한 바와 같이, 상기 리드(53) 및 현수부(60)(단, 도7에는 현수부(60)는 나타나 있지 않음. 도9 참조)를 마스크로 하여 그 기초층인 도금 기초층(64) 및 에칭 스톱퍼이던 니켈 또는 니켈 합금으로 이루어진 에칭 스톱층(63)을 에칭한다. 이 에칭은 예를 들면 황산과 과산화수소 용액과의 혼합 용액을 이용한다. 이에 따라, 각 리드(53) 및 현수부(60)가 분리되어, 상호 전기적으로 단락된 상태로부터 해제된다. 참조 번호(65)는 리드 프레임(51)의 주요부로, 주부(65)는 도 7(g)에 있어서는 외측 링(8)과 분리한 것처럼 보여지지만, 그러나, 그것은 도 7(g)에 나타낸 단면에 현수부(60)가 나타나지 않기 때문에, 실제로는 그 현수부(60)를 통해 외측 링(58)과 일체로 연결되어 있다.
(H) 다음에, 필요에 따라서, 도 7(h)에 도시한 바와 같이, 각 리드(53)의 단부(53a)에 범프(66)를 형성한다. 따라서, 범프는 반도체 장치(54) 측에 형성하는 경우도 있고, 전혀 형성하지 않는 경우도 있다.
또한, 본 실시예에 있어서, 리드(53)는 도금 기초막 상에 선택적으로 형성한 레지스트막을 마스크로 하여 도금막을 성장시킴으로써 형성했었지만, 구리 혹은 니켈로 이루어진 층(64)을 두껍게 형성하여 놓는 것으로 하고, 그것을 선택 에칭에 의해 패터닝함으로써 리드를 형성할 수 있다.
본 실시예에 의하면, 삼층 구조의 금속 적층판의 한쪽 측에 외측 리드를 형성하고, 다른쪽 측에 내측 리드를 형성하는 리드 프레임 제조 방법을 그대로 활용하여 리드 프레임(51)을 제조할 수 있고, 금속 적층판(61)은 베이스가 금속으로 이루어지며, 강성이 강하기 때문에, 미세한 리드(53)를 고정밀도로 또한 높은 위치 결정 정밀도로 형성하는 것이 가능하다.
에칭 스톱층(63)을 니켈 또는 니켈 합금에 의해 형성하였므로, 에칭 스톱층(63)의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄층을 에칭 스톱층에 이용한 경우에 요구되는 기상 증착 혹은 스퍼터링을 위한 고가의 기상 증착 장치 혹은 스퍼터링 장치를 필요로 하지 않는다. 따라서, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
또한, 에칭 스톱층의 형성이 도금에 의해 행할수 있으므로, 에칭 스톱층(63)의 그것이 접하는 금속층(외측 링)(58)과의 접착력을, 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다.
도 8(a) 내지 도 8(d)는 도 7에 나타낸 공정을 끝낸 리드 프레임(51)의 반도체 장치(41)에의 조립을 공정순으로 나타낸 것이다.
(A) 우선, 도 8(a)에 도시한 바와 같이, 리드 프레임(51)에 정렬된 반도체 장치(41)를 위치 결정한 후에 완충 접착층(57)을 통해 접착한다. 완충 접착제(7)는 리드 프레임(51)과 반도체 장치(54)를 접착하는 역할을 하지만, 또한, 반도체 장치(41)의 표면을 보호하는 역할을 담당하기 때문에, 쿠션성(cushioning)을 갖는 것이 요구된다.
(B) 다음에, 도 8(b)에 도시한 바와 같이, 각 리드(53)의 선단부(3a)의 범프(66)를 반도체 장치(41)의 전극 패드(55)에 예를 들면 싱글 포인트 본딩(single point bonding)에 의해 접속한다.
이 경우, 리드(53)의 절연층(52)으로부터 돌출된 부분의 선단이 반도체 장치측의 단자로서 역할을 하므로, 그 단자를 본딩하기 위해 컷트할 필요가 없다. 이 점에서도, 본 발명에 따른 리드 프레임은 종래와는 다르다. 따라서, 본딩에 요하는 시간의 단축을 꾀할 수 있다.
(C) 다음에, 도 8(c)에 도시한 바와 같이, 반도체 장치(41) 및 리드 프레임(51)의 외측 링(58)사이에 에폭시 수지 혹은 실리콘 수지 등의 밀봉제(59)를 폿팅(potting)에 의해 주입하여 밀봉하고, 또한 반도체 장치(54) 및 리드 프레임(51)과 외측 링(8) 사이를 고정한다.
(D) 다음에, 도 8(d)에 도시한 바와 같이, 복수의 반도체 장치(41)의 리드를 일체로 연결한 리드 프레임(51)의 불필요 부분을 절단함으로써 리드 프레임(51)의 각 반도체 장치마다의 부분을 상호 다른 것으로부터 분리한다. 이것에 의해, 리드 프레임(51)을 중간 회로 기판으로 하여 지니고, 중간 회로 기판 상에 반도체 장치의 각 전극과 접속된 볼 그리드 어레이 외부 단자(56)를 지니고, 외측 링(58)에 의해 보강된 반도체 장치를 얻을 수 있다. 도 9는 밀봉제(59)가 제거된 상태인 반도체 장치를 도시하는 평면도이다.
본 리드 프레임의 제조 방법에 의하면, 에칭 스톱층(63)을 니켈 또는 니켈 합금에 의해 형성하였으므로, 에칭 스톱층(63)의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우 요구되는 기상 증착 혹은 스퍼터링을 위한 고가의 기상 증착 장치 혹은 스퍼터링 장치를 필요로 하지 않는다. 이에 따라, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
또한, 에칭 스톱층의 형성이 도금에 의해 행할 수 있으므로, 에칭 스톱층(63)의 그것이 접하는 금속층(외측 링)(58)과의 접착력을, 기상 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다.
또한, 도 4 및 도 5에 도시한 실시예, 도 7에 도시하는 실시예에 있어서는, 리드 프레임의 베이스 재료로서 금속층의 표면에 니켈 또는 니켈 합금으로 이루어진 에칭 스톱층을 형성하여, 에칭 스톱층 상에 구리로 이루어진 도금 기초층을 형성한 것을 이용하고 있지만, 이것은 니켈 또는 니켈 합금으로 이루어진 에칭 스톱층에 대한 리드를 이루는 구리로 이루어진 금속층의 밀착성을 보다 높이기 위해서이지만, 형성하지 않더라도 필요한 밀착성이 얻어지면, 반드시 이러한 도금 기초층은 불가결하지 않다. 그리고, 도금 기초층을 형성하지 않은 경우에는, 금속층의 선택적 에칭에 의해 리드의 형성을 할 때 도금 기초층의 제거를 하는 것이 필요하게 되어, 그 만큼 리드가 가늘어 진다고 하는 하는 이점이 생긴다.
상기 각 반도체 장치가 상술한 바와 같이 저가로 제조될 수 있고 도 14에 도시한 바와 같이 회로 기판 상의 전극과 상기 반도체 장치의 외부 전극을 전기적으로 접속함으로써 신뢰도가 향상되기 때문에, 다양한 전자 장치에 사용될 수 있고, 특히, 상기 반도체 장치는 소형화 등을 필요로 하는 이동 전화에 사용되고 소형화에 크게 공헌한다. 도 13은 이동 전화와 같은 전자 장치의 예 A를 도시하는 것으로, 본 발명에 따른 반도체 장치 C는 예로서 도시한 전자 장치 내부의 회로 기판 B 상에 탑재되고 전자 장치의 내부 회로의 적어도 일부로서 역할을 한다.
청구항 1의 리드 프레임에 의하면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였으므로, 에칭 스톱층의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우 요구되는 기상 증착 혹은 스퍼터링을 위한 고가의 기상 증착 장치 또는 스퍼터링 장치를 필요로 하지 않는다. 따라서, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
에칭 스톱층의 형성이 도금에 의해 행해질 수 있으므로, 에칭 스톱층의 그것이 접하는 금속층과의 접착력을, 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다.
청구항 2의 리드 프레임에 의하면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였으므로, 에칭 스톱층의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우에 요구되는 기상 증착 혹은 스퍼터링을 위한 고가의 기상 증착 장치 혹은 스퍼터링 장치를 필요로 하지 않는다. 따라서, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
에칭 스톱층의 형성이 도금에 의해 행해질 수 있으므로, 에칭 스톱층의 그것이 접하는 금속층과의 접착력을, 기상 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다. 특히, 외측 링을 갖는 경우에 있어서 생기고 있는 부분의, 외측 링의 금속층과 에칭 스톱층과의 사이에서의 화학 약품의 침입이 생기고, 박리가 생겨 패키지의 외형 치수의 변화, 밀봉, 접착 등을 하는 수지에 크랙이 발생하는 것을 방지할 수 있다.
청구항 3의 리드 프레임의 제조 방법에 의하면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였기 때문에, 에칭 스톱층의 형성이 도금에 의해 행해질 수 있다. 따라서, 알루미늄을 에칭 스톱층에 이용한 경우 요구되는 기상 증착 혹은 스퍼터링을 위한 고가의 기상 증착 장치 혹은 스퍼터링 장치를 필요로 하지 않는다. 따라서, 사용 설비의 저가격화를 꾀할 수 있어, 나아가서는 리드 프레임 혹은 그것을 이용한 반도체 장치의 저가격화를 꾀할 수 있다.
에칭 스톱층의 형성이 도금에 의해 행해질 수 있으므로, 에칭 스톱층의 그것이 접하는 금속층과의 접착력을, 증착 혹은 스퍼터링에 의해 에칭 스톱층을 형성하는 경우에 비교하여 강하게 할 수 있다. 따라서, 에칭 스톱층과 그것과 접하는 금속층과의 층간에 화학 약품이 침입하여 열화가 생기거나, 박리가 생길 우려를 없앨 수 있다.
청구항 4의 반도체 장치에 의하면, 반도체 장치의 실장에 이용하는 리드 프레임의 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성하였으므로, 그와 같은 리드 프레임이 갖는 상기 각 이점을 그 반도체 장치가 향수할 수 있다.
청구항 5의 반도체 장치의 제조 방법에 의하면, 에칭 스톱층을 니켈 또는 니켈 합금에 의해 형성한 리드 프레임을 이용하여 반도체 장치의 제조를 행하기 때문에, 그와 같은 리드 프레임이 갖는 상기 각 이점을 그 반도체 장치의 제조 방법이 향수할 수 있다.
도 1a 내지 도 1e는 본 발명에 따른 리드 프레임의 제조 방법의 제1 실시예를 공정순으로 나타낸 단면도.
도 2a 및 도 2b는 상기 실시예를 공정순으로 나타낸 사시도.
도 3은 리드 프레임을 제조하는 상기 방법의 변형된 예에서 리드 프레임을 이용하는 반도체 장치의 주요 부분을 나타낸 단면도.
도 4a 내지 도 4e는 본 발명에 따른 리드 프레임을 제조하는 방법의 제2 실시예에서 공정(A) 내지 (H) 중의 공정(A) 내지 (E)를 나타낸 단면도.
도 5a 내지 도 5c는 본 발명에 따른 리드 프레임을 제조하는 방법의 제2 실시예에서 공정 (A) 내지 (H) 중의 공정 (F) 내지 (H)를 순서대로 나타낸 단면도.
도 6은 제2 실시예에서 리드 프레임을 이용하여 실장한 반도체 장치를 도시하는 단면도.
도 7a 내지 도 7h는 본 발명에 따른 리드 프레임을 제조하는 방법의 제3 실시예를 공정순으로 나타낸 단면도.
도 8a 내지 도 8d는 제3 실시예에서 리드 프레임의 반도체 장치에의 조립을 공정순으로 나타낸 도면.
도 9는 제3 실시예에 따른 리드 프레임을 이용하여 실장한 반도체 장치의 밀봉제를 제거한 상태를 나타낸 평면도.
도 10a 내지 도 10e는 리드 프레임을 제조하는 종래 형태의 방법에서 공정 (A) 내지 (H) 중의 공정 (F) 내지 (E)를 순서대로 나타낸 단면도.
도 11a 내지 도 11c는 상기 종래의 공정 (A) 내지 (H) 중의 공정 (F) 내지 (H)를 순서대로 나타낸 단면도.
도 12는 종래 타입의 예에서 리드 프레임을 이용하여 실장한 반도체 장치를 나타낸 단면도.
도 13은 전자 장치의 이동 전화의 예를 도시하는 도면.
도 14는 도 8에 도시된 반도체 장치가 뒤집혀 있는 리드 상의 칩을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
21 : 리드 프레임 재료
22, 53 : 에칭 스톱층
23, 24 : 금속층
27 : 외측 리드
28 : 내측 리드
31 : 리드 프레임 재료
32, 33 : 금속층
34 : 에칭 스톱층
39 : 외측 링
41 : 반도체 장치
42 : 밀봉 수지
51 : 금속 적층판
52 : 두꺼운 금속층
54 : 도금 기초층

Claims (12)

  1. 리드 프레임 제조 방법에 있어서,
    제1 금속층 상에 니켈 또는 니켈 합금에 의해 에칭 스톱층(etching stop layer)을 형성하는 공정;
    상기 에칭 스톱층 상에 제2 금속층에 의해 복수의 리드를 형성하는 공정;
    상기 복수의 리드 상에 복수의 개구부를 갖는 절연층을 형성하는 공정;
    상기 에칭 스톱층을 스톱퍼(stopper)로 이용하여 상기 제1 금속층을 선택적으로 에칭하는 공정; 및
    상기 복수의 리드 및 상기 제1 금속층의 에칭되지 않은 부분을 마스크로 이용하여 상기 에칭 스톱층을 에칭하는 공정
    을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 에칭 스톱층을 니켈 또는 니켈 합금을 도금하여 형성하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 절연층이 상기 복수의 리드 사이에 삽입되고;
    반도체 장치가 배치되는 절연층 측의 표면상에 복수의 리드가 형성되어, 상기 각 리드의 표면과 상기 절연층의 표면이 동일 평면 상에 배치되는 것을 특징으로 하는 방법
  4. 제1항에 있어서, 상기 복수의 개구부에 외부 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 복수의 리드가 도금에 의해 형성되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 도금 기초 금속층(underplate metal layer)이 상기 에칭 스톱층 상에 형성되는 것을 특징으로 하는 방법.
  7. 반도체 장치에 있어서,
    반도체 장치가 배치되는 절연층 측의 표면상에 복수의 리드가 형성되어, 상기 각 리드의 표면과 상기 절연층의 표면이 동일 평면 상에 배치되고;
    상기 복수의 리드를 각각 노출하기 위한 복수의 개구부가 상기 절연층의 상기 표면의 반대면에 형성되고;
    외부 전극이 상기 각 개구부에 형성되고;
    상기 반도체 장치의 전극이 상기 복수의 리드에 전기적으로 접속되고;
    상기 리드보다 더 두꺼운 금속층으로 이루어진 외측 링이 상기 복수의 리드가 형성된 부분의 주변부에 현수부(suspending part)를 통해 제공되고;
    상기 외측 링에는 니켈 또는 니켈 합금으로 이루어진 금속층이 상기 현수부측에 형성된 금속 적층판이 제공된 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 니켈 또는 니켈 합금으로 이루어진 상기 금속층이 도금에 의해 상기 금속 적층판의 다른층 상에 형성된 것을 특징으로 하는 반도체 장치.
  9. 반도체 장치를 제조하는 방법에 있어서,
    제1 금속층 상에 니켈 또는 니켈 합금에 의해 에칭 스톱층을 형성하는 공정;
    상기 에칭 스톱층 상에 제2 금속층에 의해 복수의 리드를 형성하는 공정;
    상기 복수의 리드상에 복수의 개구부를 갖는 절연층을 형성하는 공정;
    상기 개구부에 외부 전극을 형성하는 공정;
    상기 에칭 스톱층을 스톱퍼(stopper)로서 이용하여 상기 제1 금속층을 선택적으로 에칭하는 공정;
    상기 복수의 리드 및 상기 제1 금속층의 에칭되지 않은 부분을 마스크로 이용하여 상기 에칭 스톱층을 에칭하는 공정; 및
    상기 복수의 리드와 반도체 장치상의 각 전극을 전기적으로 접속하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 반도체 장치를 회로 기판에 접착시키는 방법에 있어서,
    반도체 장치는
    제1 금속층 상에 니켈 또는 니켈 합금에 의해 에칭 스톱층을 형성하는 공정;
    상기 에칭 스톱층 상에 제2 금속층에 의해 복수의 리드를 형성하는 공정;
    상기 복수의 리드 상에 복수의 개구부를 갖는 절연층을 형성하는 공정;
    상기 개구부에 외부 전극을 형성하는 공정;
    상기 에칭 스톱층을 스톱퍼로서 이용하여 상기 제1 금속층을 선택적으로 에칭하는 공정;
    상기 복수의 리드, 및 상기 제1 금속층의 에칭되지 않은 부분을 마스크로 하여 상기 에칭 스톱층을 에칭하는 공정; 및
    상기 복수의 리드와 상기 반도체 장치상의 각 전극을 전기적으로 접속하는 공정에 의해 제조되고,
    상기 외부 전극과 상기 회로 기판상의 전극을 전기적으로 접속하는 공정을 더 포함하는 것을 특징으로 하는 방법.
  11. 리드 프레임에 있어서,
    반도체 장치가 배치되는 절연층 측의 표면상에 복수의 리드가 형성되어, 상기 각 리드의 표면과 상기 절연층의 표면이 동일 평면 상에 배치되고;
    상기 복수의 리드를 각각 노출시키기 위한 복수의 개구부가 상기 절연층의 상기 표면의 반대면에 형성되고;
    외부 전극이 상기 각 개구부에 형성되고;
    상기 리드보다 더 두꺼운 금속층으로 이루어진 외측 링이 상기 복수의 리드가 제공된 부분의 주변부에 현수부를 통해 제공되고;
    상기 외측 링에는 니켈 또는 니켈 합금으로 이루어진 금속층이 상기 현수부측에 형성된 금속 적층판이 제공된 것을 특징으로 하는 리드 프레임.
  12. 전자 장치에 있어서,
    회로 기판; 및
    반도체 장치를 포함하고,
    상기 반도체 장치가 배치되는 절연층 측의 표면상에 복수의 리드가 형성되어, 상기 리드의 표면과 상기 절연층의 표면이 동일 평면 상에 배치되고;
    상기 복수의 리드를 각각 노출시키기 위한 복수의 개구부가 상기 절연층의 상기 표면의 반대면에 형성되고;
    외부 전극이 각 개구부에 형성되고;
    상기 반도체 장치의 상기 전극이 상기 복수의 리드에 전기적으로 접속되고;
    상기 리드보다 더 두꺼운 금속층으로 이루어진 외측 링이 상기 복수의 리드가 형성된 부분의 주변부에 현수부를 통해 제공되고;
    상기 외측 링에는 니켈 또는 니켈 합금으로 이루어진 금속층이 상기 현수부측에 형성된 금속 적층판이 제공되고,
    상기 반도체 장치는 상기 외부 전극을 통해 상기 회로 기판 상의 전극에 전기적으로 접속되는 것을 특징으로 하는 전자 장치.
KR1019980019192A 1997-05-27 1998-05-27 리드프레임,그제조방법,반도체장치및그제조방법 KR100563177B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-136776 1997-05-27
JP9136776A JP3003624B2 (ja) 1997-05-27 1997-05-27 半導体装置

Publications (2)

Publication Number Publication Date
KR19980087404A KR19980087404A (ko) 1998-12-05
KR100563177B1 true KR100563177B1 (ko) 2006-05-25

Family

ID=15183260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019192A KR100563177B1 (ko) 1997-05-27 1998-05-27 리드프레임,그제조방법,반도체장치및그제조방법

Country Status (5)

Country Link
US (4) US6140153A (ko)
JP (1) JP3003624B2 (ko)
KR (1) KR100563177B1 (ko)
SG (1) SG68051A1 (ko)
TW (1) TW379429B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
TW446627B (en) * 1998-09-30 2001-07-21 Toyo Kohan Co Ltd A clad sheet for lead frame, a lead frame using thereof and a manufacturing method thereof
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6479893B2 (en) * 2000-12-04 2002-11-12 Semiconductor Components Industries Llc Ball-less clip bonding
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
KR101009818B1 (ko) * 2002-04-11 2011-01-19 엔엑스피 비 브이 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법
DE112004002862T5 (de) * 2004-05-20 2007-04-19 Spansion Llc, Sunnyvale Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
CN101317267B (zh) * 2005-09-30 2010-09-08 Nxp股份有限公司 基于引线框架中的精密间距布线的系统封装(sip)器件
ATE498872T1 (de) * 2005-11-28 2011-03-15 Nxp Bv Verfahren zur herstellung eines transponders und transponder
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
KR101204092B1 (ko) 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
US8551820B1 (en) 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
JP2013041950A (ja) 2011-08-12 2013-02-28 Sharp Corp 発光装置
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
KR20140060390A (ko) 2012-11-09 2014-05-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
US10529672B2 (en) * 2017-08-31 2020-01-07 Stmicroelectronics, Inc. Package with interlocking leads and manufacturing the same
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP2853516B2 (ja) * 1993-05-25 1999-02-03 ソニー株式会社 リードフレームとその製造方法
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
KR100322975B1 (ko) * 1997-02-03 2002-02-02 소네하라 다카시 리드 프레임재
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ

Also Published As

Publication number Publication date
US6140153A (en) 2000-10-31
SG68051A1 (en) 1999-10-19
US6351025B1 (en) 2002-02-26
US6403402B1 (en) 2002-06-11
JPH10335569A (ja) 1998-12-18
JP3003624B2 (ja) 2000-01-31
KR19980087404A (ko) 1998-12-05
US6369441B1 (en) 2002-04-09
TW379429B (en) 2000-01-11

Similar Documents

Publication Publication Date Title
KR100563177B1 (ko) 리드프레임,그제조방법,반도체장치및그제조방법
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
US8230591B2 (en) Method for fabricating an electronic device substrate
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
KR100551173B1 (ko) 플립칩형 반도체장치 및 그 제조방법
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
KR100346630B1 (ko) 리드프레임과그제조방법
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
US20050153483A1 (en) Carrier, method of manufacturing a carrier and an electronic device
KR19990013513A (ko) 리드 프레임, 리드 프레임 제조 방법, 반도체 디바이스,반도체 디바이스의 조립 방법, 및 전자 장치
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
KR20070101094A (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
KR20070068268A (ko) 배선 기판의 제조 방법
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
KR20040027346A (ko) 회로 장치의 제조 방법
US20040036158A1 (en) Tab tape, method of making same and semiconductor device
JPH06177315A (ja) 多層リードフレーム
JP3050253B2 (ja) 多層電子部品搭載用基板の製造方法
JPH10126056A (ja) プリント配線基板の製造方法
JP2000077573A (ja) リ―ドフレ―ム、その製造方法及び半導体装置の製造方法
JP2894267B2 (ja) リードフレームとその製造方法と半導体装置
JPH1065048A (ja) キャリア基板の製造方法
JP2000277652A (ja) 半導体パッケージ
JP2001110931A (ja) ２層メタルフイルムキャリアの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110307

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee