KR20070101094A - 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 - Google Patents

전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 Download PDF

Info

Publication number
KR20070101094A
KR20070101094A KR1020060094462A KR20060094462A KR20070101094A KR 20070101094 A KR20070101094 A KR 20070101094A KR 1020060094462 A KR1020060094462 A KR 1020060094462A KR 20060094462 A KR20060094462 A KR 20060094462A KR 20070101094 A KR20070101094 A KR 20070101094A
Authority
KR
South Korea
Prior art keywords
substrate
electronic device
layer
conductor pattern
electrical insulator
Prior art date
Application number
KR1020060094462A
Other languages
English (en)
Other versions
KR100834657B1 (ko
Inventor
노부아끼 미야모또
아끼라 진다
고끼 히라사와
겐지 우찌다
Original Assignee
히다치 덴센 가부시끼가이샤
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 덴센 가부시끼가이샤, 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 히다치 덴센 가부시끼가이샤
Publication of KR20070101094A publication Critical patent/KR20070101094A/ko
Application granted granted Critical
Publication of KR100834657B1 publication Critical patent/KR100834657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 과제는 코어 기판 리스 패키지와 동일한 매우 얇은 기판 두께를 가지면서 2층 배선이 가능하고, 제조 비용과 폐기물을 억제할 수 있는 전자 장치용 기판, 상기 전자 장치용 기판을 구비한 전자 장치 및 그들의 제조 방법을 제공하는 것에 있다.
코어 기판(보강 기판)(11)과, 코어 기판(11) 상에 설치된 PSR(101) 및 PSR(101)에 형성된 개구(102) 내에 설치된 제1 도금막(비아홀 도체)(103)과 제2 도금막(제1 도체 패턴)(104)을 구비한 외부 접속 배선층(100)이 적층되고, PSR(101)의 코어 기판(11)과는 반대의 면 상에 캐리어 부착 동박(120)을 이용하여 형성된, 제1 도금막(103)과 적어도 일부가 전기적으로 접속된 금속층(제2 도체 패턴)(121)으로 구성되어 있는 전자 장치용 기판을 이용하여 코어 기판 리스의 전자 장치를 제조한다.
개구, PSR, 도금막, 외부 접속 배선층, 코어 기판

Description

전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그 제조 방법{ELECTRONIC DEVICE SUBSTRATE AND ITS FABRICATION METHOD, AND ELECTRONIC DEVICE AND ITS FABRICATION METHOD}
도1은 본 발명의 제1 실시 형태에 관한 전자 장치용 기판의 단면도.
도2는 도1의 전자 장치용 기판의 제조 흐름을 도시하는 설명도.
도3은 도1의 전자 장치용 기판의 제조 흐름을 도시하는 설명도.
도4는 본 발명의 제2 실시 형태에 관한 전자 장치의 단면도.
도5는 도4의 전자 장치의 제조 흐름을 도시하는 설명도.
도6은 도1의 전자 장치용 기판의 다른 제조 흐름을 도시하는 설명도.
도7은 도1의 전자 장치용 기판의 다른 제조 흐름을 도시하는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 전자 장치용 기판(2층 배선 기판)
11 : 코어 기판
100 : 외부 접속 배선층
101 : PSR
102, 111 : 개구
103 : 제1 도금막
104 : 제2 도금막
105 : 공기막
107 : 포토 마스크
108 : 자외선
110 : 전자 부품 탑재층
112 : 제3 도금막
113 : 제4 도금막
115 : 마스크
120 : 캐리어 부착 동박
121 : 금속층
122 : 박리층
123 : 캐리어층
130 : 테이프재
131, 203 : 접착제
132 : 폴리이미드 테이프
201 : 전자 부품
202 : 범프
204 : 밀봉 수지
205 : 땜납
210a, 210b : 롤
[문헌 1] 일본 특허 공개 제2004-253674호 공보(도3, 도5)
[문헌 2] 일본 특허 공개 제2004-111536호 공보(도1, 단락 번호 [0038])
본 발명은 전자 장치용 기판 및 그 제조 방법, 및 상기 전자 장치용 기판을 이용한 전자 장치 및 그 제조 방법에 관한 것으로, 특히 내부 전기 배선을 갖는 코어 기판 리스 패키지를 가능하게 하는 전자 장치용 기판 및 그 제조 방법, 및 상기 전자 장치용 기판을 이용한 전자 장치 및 그 제조 방법에 관한 것이다.
최근의 기술의 발전에 수반하여, 전자 장치용 패키지도 박형이 요구되고 있고, 이로 인해 코어 기판 리스 패키지라 불리워지는 전자 장치가 실용화되고 있다.
일반적인 코어 기판 리스 패키지의 예로서, 예를 들어 특허 문헌 1(도3)에 기재되어 있는 종래의 전자 장치가 있다. 이 전자 장치에서는, 코어 기판 상에 금속 전극을 접속한 기판을 이용하여 이 기판 상에 전자 부품을 탑재하고, 금속 세선으로 소정의 전극에 전기적으로 접속하여 수지 밀봉을 행하고 코어 기판을 물리적으로 박리하여 금속 전극을 패키지의 하면에 노출시킨다고 하는 공법을 채용하고 있다.
이 전자 장치는 밀봉 수지로 피복되고 이면에는 금속 전극이 노출된 리드 리스 구조로 되어 있으므로, 기판에 닿는 부분이 금속 전극뿐이며, 전자 장치는 매우 얇은 것으로 되어 있다.
또한, 다른 코어 기판 리스 패키지의 예로서, 예를 들어 특허 문헌 2(도1)에 기재되어 있는 전자 장치도 제안되어 있다. 이 전자 장치에서는, 제1 층간 절연층 상에 제1 배선층을 배치하고, 또한 제2 층간 절연층을 배치하고, 이 층간 절연층의 소정의 위치에 구멍을 뚫어 비아 도체를 배치하고, 이 위에 차례로 배선층과 비아 도체를 가진 층간 절연층을 원하는 횟수만큼 배치하고, 층 상에 금속 지지 프레임 부재를 구성하는 기판 구조로 되어 있다.
특허 문헌 2(단락 번호 [0038])에는, 또한 그 후 이 기판에 반도체를, 금속 범프를 거쳐서 접속하는 일반적인 플립 칩의 제조 방법으로 전자 장치를 구성하는 것이 기재되어 있다.
[특허 문헌 1]
일본 특허 공개 제2004-253674호 공보(도3, 도5)
[특허 문헌 2]
일본 특허 공개 제2004-111536호 공보(도1, 단락 번호 [0038])
그러나, 특허 문헌 1에 기재된 구조에 따르면, 금속 전극의 주위에 보유 지지물이 존재하지 않으므로 배선을 다층화하는 것이 곤란하다고 하는 문제가 있다.
또한, 특허 문헌 2에 기재된 구조에 따르면, 층간 절연막이 존재하므로 다층 배선은 가능하지만, 특허 문헌 1에 있는 매우 얇은 기판이 불가능하게 되어 버린다.
이와 같이, 일반적인 코어 기판 리스 패키지로 볼 수 있는 매우 얇은 기판을 갖는 것과, 다층 배선 구조를 채용하는 것이 양립하지 않는다고 하는 제1 문제점이 있다. 이 원인은, 다층 배선 구조를 제작하는 면에서 비아 도체를 제작하는 것에 기인한다. 그 이유를 이하에 서술한다.
상술한 바와 같이, 특허 문헌 2에 기재된 구조에서는 층간 절연층의 존재로 다층 기판은 작성 가능하기는 하지만, 이 다층 기판은 각 단층판의 층간 절연층의 상하면에 동을 적층하고, 여기에 배선 패턴을 만드는 구조를 취하고 있으므로 이 상하면에 작성된 배선 패턴 사이를 결선하기 위해 비아 도체가 필요해진다. 이것은, 각 단층판의 두께에는 이 층간 절연층의 두께 이외에 상하의 배선 패턴의 두께가 필요한 것을 의미한다. 또한, 비아 도체 작성의 과정에서, 비아 측면에 도전물(통상은, 동)을 도금으로 제작하는 경우, 미소한 구멍으로 인해 도금액의 순환이 좋지 않은 데다가, 절연물 상에 도금을 하기 때문에 도금 성장이 어렵고, 접속 신뢰도를 확보하기 위해 그 도금 두께는 배선 패턴 상에서 두께 10 ㎛ 정도는 필요해진다. 이로 인해, 원래부터 있는 동 배선 패턴과 합하여, 통상 약 25 내지 30 ㎛ 정도의 배선 패턴 두께가 된다. 다층 기판을 작성하는 경우, 배선층의 수만큼 이 배선 패턴의 두께가 필요해져 버린다.
전자 장치의 소형·박형화의 일 수법으로서, 범프를 거쳐서 전자 부품과 기판을 접속하는, 소위 플립 칩 공법이 있다. 이는, 전자 부품과 기판을 금속 세선으로 접속하는 경우에 비해 전자 부품의 내측에 기판의 접속 전극을 형성 가능하기 때문에 소형화할 수 있다. 또한, 금속 세선으로 상술한 접속을 형성하는 경우, 금 속 세선을 부착하기 위한 높이가 필요하지만, 플립 칩 공법에서는 이 높이가 범프의 높이만으로 충분하므로 박형이 된다. 한편, 플립 칩 공법에서는 전자 부품 상의 전극은 그 미세 가공을 위해 작고, 간격도 밀하므로 전자 장치로서는 사실상 기판에 내부 배선을 형성하고, 전자 장치가 실장되는 마더보드 상에서 실장 가능하도록 외부 전극의 위치를 구성할 필요가 있다. 이로 인해, 통상의 코어 기판 리스 패키지와 동일한 박형 또한 소형의 기판을 다층으로 작성하는 것은, 플립 칩 공법을 일반적인 코어 기판 리스 패키지로 채용할 수 있는 것을 의미하고, 전자 장치의 소형·박형화를 추진하는 면에서 매우 중요하다. 일반적으로는, 이 플립 칩 공법을 채용하는 경우에 있어서, 내부 배선층을 1층, 외부 전극층을 1층으로 한 총 2배선층의 구조를 실현할 수 있으면 플립 칩 공법은 채용 가능하다.
제2 문제점은 제조 비용과 지구 환경의 보호의 문제이다. 코어 기판 리스 패키지를 제조하는 면에서, 코어 기판을 제거할 필요가 있는 것은 자명하다. 상술한 특허 문헌 1, 2를 보아도 그 제거 방법에 차이는 있으며, 모두 코어 기판을 제거해야만 한다. 제거한 코어 기판은 에칭으로 제거하는 경우는 물론, 물리적인 박리로 제거하는 경우도 재이용 불가능하다. 이는, 전자 부품을 코어 기판이 부착된 기판에 실장, 수지 밀봉을 행한 후에 코어 기판 제거 공정을 행해야만 하기 때문이다. 전자 장치의 제조 과정에 있어서, 이 장치에 인가되는 열의 영향으로 코어 기판에 산화나 왜곡이 발생되어 재생을 곤란한 것으로 하고 있었다. 이것은, 이 코어 기판 리스 패키지의 제조 비용을 인상시킬 뿐만 아니라 폐기물을 증대시키므로 지구 환경을 보호하는 관점으로부터도 문제이다.
따라서, 본 발명의 목적은 코어 기판 리스 패키지와 동일한 매우 얇은 기판 두께를 가지면서 2층 배선이 가능한 전자 장치용 기판, 상기 전자 장치용 기판을 구비한 전자 장치, 및 그들의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 상기 목적을 실현하면서 제조 비용과 폐기물(코어 기판)을 억제할 수 있는 전자 장치용 기판, 상기 전자 장치용 기판을 구비한 전자 장치, 및 그들의 제조 방법을 제공하는 것에 있다.
본 발명은 상기 목적을 달성하기 위해, 박판 형상의 보강 기판과, 상기 보강 기판 상에 설치된 전기 절연물 및 상기 전기 절연물에 형성된 개구 내에 설치된 제1 도체 패턴과 비아홀 도체를 구비한 외부 접속 배선층을 적층한 전자 장치용 기판에 있어서, 상기 제1 도체 패턴과 상기 비아홀 도체는 일체적으로 형성되어 있고, 상기 전기 절연물의 상기 보강 기판과는 반대의 면 상에 상기 비아홀 도체와 적어도 일부가 전기적으로 접속된 제2 도체 패턴이 형성되어 있는 것을 특징으로 하는 전자 장치용 기판을 제공한다.
또한, 본 발명은 상기 목적을 달성하기 위해, 금속층과 캐리어층을 갖는 복합 기판의 상기 금속층 상에 전기 절연물을 형성하는 공정과, 상기 전기 절연물에 개구를 형성하는 공정과, 상기 개구에 제1 도체 패턴과 비아홀 도체의 일체물을 형성하는 공정과, 상기 전기 절연물의 상기 복합 기판과는 반대의 면에 박판 상의 보강 기판을 접착시키는 공정과, 상기 복합 기판을 상기 금속층만을 남기고 물리적으로 박리하는 공정과, 남겨진 상기 금속층에 제2 도체 패턴을 형성하는 공정을 포함 하는 것을 특징으로 하는 전자 장치용 기판의 제조 방법을 제공한다.
또한, 본 발명은 상기 목적을 달성하기 위해, 전기 절연물, 상기 전기 절연물에 형성된 개구 내에 상기 전기 절연물의 두께보다도 얇게 설치된 제1 도체 패턴과 비아홀 도체의 일체물 및 상기 전기 절연물의 한쪽 면 상에 형성된 상기 비아홀 도체와 적어도 일부가 전기적으로 접속된 제2 도체 패턴을 구비한 전자 장치용 기판과, 상기 제2 도체 패턴과 전기적으로 접속되는 전극을 갖는 전자 부품과, 상기 전자 부품을 덮는 절연성 피복 재료를 구비한 것을 특징으로 하는 전자 장치를 제공한다.
또한, 본 발명은 상기 목적을 달성하기 위해, 상기 본 발명에 관한 전자 장치용 기판을 사용한 전자 장치의 제조 방법이며, 상기 전자 장치용 기판에 전자 부품을 탑재하는 공정과, 상기 전자 부품의 소정의 전극과 상기 제2 도체 패턴을 전기적으로 접속하는 공정과, 적어도 상기 전자 부품과 상기 제2 도체 패턴의 전기적 접속부를 절연성 피복 재료로 피복하는 공정과, 상기 전자 장치용 기판으로부터 상기 보강 기판을 제거하는 공정을 갖는 것을 특징으로 하는 전자 장치의 제조 방법을 제공한다.
또한, 본 발명에 있어서 전자 부품이라 함은 IC 이외에 콘덴서, 트랜지스터, 다이오드, 전기적 필터 등의 각 칩 부품을 포함하는 것이다.
[본 발명의 제1 실시 형태]
(전자 장치용 기판의 구성)
도1은 본 발명의 제1 실시 형태에 관한 전자 장치용 기판의 단면도이다.
전자 장치용 기판(2층 배선 기판)(10)은 박판 형상의 코어 기판(보강 기판)(11)과, 코어 기판(11) 상에 설치된 외부 접속 배선층(100)과, 또한 외부 접속 배선층(100) 상에 설치된 전자 부품 탑재층(110)을 구비한다.
A. 코어 기판(11)
외부 접속 배선층(100)과 전자 부품 탑재층(110)만으로는, 기판으로서의 강도가 부족하기 때문에 보강 기판을 부착하여 기판 강도를 보강하고 있다.
보강 기판으로서의 코어 기판(11)은, 전자 부품을 제조하는 공정의 열에 대해 내열성을 갖고 있는 것이 필요하고, 재료로서는 아크릴, 에폭시, 폴리이미드, 접착제를 표면에 도포 시공한 금속물 중 어느 하나, 혹은 이들을 조합한 것을 사용할 수 있다. 특히, 이후에 간단히 박리할 수 있는 것이 가능한 재료, 예를 들어 UV 박리 테이프(자외선 경화성 점착 테이프)를 사용하는 것이 바람직하다.
B. 외부 접속 배선층(100)
외부 접속 배선층(100)은 전기 절연물인 포토 솔더 레지스트(이하, PSR이라 함)(101)에 마련된 개구(102)에 도체 도금[전자 부품 탑재층(110)측의 제1 도금막(103)과 코어 기판(11)측의 제2 도금막(104)]이 실시된 구성을 갖는다.
도체 도금[제1 도금막(103)과 제2 도금막(104)]은 외부 접속 배선층(100)의 두께보다 얇은 막을 형성하고 있고, 코어 기판(11)과 도체 도금[제2 도금막(104)]의 사이에는 공기층(105)이 존재하는 구성으로 되어 있다. 이에 의해, 코어 기판(11)을 박리한 후에 박리되는 측의 수지가 금속 전극 상에 남아버리는 것을 피할 수 있다.
PSR(101)에는, 예를 들어 감광성 수지(에폭시아크릴레이트계 UV 경화 수지 등)를 사용한 액상의 포토 솔더 레지스트가 이용된다. 솔더 레지스트 패턴을 형성할 수 있으면 좋고, 특별히 재료 및 방법 등은 한정되지 않는다.
제1 도금막(103)으로서는 금, 은, 동, 니켈, 팔라듐, 주석, 로듐, 코발트의 단일 부재, 또는 그들 합금의 단층 혹은 적층한 것을 이용한다.
제2 도금막(104)으로서는, 전자 장치의 납땜을 고려하여 금, 은, 동, 니켈, 팔라듐, 주석, 로듐, 코발트의 단일 부재, 또는 그들 합금의 단층 혹은 적층한 것을 이용한다.
C. 전자 부품 탑재층(110)
전자 부품 탑재층(110)은 PSR(101) 상에 설치되고 개구(111)가 형성된 금속층(121)과, 금속층(121) 상[개구(111)의 벽면을 포함함]에 실시된 제3 도금막(112)과, 제3 도금막(112) 상에 실시된 제4 도금막(113)을 구비하고, 전자 부품 탑재층(110)의 최하부의 금속층(121)은 제1 도금막(103)과 적어도 일부가 전기적으로 접속되어 있다.
금속층(121)의 재료로서는, 동 및 그 합금박, 스테인레스박, 알루미늄 및 그 합금박, 니켈 및 그 합금박, 주석 및 그 합금박을 이용할 수 있다.
제3 도금막(112)으로서는, 비교적 단단한 도금막, 예를 들어 니켈을 이용할 수 있고, 예를 들어 0.75 ㎛의 두께로 설치한다.
제4 도금막(113)으로서는, 금 범프나 땜납 범프 접속이 가능한, 예를 들어 금, 주석, 팔라듐, 혹은 땜납 도금이 이용된다.
본 실시 형태에 있어서, 제1 도금막(103)은 비아홀 도체, 제2 도금막(104)은 제1 도체 패턴을 구성하고, 금속층(121)은 제2 도체 패턴을 구성하고 있고, 이로 인해 전자 장치용 기판(10)은 2층 배선 기판으로서 기능한다.
(전자 장치용 기판의 제조 방법)
다음에, 제1 실시 형태에 관한 전자 장치용 기판의 제조 방법에 대해 설명한다. 도2 및 도3은 도1의 전자 장치용 기판의 제조 흐름을 도시하는 설명도이다.
우선, 금속층(121)/박리층(122)/캐리어층(123)의 3층 구성을 갖는 캐리어 부착 동박(120)을 준비하고[도2의 (a)], 또한 절연 필름으로서의 폴리이미드 테이프(132)에 접착제(131)를 예를 들어 12 ㎛의 두께로 도포 시공한 테이프재(130)를 지지 기판으로서 준비한다[도2의 (b)].
캐리어 부착 동박(120)이라 함은, 금속박(여기서는, 동박)을 제공하기 위해 18 ㎛ 이상의 두꺼운 금속박(여기서는, 동박)인 금속층(121)에, 후공정에서 박리할 수 있을 정도로 약한 접착성을 갖는 박리층(122)을 형성한 후, 전해법으로 얇은(예를 들어, 1 내지 5 ㎛) 금속박인 캐리어층(123)을 형성한 기재(基材)이다.
이들을 도2의 (c)에 도시한 바와 같이, 캐리어 부착 동박(120)의 캐리어층(123)과 테이프재(130)의 접착제(131)를 마주보게 하여 겹치고, 한 쌍의 롤(210a, 210b) 사이에 통과시켜 캐리어 부착 동박(120)과 테이프재(130)를 롤 라미네이트법으로 접합한다. 이에 의해, 테이프재(130)는 접착제(131)가 캐리어층(123) 표면과 접합된 상태가 된다.
또한, 박리층(122)과 캐리어층(123)의 밀착력을, 박리층(122)과 금속층(121) 의 밀착력보다 크게 함으로써 후공정에 있어서 금속층(121)과 박리층(122) 사이를 기계적인 박리에 의해 분리할 수 있다. 이 박리층(122)은 상기 밀착력 차이를 갖는 것이면, 유기계 박리층, 무기계 박리층 중 어느 것이라도 좋다.
다음에, 도2의 (d)에 도시한 바와 같이 스크린 인쇄법 등에 의해 금속층 (121) 상에 PSR(101)을 예를 들어 15 ㎛의 두께로 도포 시공한다.
다음에, 도2의 (e)에 도시한 바와 같이 포토 마스크(107)를 거쳐서 PSR(101)에 자외선(108)을 조사한 후 현상 공정을 거쳐서 도2의 (f)에 도시한 바와 같이 PSR(101)에 원하는 형상의 개구(102)를 형성한다.
다음에, 도2의 (g)에 도시한 바와 같이 개구(102)에 제1 도금막(103)을 금속층(121)과 적어도 일부가 전기적으로 접속하도록 형성하고, 제1 도금막(103) 상에 다시 제2 도금막(104)을 실시한다. 제1 도금막(103)의 두께는, 동 또는 그 합금 도금의 경우에는 5 ㎛ 이상으로 하고, 니켈 또는 그 합금 도금의 경우에는 3 ㎛ 이상으로 한다. 제1 도금막(103)과 제2 도금막(104)을 합한 두께가, PSR(101)의 두께보다 얇아지도록 이들의 도금막을 형성한다.
다음에, 도3의 (h)에 도시한 바와 같이 코어 기판(11)을 PSR(101) 상에 접착시킨다. 코어 기판(11)에는, 예를 들어 UV 박리 테이프를 사용한다. 이 코어 기판(11)에는, UV 박리 테이프 이외에도 외부 접속 배선층(100)으로부터 간단히 박리할 수 있는 재료를 사용해도 좋다. 또한, 외부 접속 단자가 되는 제2 도금막(104)과 코어 기판(11)은 공기층(105)에 의해 접촉되어 있지 않아, 코어 기판(11)을 박리하는 경우에 있어서도 박리에 의한 수지 잔류 찌꺼기에 의한 제2 도금막(104)에 의 오염 등의 문제는 회피된다.
또한, 코어 기판(11)을 부여함으로써 전자 장치용 기판(10)의 강도를 높여, 본 발명의 제2 실시 형태에서 나타내는 전자 장치의 제조 공정에 있어서의 물리적인 스트레스에 대해 전자 부품 탑재층(110)과 외부 접속 배선층(100)을 보호할 수 있다.
다음에, 도3의 (i) 및 도3의 (j)에 도시한 바와 같이 캐리어 부착 동박(120)의 금속층(121)으로부터 박리층(122), 캐리어층(123) 및 테이프재(130)[접착제(131), 폴리이미드 테이프(132)]를 기계적인 박리에 의해 제거한다.
다음에, 도3의 (k) 및 도3의 (l)에 도시한 바와 같이 포토 마스크(115) 및 자외선(108) 등에 의해 금속층(121)에 원하는 패턴을 형성한다.
마지막으로, 도3의 (m)에 도시한 바와 같이 금속층(121)의 표면[개구(111)의 벽면을 포함함]에 제3 도금막(112)을 형성하고, 다시 그 위에 제4 도금막(113)을 형성한다. 제3 도금막(112) 및 제4 도금막(113)은 전자 부품을 플립 접속하는 경우 등을 고려한 구성으로 하고 있다. 제3 도금막(112)은 비교적 단단한 도금막인 니켈을, 예를 들어 0.75 ㎛의 두께로 설치한다.
(본 발명의 제1 실시 형태의 효과)
본 실시 형태에 따르면, 이하의 효과를 발휘한다.
(1) 본 실시 형태에 관한 전자 장치용 기판은, 박판 형상의 전기 절연물을 구멍을 뚫어 개방시킨 내부에 도전물을 형성하고, 도체 패턴과 비아홀 도체를 겸용시켜 단층판으로 하고 있으므로, 이 단층판 상에 패키지 내부의 배선 패턴을, 금속 층을 가공함으로써 형성할 수 있기 때문에 코어 기판 리스 패키지와 동일한 매우 얇은 기판 두께를 가지면서 2층 배선이 가능해진다. 이에 의해, 코어 기판 리스 패키지에 있어서도 2층 배선 기판의 작성이 가능해진다. 또한, 상기 2층 배선 기판을 사용한 전자 장치의 제공이 가능해진다.
(2) 종래의 2배선 기판의 구조에서는, 외부 접속 단자로 되는 층과 비아홀로 되는 층이 각각 단독으로 필요했던 것이, 본 실시 형태에 따르면 1개로 하는 것이 가능해져 기판 두께를 얇게 하는 효과가 있다.
(3) 종래 기판 구성과 달리, 비아와 외부 접속 배선층이 일체화한 구성이므로, 비아홀용 랜드가 불필요해짐으로써 배선 면적의 축소화가 가능해져, 보다 소형의 전자 장치의 제공을 할 수 있다. 또한, PSR막이 얇음으로써 배선도 축소가 가능해지고, 소형인 PKG의 제공이 가능해진다.
[본 발명의 제2 실시 형태]
(전자 장치의 구성)
도4는 본 발명의 제2 실시 형태에 관한 전자 장치의 단면도이다.
전자 장치(200)는 제1 실시 형태에 관한 전자 장치용 기판(10)과, 상기 전자 장치용 기판(10)의 전자 부품 탑재층(110)에 범프(202)를 거쳐서 전기적 접속된 전자 부품(201)을 구비한다. 단, 전자 장치용 기판(10)의 코어 기판(11)은 제거되고, 제2 도금막(104) 상에 땜납(땜납 볼)(205)이 탑재되어 있다.
전자 부품(201)과 전자 부품 탑재층(110)은 범프(202)와 전자 부품 탑재층(110)의 전기적 접속을 보강하기 위해, 접착제(203)를 이용하여 고정되어 있다. 또한, 전자 부품(201)의 보호를 위해 그 주위가 밀봉 수지(204)로 덮여 있다.
전자 장치용 기판(10)의 외부 접속 배선층(100)의 도체 도금은 외부 접속에 사용되는 제2 도금막(104)과, 전자 부품 탑재층(110)과의 전기적 접속에 사용되는 제1 도금막(103)을 공유한 일체물로 이루어지고, 도체 패턴으로서의 역할 외에 외부 접속 단자와 상층[전자 부품 탑재층(110)]과의 전기적 접속용 비아홀 도체로서의 역할도 아울러 갖는다. 즉, 전자 부품(201)의 전기적 신호는 범프(202), 전자 부품 탑재층(110)의 도체 도금 및 외부 접속 배선층(100)의 제1 도금막(103)을 거쳐서 제2 도금막(104)에 전달되고, 제2 도금막(104)과 전기적 접속된 땜납(205)에 의해 외부로 전달되는 것이 가능하다.
(전자 장치의 제조 방법)
다음에, 도5를 참조하여 제2 실시 형태에 관한 전자 장치의 제조 방법에 관하여 설명한다. 도5는 도4의 전자 장치의 제조 흐름을 도시하는 설명도이다.
우선, 제1 실시 형태에 관한 전자 장치용 기판(10)을 준비하고, 또한 도5의 (a)에 도시한 바와 같이 전자 부품(201)의 출력 전극에 범프(202)를 설치한다.
다음에, 도5의 (b)에 도시한 바와 같이 전자 장치용 기판(10)의 전자 부품 탑재층(110)의 제4 도금(113)에 전자 부품(201)을 플립 칩 접속한다. 범프(202)와 전자 부품 탑재층(110)의 전기적 접속을 보강하기 위해 도5의 (c)에 도시한 바와 같이 접착제(203)를 이용하여 전자 부품(201)과 전자 부품 탑재층(110)을 고정한다.
다음에, 도5의 (d)에 도시한 바와 같이 전자 부품(201)의 보호를 위해 트랜 스퍼 몰드 등의 방법에 의해 밀봉 수지(204)로 전자 부품(201) 및 전자 부품 탑재층(110)의 전자 부품 탑재면 등을 덮는다.
다음에, 도5의 (e) 및 도5의 (f)에 도시한 바와 같이 코어 기판(11)을 PSR(101)로부터 박리 등에 의해 기계적으로 제거한다. 예를 들어, 코어 기판(11)의 재료로서 UV 박리 테이프를 이용하고 있는 경우에는, UV광을 조사시켜 접착력을 없앤 후에 기계적으로 박리를 행하고 코어 기판(11)을 제거한다.
마지막으로, 도5의 (g)에 도시한 바와 같이 외부 접속 배선층(100)의 공기층(105)으로 되어 있었던 개구(102)의 제2 도금막(104) 상에 땜납 볼(205)을 탑재한다.
(본 발명의 제2 실시 형태의 효과)
본 실시 형태에 따르면, 이하의 효과를 발휘한다.
코어 기판의 제거에 의해 얇은 전자 장치를 얻을 수 있는 것 외에, 제1 실시 형태에 관한 기판에 전자 부품을 실장하기 전에 캐리어층(123)과 테이프재(130)를 물리적으로 박리하여 제거해 버리므로, 이 캐리어층(123)이 부착된 테이프재(130)에는 전자 장치를 실장하는 공정에서 인가되는 열이 인가되지 않고 끝나 산화나 왜곡의 문제가 발생되지 않는다. 이로 인해, 박리한 캐리어층(123)이 부착된 테이프재(130)를 재이용하여, 본 실시 형태에서는 폴리이미드의 테이프재(130)이므로 가요성 배선판으로서 재이용이 가능해진다. 이에 의해, 반도체 장치 작성시에 발생되는 폐기물을 삭감할 수 있어 지구 환경 보호에의 공헌이 가능해진다.
[본 발명의 제3 실시 형태]
(전자 장치용 기판의 제조 방법)
다음에 제1 실시 형태에 관한 전자 장치용 기판(10)과 동일한 구성의 기판에 대해, 다른 제조 방법을 제3 실시 형태로서 설명한다. 본 실시 형태에 관한 제조 방법에 있어서는, 제1 실시 형태에 있어서 설명한 제조 방법에서 이용한 폴리이미드 지지 기판[폴리이미드 테이프(132)]을 사용하지 않고 전자 장치용 기판을 제조하는 것이다.
또한, 본 실시 형태에 관한 전자 장치용 기판(10)에 의한 전자 장치의 구성 및 제조 방법은 제2 실시 형태에서 나타낸 것과 동일하다.
도6 및 도7은 도1의 전자 장치용 기판의 다른 제조 흐름을 도시하는 설명도이다.
우선, 제1 실시 형태와 마찬가지로 금속층(121)과 캐리어층(123) 사이에 박리층(122)을 갖는 3층 구성의 캐리어 부착 동박(120)을 준비한다[도6의 (a)].
또한, 박리층(122)과 캐리어층(123)의 밀착력을 박리층(122)과 금속층(121)의 밀착력보다 크게 함으로써 후공정에 있어서 금속층(121)과 박리층(122) 사이를 기계적인 박리에 의해 분리할 수 있다. 이 박리층(122)은, 상기 밀착력 차이를 갖는 것이면 유기계 박리층, 무기계 박리층 중 어느 것이라도 좋다.
다음에, 도6의 (b)에 도시한 바와 같이 스크린 인쇄법 등에 의해 금속층(121) 상에 PSR(101)을 예를 들어 15 ㎛의 두께로 도포 시공한다.
다음에, 도6의 (c)에 도시한 바와 같이 포토 마스크(107)를 거쳐서 PSR(101)에 자외선(108)을 조사한 후, 현상 공정을 거쳐서 도6의 (d)에 도시한 바와 같이 PSR(101)에 원하는 형상의 개구(102)를 형성한다.
다음에, 도6의 (e)에 도시한 바와 같이 개구(102)에 제1 도금막(103)을 금속층(121)과 적어도 일부가 전기적으로 접속하도록 형성하고, 제1 도금막(103) 상에 다시 제2 도금막(104)을 실시한다. 제1 도금막(103)의 두께는, 동 또는 그 합금 도금의 경우에는 5 ㎛ 이상으로 하고, 니켈 또는 그 합금 도금의 경우에는 3 ㎛ 이상으로 한다. 제1 도금막(103)과 제2 도금막(104)을 합한 두께가, PSR(101)의 두께보다 얇아지도록 이들 도금막을 형성한다.
다음에, 도6의 (f)에 나타낸 바와 같이 코어 기판(11)을 PSR(101) 상에 접착시킨다. 코어 기판(11)에는, 예를 들어 UV 박리 테이프를 사용한다. 이 코어 기판(11)에는, UV 박리 테이프 이외에도 외부 접속 배선층(100)으로부터 간단히 박리할 수 있는 재료를 사용해도 좋다. 또한, 외부 접속 단자가 되는 제2 도금막(104)과 코어 기판(11)은 공기층(105)에 의해 접촉되어 있지 않아, 코어 기판(11)을 박리하는 경우에 있어서도 박리에 의한 수지 잔류 찌꺼기에 의한 제2 도금막(104)에의 오염 등의 문제는 회피된다.
또한, 코어 기판(11)을 제공함으로써 전자 장치용 기판(10)의 강도를 높여, 본 발명의 제2 실시 형태에서 나타내는 전자 장치의 제조 공정에 있어서의 물리적인 스트레스에 대해 전자 부품 탑재층(110)과 외부 접속 배선층(100)을 보호할 수 있다.
다음에, 도7의 (g) 및 도7의 (h)에 도시한 바와 같이 캐리어 부착 동박(120)의 금속층(121)으로부터 박리층(122) 및 캐리어층(123)을 기계적인 박리에 의해 제 거한다.
다음에, 도7의 (i) 및 도7의 (j)에 도시한 바와 같이 포토 마스크(115) 및 자외선(108) 등에 의해 금속층(121)에 원하는 패턴을 형성한다.
마지막으로, 도7의 (k)에 도시한 바와 같이 금속층(12l)의 표면[개구(111)의 벽면을 포함함]에 제3 도금막(112)을 형성하고, 다시 그 위에 제4 도금막(113)을 형성한다. 제3 도금막(112) 및 제4 도금막(113)은 전자 부품을 플립 접속하는 경우 등을 고려한 구성으로 하고 있다. 제3 도금막(112)은 비교적 단단한 도금막인 니켈을, 예를 들어 0.75 ㎛의 두께로 설치한다. 제4 도금막(113)은 금 범프나 땜납 범프 접속이 가능한, 예를 들어 금, 주석, 팔라듐, 혹은 땜납 도금을 실시하고 있다.
(본 발명의 제3 실시 형태의 효과)
본 실시 형태에 따르면, 본 발명의 제1 실시 형태의 효과 이외에 이하의 효과를 발휘한다.
본 실시 형태에서는, 제1 실시 형태에서 사용한 폴리이미드 테이프를 사용하지 않는 제조 방법으로 하고 있으므로 기판 제조에 있어서의 저가격화가 가능해진다.
[본 발명의 그 밖의 실시 형태]
본 발명은 상기 각 실시 형태에 한정되지 않고, 본 발명의 기술 사상을 일탈 혹은 변경하지 않는 범위 내에서 다양한 변형이 가능하다.
(1) 상기 각 실시 형태에 있어서, 전자 부품(201)의 탑재에 범프(202)를 이 용한 플립 칩 공법 이외에, 전자 부품 탑재층에 전자 부품(201)을 다이본딩하고, 금속 세선을 사용한 와이어본딩에 의한 전기 신호의 접속을 행해도 좋다.
(2) 상기 각 실시 형태에 있어서, 외부 출력 단자에 땜납 볼을 사용한 BGA(Ball Grid Array) 구조를 나타냈지만, LGA(Land Grid Array) 구조의 전자 장치의 형태를 취해도 좋다.
(3) 상기 각 실시 형태에 있어서, 1개의 전자 부품(201)을 이용한 예를 나타냈지만 복수개의 부품을 탑재하는 이른바 멀티 칩 패키지라도 전혀 지장은 없다.
(4) 단위 영역에 복수개의 전자 부품을 어레이 형상으로 탑재하고, 일괄적으로 수지 밀봉한 후, 다이싱 등으로 단위 장치에 상당하도록 개편으로 절단하는 전자 장치에 대해서도 본 발명을 적용할 수 있다.
(5) 상기 각 실시 형태에 있어서, 전자 장치용 기판 및 전자 장치의 구조와 제조 방법에 대해 나타냈지만, 본 발명의 전자 장치의 구조는 장치의 실장에 있어서 장치를 적층하여 실장 면적을 작게 하는 PoP(Package on Package)에 대응할 수 있는 전자 장치이며, 종래의 전자 장치와 비교하면 얇게 적층하는 것이 가능해진다.
(6) 상기 각 실시 형태에 있어서는, 전자 부품이 IC 칩 이외에, 콘덴서, 인덕터, 트랜지스터, 다이오드, MEMS, 전기적 필터 등의 기능 부품이라도 마찬가지로 본 발명을 적용할 수 있다. 특히, 박형 소형이 요구되는 휴대 전화나 IC 카드에 사용되는 전자 장치에 적절하게 적용할 수 있다.
본 발명에 따르면, 코어 기판 리스 패키지와 동일한 매우 얇은 기판 두께를 가지면서 2층 배선이 가능한 전자 장치용 기판 및 상기 전자 장치용 기판을 구비한 전자 장치를 얻을 수 있다. 또한, 코어 기판 리스 패키지와 동일한 매우 얇은 기판 두께를 가지면서 2층 배선이 가능하고, 또한 제조 비용과 폐기물(코어 기판)을 억제 가능한 전자 장치용 기판 및 상기 전자 장치용 기판을 구비한 전자 장치를 얻을 수 있다.

Claims (22)

  1. 박판 형상의 보강 기판과, 상기 보강 기판 상에 설치된 전기 절연물 및 상기 전기 절연물에 형성된 개구 내에 설치된 제1 도체 패턴과 비아홀 도체를 구비한 외부 접속 배선층을 적층한 전자 장치용 기판에 있어서,
    상기 제1 도체 패턴과 상기 비아홀 도체는 일체로 형성되어 있고, 상기 전기 절연물의 상기 보강 기판과는 반대의 면 상에 상기 비아홀 도체와 적어도 일부가 전기적으로 접속된 제2 도체 패턴이 형성되어 있는 것을 특징으로 하는 전자 장치용 기판.
  2. 제1항에 있어서, 상기 제1 도체 패턴과 상기 보강 기판 사이에는 공기층이 존재하는 것을 특징으로 하는 전자 장치용 기판.
  3. 제1항에 있어서, 상기 보강 기판은 아크릴, 에폭시, 폴리이미드, 또는 접착제를 표면에 도포 시공한 금속물 중 어느 하나, 혹은 이들을 조합한 것인 것을 특징으로 하는 전자 장치용 기판.
  4. 제1항에 있어서, 상기 제1 도체 패턴과 상기 비아홀 도체의 일체물은 금, 은, 동, 니켈, 팔라듐, 주석, 로듐, 코발트의 단일 부재, 또는 그들 합금의 단층 혹은 적층한 것인 것을 특징으로 하는 전자 장치용 기판.
  5. 제1항에 있어서, 상기 제1 도체 패턴과 상기 비아홀 도체의 일체물은 그 구성 중에 적어도 동 또는 그 합금 도금을 5 ㎛ 이상, 혹은 니켈 또는 그 합금 도금을 3 ㎛ 이상 갖고 있는 것을 특징으로 하는 전자 장치용 기판.
  6. 제1항에 있어서, 상기 제1 도체 패턴과 상기 비아홀 도체의 일체물의 높이(두께)는 상기 전기 절연물의 높이(두께)보다도 낮은(얇은) 것을 특징으로 한 전자 장치용 기판.
  7. 제1항에 있어서, 상기 전기 절연물은 솔더 레지스트, 포토 솔더 레지스트인 것을 특징으로 하는 전자 장치용 기판.
  8. 금속층과 캐리어층을 갖는 복합 기판의 상기 금속층 상에 전기 절연물을 형성하는 공정과, 상기 전기 절연물에 개구를 형성하는 공정과, 상기 개구에 제1 도체 패턴과 비아홀 도체의 일체물을 형성하는 공정과, 상기 전기 절연물의 상기 복합 기판과는 반대의 면에 박판 상의 보강 기판을 접착시키는 공정과, 상기 복합 기판을 상기 금속층만을 남기고 물리적으로 박리하는 공정과, 남겨진 상기 금속층에 제2 도체 패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  9. 제8항에 있어서, 상기 복합 기판은 상기 금속층과 상기 캐리어층 사이에 박리층을 구비하는 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  10. 제9항에 있어서, 상기 금속층과 상기 박리층을 거친 상기 캐리어층과의 접착력이, 상기 금속층과 상기 전기 절연물과의 접착력보다도 작은 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  11. 제9항에 있어서, 상기 박리층은 유기계 박리층 또는 무기계 박리층인 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  12. 제8항에 있어서, 상기 금속층은 동 및 그 합금박, 스테인레스박, 알루미늄 및 그 합금박, 니켈 및 그 합금박, 혹은 주석 및 그 합금박인 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  13. 제8항에 있어서, 상기 복합 기판은 상기 캐리어층측에 지지 기판이 점착되어 있는 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  14. 제13항에 있어서, 상기 지지 기판은 절연 필름인 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  15. 제13항에 있어서, 상기 지지 기판은 접착제가 부착된 전기 절연 필름이며, 상기 접착제를 이용하여 상기 복합 기판에 일체화시키는 것을 특징으로 하는 전자 장치용 기판의 제조 방법.
  16. 전기 절연물, 상기 전기 절연물에 형성된 개구 내에 상기 전기 절연물의 두께보다도 얇게 설치된 제1 도체 패턴과 비아홀 도체의 일체물 및 상기 전기 절연물의 한쪽 면 상에 형성된 상기 비아홀 도체와 적어도 일부가 전기적으로 접속된 제2 도체 패턴을 구비한 전자 장치용 기판과,
    상기 제2 도체 패턴과 전기적으로 접속되는 전극을 갖는 전자 부품과,
    상기 전자 부품을 덮는 절연성 피복 재료를 구비한 것을 특징으로 하는 전자 장치.
  17. 제16항에 있어서, 상기 제1 도체 패턴에는 땜납이 접속되어 있는 것을 특징으로 하는 전자 장치.
  18. 제16항에 있어서, 상기 전자 부품은 상기 제2 도체 패턴과 금속 세선을 거쳐서 전기적으로 접속되어 있는 것을 특징으로 하는 전자 장치.
  19. 제16항에 있어서, 상기 전자 부품은 상기 제2 도체 패턴과 범프를 거쳐서 전기적으로 접속되어 있는 것을 특징으로 하는 전자 장치.
  20. 제19항에 있어서, 상기 제2 도체 패턴은 범프 접속이 가능한 도금막이 실시되어 있는 것을 특징으로 하는 전자 장치.
  21. 제1항 내지 제7항 중 어느 한 항에 기재된 전자 장치용 기판을 사용한 전자 장치의 제조 방법이며,
    상기 전자 장치용 기판에 전자 부품을 탑재하는 공정과, 상기 전자 부품의 소정의 전극과 상기 제2 도체 패턴을 전기적으로 접속하는 공정과, 적어도 상기 전자 부품과 상기 제2 도체 패턴과의 전기적 접속부를 절연성 피복 재료로 피복하는 공정과, 상기 전자 장치용 기판으로부터 상기 보강 기판을 제거하는 공정을 갖는 것을 특징으로 하는 전자 장치의 제조 방법.
  22. 제21항에 있어서, 상기 보강 기판을 제거하는 공정은 물리적인 박리에 의해 행해지는 것을 특징으로 하는 전자 장치의 제조 방법.
KR1020060094462A 2006-04-10 2006-09-28 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 KR100834657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006107842A JP4171499B2 (ja) 2006-04-10 2006-04-10 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JPJP-P-2006-00107842 2006-04-10

Publications (2)

Publication Number Publication Date
KR20070101094A true KR20070101094A (ko) 2007-10-16
KR100834657B1 KR100834657B1 (ko) 2008-06-02

Family

ID=38573946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094462A KR100834657B1 (ko) 2006-04-10 2006-09-28 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법

Country Status (3)

Country Link
US (1) US7705245B2 (ko)
JP (1) JP4171499B2 (ko)
KR (1) KR100834657B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147427A (ja) * 2006-12-11 2008-06-26 Shinko Electric Ind Co Ltd 電子部品装置及び電子部品の実装方法
US8020967B2 (en) * 2007-07-18 2011-09-20 Brother Kogyo Kabushiki Kaisha Liquid discharge apparatus and method for producing liquid discharge apparatus
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
KR102086792B1 (ko) * 2013-09-02 2020-03-09 삼성전자주식회사 착탈 가능한 장치를 포함하는 전자 장치
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP6451178B2 (ja) * 2014-09-26 2019-01-16 日立化成株式会社 半導体装置の製造方法
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
JP6897640B2 (ja) 2018-08-02 2021-07-07 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379119B1 (ko) * 1997-11-19 2003-04-07 이비덴 가부시키가이샤 다층 프린트배선판과 그의 제조 방법
JP4345679B2 (ja) 2000-10-18 2009-10-14 日本電気株式会社 半導体装置搭載用配線基板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
JP4245370B2 (ja) 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
JP4067507B2 (ja) 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
JP4460341B2 (ja) 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP2004274071A (ja) 2004-04-20 2004-09-30 Nec Toppan Circuit Solutions Inc 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Also Published As

Publication number Publication date
JP2007281301A (ja) 2007-10-25
KR100834657B1 (ko) 2008-06-02
US20070235218A1 (en) 2007-10-11
US7705245B2 (en) 2010-04-27
JP4171499B2 (ja) 2008-10-22

Similar Documents

Publication Publication Date Title
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
US8230591B2 (en) Method for fabricating an electronic device substrate
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP2001244365A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
JP3003624B2 (ja) 半導体装置
JP2010141132A (ja) 半導体装置の製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JPH11204560A (ja) 半導体装置及びその製造方法
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JPH06177315A (ja) 多層リードフレーム
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
KR101578109B1 (ko) 전자소자용 리드 프레임 이를 이용한 전자소자용 패키지 및 이들의 제조방법
JP2011066454A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee