JP2004274071A - 半導体装置用基板並びに半導体装置及びそれらの製造方法 - Google Patents

半導体装置用基板並びに半導体装置及びそれらの製造方法 Download PDF

Info

Publication number
JP2004274071A
JP2004274071A JP2004123894A JP2004123894A JP2004274071A JP 2004274071 A JP2004274071 A JP 2004274071A JP 2004123894 A JP2004123894 A JP 2004123894A JP 2004123894 A JP2004123894 A JP 2004123894A JP 2004274071 A JP2004274071 A JP 2004274071A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
forming
wiring
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004123894A
Other languages
English (en)
Inventor
Toshiaki Ishii
俊明 石井
Toshio Ofusa
俊雄 大房
Atsushi Sasaki
淳 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
NEC Toppan Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Toppan Circuit Solutions Inc filed Critical NEC Toppan Circuit Solutions Inc
Priority to JP2004123894A priority Critical patent/JP2004274071A/ja
Publication of JP2004274071A publication Critical patent/JP2004274071A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高密度で薄型であり、かつ高い平滑性をもつ実装面を実現でき、実装の確実性の向上を図る。
【解決手段】液状樹脂が硬化されてなる絶縁層１と、表面が前記絶縁層に被覆されずに前記絶縁層の表面よりも凹んだ位置にあり、かつ側面が前記絶縁層に被覆されるように前記絶縁層の一方の面内に形成され、外部要素に接続可能に配置された複数のランド電極４と、前記絶縁層の他方の面に形成され、複数のバイア５により前記各ランド電極と個別に接続された複数の配線領域と、前期複数の配線領域と接続する、配線上必要とされる層を設けた多層構造と、前記多層構造の最上層の配線領域３と個別に接続し、半導体チップに接続可能に配置された複数の接続電極２とを備えた半導体装置用基板並びに半導体装置及びそれらの製造方法。
【選択図】図１

Description

本発明は、半導体チップの搭載されるＢＧＡ(Ball Grid Array) 型の半導体装置用基板並びに半導体装置及びそれらの製造方法に係わり、特に、高密度で薄型かつ、はんだブリッジ等による短絡を阻止し得る半導体装置用基板並びに半導体装置及びそれらの製造方法に関する。
最近、ノートブック型パソコン、ハンディビデオ機器及び携帯電話などの携帯可能な電子機器が広く販売されている。このため、これら電子機器内に半導体装置を実装する際の半導体装置用基板に対して小形化、高機能化の要求が高まりつつある。
この種の半導体装置用基板には、ＬＳＩ等の半導体チップを搭載可能なＢＧＡ型のものがあり、具体的には、例えば、特許文献１に開示されたもの等が公知となっている。なお、半導体装置用基板に半導体チップが搭載されて樹脂封止されることにより、外部要素のマザーボード等に実装可能な半導体装置が製造される。
図８は係る半導体装置用基板を用いた半導体装置の構成を示す断面図である。この半導体装置としては、プリント配線板用の銅張積層板をベース基板３１とし、このベース基板３１にドリルを用いた機械的加工によって、略マトリクス状に複数の孔３２が形成される。
次いで、フォトリソグラフィ法により、ベース基板３１の両面の銅層のうち、上面の銅層が配線用パターン３３となり、他面の銅層が電極端子（以下、ランド電極という）３４となるようにパターニングされる。
配線用パターン３３として、高密度で複雑のため、単層では形成不可能なパターンを設ける場合、配線パターン３３を多層配置して配線の高密度化を図る必要がある。配線パターン３３の多層にあたっては、下層の配線パターン３３を含む表面に絶縁層３５が形成された後、同様に導電層（銅層）が形成され、この導電層がパターニングされて新たな配線パターン３３とされる。
この際、上下の配線パターン３３間で導通をとるため、絶縁層３５にスルーホール３６が形成され、スルーホール３６に形成される導電層を介して両配線パターン３３を導通させる。このとき、絶縁層３５は、所望部分にスルーホール３６を形成可能とするため、フォトリソグラフィ法によりパターニング可能な材質が望ましく、例えば感光性樹脂が適切なものとなっている。
また、各層の配線パターン３３の形成後、最上層の配線パターン３３の表面にＡｕめっきが施され、半導体チップ３７との接続（ワイヤ・ボンディング）適性が向上されている。
また、図９に示すように、ベース基板３１下面は、はんだ等から保護するためのソルダレジスト３８からなる保護層が各ランド電極３４間に形成され、各ランド電極には、はんだ等からなる導電性ボール３９が形成されている。
以下に公知文献を示す。
特開平８−３７３４５号公報
しかしながら以上のような半導体装置用基板では、配線パターン３３とランド電極３４とを導通させるために、ベース基板３１にドリルによる穴あけ加工が施されている。但し一般に、ドリル加工は微細な穴あけには不向きなため、この種の半導体装置用基板としては、通常の集積度の製品に適用される場合には何の問題もないが、より一層の高密度な集積化を必要とする用途には不向きとなっている。
また、ベース基板３１は、感光性樹脂等が塗布されてなる絶縁層３５の形成工程にて、支持基板として機能している。すなわち、ベース基板３１にはある程度の剛性（厚さ）が要求されるため、前述同様に、通常の製品としては何の問題もないが、より一層の薄型化を必要とする用途には不向きとなっている。
また、図９に示すように、ベース基板３１にソルダレジスト３８を塗布する方式は、ランド電極３４以外のソルダレジスト３８部分の平滑性が不十分である問題がある。この方式は、配線パターン３３及びランド電極３４が形成された凹凸のあるベース基板３１上にソルダレジスト３８を塗布して硬化させるため、ベース基板３１の凹凸がソルダレジスト３８の上面に継承されるので、平滑性が得られない。また、平滑性の不十分なソルダレジスト３８の上面が実装面となることにより、実装を確実に行なう観点から、多量のはんだが用いられるため、隣接する導電性ボール３９及びランド電極３４が、はんだのブリッジにより、短絡する可能性が生じている。このため、平滑な実装面により、必要最小限の量のはんだにより実装可能とすることが求められる。
またさらに、ベース基板３１上にソルダレジスト３８を塗布する方式は、ソルダレジスト３８の厚さを制御し難い問題がある。ソルダレジスト３８の厚みは、ソルダレジスト３
８表面からのランド電極３４の凹み量となり、実装に必要最小限のはんだを用いて実装するためには、この凹み量を適切に制御することが求められている。
本発明は上記実情を考慮してなされたもので、高密度で薄型であり、かつ高い平滑性をもつ実装面を実現でき、実装の確実性を向上し得る半導体装置用基板並びに半導体装置及びそれらの製造方法を提供することを目的とする。
請求項１に対応する発明は、絶縁層と、表面が前記絶縁層に被覆されずに前記絶縁層の表面よりも凹んだ位置にあり、かつ側面が前記絶縁層に被覆されるように前記絶縁層の一方の面内に形成され、外部要素に接続可能に配置された複数のランド電極と、前記絶縁層の他方の面に形成され、複数のバイアにより前記各ランド電極と個別に接続された複数の配線領域と、前期複数の配線領域と接続する、配線上必要とされる層を設けた多層構造と、前記多層構造の最上層の配線領域と個別に接続し、半導体チップに接続可能に配置された複数の接続電極とを備えた半導体装置用基板である。
また、請求項２に対応する発明は、請求項１に対応する半導体装置用基板を用いた半導体装置において、前記各接続電極に電気的に接続された半導体チップと、前記各ランド電極に個別に形成された複数の導電性ボールとを備え、少なくとも前記半導体チップとその前記各接続電極への接続部とが樹脂封止されてなる半導体装置である。
さらに、請求項３に対応する発明は、請求項１に対応する半導体装置用基板の製造方法において、シート状の金属材料上に、前記各ランド電極の形成位置とは異なる位置に選択的に絶縁層を形成する第１の絶縁層形成工程と、前記金属材料上でかつ前記絶縁層に囲まれた部分に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記絶縁層の上部に絶縁層を形成する第２の絶縁層形成工程と、めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、配線上必要とされる層を設け多層構造とする工程と、多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、前記金属材料をエッチングにより除去するエッチング工程と、前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程とを含んでいる半導体装置用基板の製造方法である。
また、請求項４に対応する発明は、請求項２に対応する半導体装置の製造方法において、シート状の金属材料上に、前記各ランド電極の形成位置とは異なる位置に選択的に絶縁層を形成する第１の絶縁層形成工程と、前記金属材料上でかつ前記絶縁層に囲まれた部分に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記絶縁層の上部に絶縁層を形成する第２の絶縁層形成工程と、
めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、
配線上必要とされる層を設け多層構造とする工程と、
多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、前記各接続電極に半導体チップを接続するチップ接続工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する樹脂封止工程と、前記金属材料をエッチングにより除去するエッチング工程と、前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程と、前記各ランド電極に個別に導電性ボールを形成する工程とを含んでいる半導体装置の製造方法である。
さらに、請求項５に対応する発明は、請求項１に対応する半導体装置用基板の製造方法において、シート状の金属材料上でかつ前記各ランド電極の形成位置に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記金属材料の上部に絶縁層を形成する絶縁層形成工程と、
めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、
配線上必要とされる層を設け多層構造とする工程と、
多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、前記金属材料をエッチングにより除去するエッチング工程と、前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程とを含んでいる半導体装置用基板の製造方法である。
また、請求項６に対応する発明は、請求項２に対応する半導体装置の製造方法において、シート状の金属材料上でかつ前記各ランド電極の形成位置に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記金属材料の上部に絶縁層を形成する絶縁層形成工程と、めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、配線上必要とされる層を設け多層構造とする工程と、多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、前記各接続電極に半導体チップを接続するチップ接続工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する樹脂封止工程と、前記金属材料をエッチングにより除去するエッチング工程と、前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程とを含んでいる半導体装置の製造方法である。
また、請求項７に対応する発明は、請求項３、５に対応する半導体装置用基板の製造方法において、絶縁層が感光性樹脂を硬化されてなり、所望の形状への形成は、感光性樹脂へのパターン露光、現像により行う半導体装置用基板の製造方法である。
である。
また、請求項８に対応する発明は、請求項４、６に対応する半導体装置の製造方法において、絶縁層が感光性樹脂を硬化されてなり、所望の形状への形成は、感光性樹脂へのパターン露光、現像により行う半導体装置の製造方法である。
また、請求項９に対応する発明は、請求項３、５に対応する半導体装置用基板の製造方法において、絶縁層が非感光性樹脂を硬化されてなり、所望の形状への形成は、レーザーによる微細加工により行う半導体装置用基板の製造方法である。
また、請求項１０に対応する発明は、請求項４、６に対応する半導体装置の製造方法において、絶縁層が非感光性樹脂を硬化されてなり、所望の形状への形成は、レーザーによる微細加工により行う半導体装置の製造方法である。
（用語）次に、以上のような本発明について適用される材料について補足説明する。
絶縁層は、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が適用可能である。また、バイアホール等を容易にかつ高精度で加工する観点から、感光性樹脂を用いることが好ましい。しかしながら非感光性樹脂を用いても、エキシマレーザ等を使用した微細加工により所望の形状に形成可能となっている。
また、絶縁層は、ランド電極の側面を被覆し、表面がランド電極の表面よりも下方に突出し、ランド電極とほぼ同一の大きさで開口している。また、半導体装置用基板は、１つの半導体チップが搭載可能な構造あるいは２つ以上の半導体チップが搭載可能な構造のいずれでもよい。
また、半導体装置用基板は、プリント回路部を配線上必要とされる層数とし、多層構造とした。絶縁層としては、従来のものが使用できる（段落番号０００６〜０００８）。エッチングストッパ層は、シート状の金属材料をエッチング除去するときにストッパとなるもので、例えば金属材料が銅で、過硫酸アンモニウム、過硫酸カリウム等の過硫酸塩類エッチング液、あるいは銅アンモニウム錯イオンを主成分とするアルカリ性水溶液からなるエッチング液を用いる場合には、はんだ等が使用される。
なお、エッチングストッパ層の材質は、配線材料に対して強い密着力を有し、エッチング液に腐食され難いものが良く、さらに金属材料に容易に形成可能なことが望ましい。具体的には、金属材料及びエッチング液との関係で適宜選択される。
また、エッチングストッパ層は、金属材料のエッチング後、少なくとも表面が除去される。このため、金属材料のエッチング液とは異なる液で、エッチングあるいは除去の可能な材料であることが好ましい。なお、エッチングストッパ層の少なくとも表面を除去した後、除去した厚さよりも薄い厚さで、Ａｕ、Ｐｄ等の金属で表面保護層を形成してもよい。
ここで、エッチングストッパ層の表面を除去する場合、エッチング量の制御により、ランド電極の凹み量を適切に制御可能となっている。また、エッチングストッパ層を除去する場合、エッチングストッパ層の形成の厚みを制御することにより、ランド電極の凹み量を適切に制御可能となっている。このような制御方法は、従来のソルダレジストの厚み制御とは異なり、高精度で制御可能である。特に、エッチングストッパ層を完全に除去する方式は、めっき量等のエッチングストッパ層の形成の厚み制御が高精度で可能なため、好ましい。
また、エッチングストッパ層の材質は、外部要素のプリント配線板等との接続に用いる材料（例えばはんだ）に対し、ぬれ性の高い材料が望ましい。エッチングストッパ層の形成方法には、めっき、蒸着、スパッタリング等があり、適宜選択可能となっている。
また、はんだを例にとると、はんだは、めっきによって、簡易に形成することが可能であり、金属材料が銅合金であれば、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いてエッチングすると、銅合金はエッチングされ、はんだ層はストッパ層となる。
シート状の金属材料としては、例えば、銅、銅合金、又は４２合金（４２重量％ Ｎｉ、残部 Ｆｅ）に代表される鉄−Ｎｉ合金等が使用可能となっており、特に、銅合金は、優れた熱伝導度と低い電気抵抗とを有する点で好ましい。
シート状の金属材料の厚さは、支持基板として機能する程度に厚く、かつエッチングによる除去の容易な程度に厚すぎない厚さが必要とされ、例えば０．１５ｍｍ〜０．３５ｍｍ程度の範囲内にあることが好ましい。また、金属材料としては、平滑性が求められるが、これは通常の金属材料の有する平滑性の程度でもよい。
バイアの形成工程にて、めっきにより、バイアホール内を充填することは、バイアホール内での気泡の形成を阻止する観点から好ましい。具体的には、金属材料に通電する電解
めっきが可能であり、簡易な工程でバイアホール内を充填可能となっている。
バイア上に、配線領域及び接続電極からなる導体回路を形成する工程では、常法のサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の電解Ｃｕめっきが適用可能であるが、バイアが形成済のため、導体回路が容易に形成可能となっている。
サブトラクティブ法としては、例えば無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、全面に１０μｍ厚の電解銅めっきが施される。また、レジスト（例、ＰＭＥＲ；商品名：東京応化工業（株）製）が塗布され、乾燥された後、露光、現像、エッチング、レジスト剥離の各工程が実行される。また、レジストとしては、ネガ型の感光性レジストが望ましく、例えば、商品名ＰＭＥＲで呼ばれるレジストが使用可能である。また、塗布方法としては、浸漬、スクリーン印刷又はスピンコート等が適宜使用可能となっている。
セミアディティブ法としては、例えば、無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、レジスト（例、ＰＭＥＲ）が塗布され、乾燥された後、露光、現像され、配線領域及び接続電極となるパターン部に１０μｍ厚の電解銅めっきが施される。また、レジスト剥離後、薄い銅層がエッチング除去される。
フルアディティブ法としては、例えば、触媒付与、レジスト形成後、無電解めっきにより、配線領域及び接続電極が形成される。半導体チップの半導体装置用基板との接続法としては、ワイヤボンディング又はバンプ等がある。また、少なくとも半導体チップ及び半導体チップと半導体装置用基板との接続部を樹脂封止した後に、金属材料をエッチングする。
（作用）従って、請求項１に対応する発明は以上のような手段を講じたことにより、各ランド電極の表面が絶縁層の表面よりも凹んだ位置にあるようにしたので、導電性ボールを各ランド電極上に形成するとき及び導電性ボールを形成した半導体装置を外部要素に搭載するときに、突出した絶縁層表面がダムとして作用するので、接続用のはんだの量を適切に制御することができ、もって、実装の確実性の向上を期待することができる。
また、請求項２に対応する発明は、請求項１に対応する半導体装置用基板に半導体チップが接続され、かつ半導体チップとその接続部とが樹脂封止され、各ランド電極には導電性ボールが形成されたので、請求項１に対応する作用と同様の作用を奏する半導体装置を実現できる。
さらに、請求項３に対応する発明は、シート状の金属材料上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項１に対応する作用と同様の作用を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
さらに、請求項４に対応する発明は、シート状の金属材料上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項２に対応する作用と同様の作用を奏
する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
また、請求項５に対応する発明は、シート状の金属材料上に、選択的にエッチングストッパ層及び各ランド電極を形成し、しかる後、順次、絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項１に対応する作用と同様の作用を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
また、請求項６に対応する発明は、シート状の金属材料上に、選択的にエッチングストッパ層及び各ランド電極を形成し、しかる後、順次、絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項２に対応する作用と同様の作用を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
また、請求項７に対応する発明は、絶縁層が感光性樹脂から形成されるため、バイアホール等を容易にかつ高精度で加工できる。
また、請求項８に対応する発明は、絶縁層が感光性樹脂から形成されるため、バイアホール等を容易にかつ高精度で加工できる。
また、請求項９に対応する発明は、絶縁層が非感光性樹脂を硬化されてなり、所望の形状への形成は、レーザーによる微細加工により行うため、高精度で加工できる。
また、請求項１０に対応する発明は、絶縁層が非感光性樹脂を硬化されてなり、所望の形状への形成は、レーザーによる微細加工により行うため、高精度で加工できる。
以上説明したように請求項１の発明によれば、各ランド電極の表面が絶縁層の表面よりも凹んだ位置にあるようにしたので、導電性ボールを各ランド電極上に形成するとき及び導電性ボールを形成した半導体装置を外部要素に搭載するときに、突出した絶縁層表面がダムとして作用するので、接続用のはんだの量を適切に制御することができ、もって、実装の確実性の向上を期待できる半導体装置用基板を提供できる。
また、請求項２の発明によれば、請求項１の半導体装置用基板に半導体チップが接続され、かつ半導体チップとその接続部とが樹脂封止され、各ランド電極には導電性ボールが形成されたので、請求項１と同様の効果を奏する半導体装置を提供できる。
さらに、請求項３の発明によれば、シート状の金属材料上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項１の効果を奏する
半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置用基板を提供できる。
さらに、請求項４の発明によれば、シート状の金属材料上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項２の効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置の製造方法を提供できる。
また、請求項５の発明によれば、シート状の金属材料上に、選択的にエッチングストッパ層及び各ランド電極を形成し、しかる後、順次、絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項１の効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成できる半導体装置用基板を提供できる。
また、請求項６の発明によれば、シート状の金属材料上に、選択的にエッチングストッパ層及び各ランド電極を形成し、しかる後、順次、絶縁層を形成し、各バイア及び各配線領域を形成し、さらに多層構造、各バイア及び各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、金属材料をエッチングにより除去し、エッチングストッパ層の少なくとも表面を除去するので、請求項２の効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成するできる半導体装置を提供できる。
さらに、請求項７の発明によれば、絶縁層が感光性樹脂から形成されるため、バイアホール等を容易にかつ高精度で加工できる半導体装置用基板の製造方法を提供できる。
さらに、請求項８の発明によれば、絶縁層が感光性樹脂から形成されるため、バイアホール等を容易にかつ高精度で加工できる半導体装置の製造方法を提供できる。
さらに、請求項９の発明によれば、絶縁層が非感光性樹脂を硬化されてなり、所望の形状への形成は、レーザーによる微細加工により行うため、高精度で加工できる半導体装置用基板の製造方法を提供できる。
さらに、請求項１０の発明によれば、絶縁層が非感光性樹脂を硬化されてなり、所望の形状への形成は、レーザーによる微細加工により行うため、高精度で加工できる半導体装置の製造方法を提供できる。
以下、本発明の実施の形態について図面を参照して説明する。
本発明の半導体装置用基板は、絶縁層と、表面が前記絶縁層に被覆されずに前記絶縁層の表面よりも凹んだ位置にあり、かつ側面が前記絶縁層に被覆されるように前記絶縁層の一方の面内に形成され、外部要素に接続可能に配置された複数のランド電極と、前記絶縁層の他方の面に形成され、複数のバイアにより前記各ランド電極と個別に接続された複数の
配線領域と、前期複数の配線領域と接続する、配線上必要とされる層を設けた多層構造と、前記多層構造の最上層の配線領域と個別に接続し、半導体チップに接続可能に配置された複数の接続電極とを備えている。ここで多層構造については、従来より実施されていることであり、以下の説明では省略する。
（第１の実施の形態）図１は本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図である。多層構造は図示していない。この半導体装置用基板は、液状樹脂が硬化されてなる絶縁層１と、絶縁層１の一方の面に形成され、半導体チップに接続可能に配置された複数の接続電極２と、絶縁層１の一方の面に形成され、各接続電極２に個別に接続された複数の配線領域３と、表面が絶縁層１に被覆されずに絶縁層１の表面よりも凹んだ位置にあり、かつ側面が絶縁層１に被覆されるように絶縁層１の他方の面内に形成され、外部要素に接続可能に配置された複数のランド電極４と、各ランド電極４と各配線領域２とを個別に接続する複数のバイア５とを備えている。
また、各配線領域３及び絶縁層１からなる面は、接続電極２上を除き、保護層６にて覆われている。ここで、絶縁層１は、液状の絶縁樹脂の塗布、乾燥により形成される。絶縁樹脂としては、エポキシ樹脂系、アクリル樹脂系の絶縁樹脂等が適用可能となっている。
各接続電極２は、半導体チップに良好に接続するためのめっき層２ａが表面に形成されている。めっき層２ａは、導電層（銅層）上の下地がＮｉ層であり、Ｎｉ層上にＡｕ層が形成されてなる。
各ランド電極４は、エッチングストッパ層としてのはんだ層４ａが表面に形成され、はんだ層４ａの一部又は全部が除去されると、図２に示すように、表面が絶縁層１に被覆されずに絶縁層１の表面よりも凹んだ位置にあり、かつ側面が絶縁層１に被覆されるように絶縁層１の他方の面内に形成される。
次に、このような半導体装置用基板の製造方法について説明する。始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、全域に耐酸性テープとしてのドライフィルム（図示せず）が貼着される。しかる後、この銅合金１０の表面には、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。
この感光性絶縁樹脂は、ランド電極４の形成位置に対応するパターンが露光され、現像されることにより、ランド電極４の形成位置の絶縁層が穴径０．６ｍｍで除去され、もって、図３（ａ）に示すように、２０μｍ厚の絶縁層１ａが選択的に形成される。
続いて、銅合金１０を電極として電解ニッケルめっき工程が実行され、図３（ｂ）に示すように、絶縁層１ａに囲まれた銅合金１０部分に、５μｍ厚のはんだ層４ａが形成される。はんだ層４ａは、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、厚さ１μｍから１０μｍ程度、特に２μｍから８μｍ程度に形成されることが好ましい。
また、このような銅合金１０は、硫酸銅めっき液に浸漬され、電解銅めっき工程が施されることにより、図３（ｃ）に示すように、１０μｍ厚の銅層１１が形成される。
再び、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂が印刷される。この絶縁樹脂は、各ランド電極表面のはんだ層４ａを一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、もって、図４（ａ）に示すように、２０μｍ厚の絶縁層１ａとあわせて４０μｍ厚の絶縁層１が形成される。
次に、銅合金１０を電極として電解銅めっき工程が施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール１２内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
続いて、全面に無電解銅めっきが厚さ０．５μｍで施され、電解めっきが厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。さらに、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が浸漬により、両面に１０μｍ厚で塗布される。この液状レジストは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパタ−ニングされる。
しかる後、銅層が選択的にエッチングされて除去され、また裏面のレジストがドライフィルムごと剥離され、もって、図４（ｂ）に示すように、接続電極２及び配線領域３が形成された構造となる。
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施される。すなわち、図４（ｃ）に示すように、接続電極２上に、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図４（ｃ）に示す構造は、出荷可能な半導体装置用基板となっている。
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示せず）、しかる後、銅合金１０が過硫酸アンモニウムを用いて、エッチングにより除去される。このとき、はんだ層４ａがエッチングストッパ層となり、図４（ｄ）に示すように、銅合金１０のみが除去される。続いて、図４（ｅ）に示すように、はんだ層４ａが剥離除去され、ドライフィルムが剥離され、半導体装置用基板が完成される。
上述したように第１の実施の形態によれば、絶縁層１が液状樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現できると共に、高い平滑性をもつ実装面を実現でき、さらに、各ランド電極４の表面が絶縁層１の表面よりも凹んだ位置にあるようにしたので、導電性ボールを各ランド電極４上に形成するとき及び導電性ボールを形成した半導体装置を外部要素に搭載するときに、突出した絶縁層１表面がダムとして作用するので、接続用のはんだの量を適切に制御することができ、はんだブリッジによる回路の短絡等の不良が発生しにくく、もって、実装の確実性の向上を期待することができる。
また、シート状の銅合金１０上にビルドアップし、その後銅合金１０を除去するため、高い平滑性を有する絶縁層１を実現でき、また、薄型化された場合でも容易に、高い信頼性で製造することができる。
さらに、各ランド電極４の表面がエッチングストッパ層として機能する材料により形成されるので、上述した効果を容易かつ確実に奏することができる。また、製造工程としては、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるはんだ層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチ
ングにより除去し、はんだ層４ａを除去するので、上述した効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
さらに、高精度で厚さを制御し易いはんだ層４ａを設け、しかる後、はんだ層４ａを除去するので、ランド電極４の凹み量を容易に制御でき、もって、実装時のはんだ量も高精度に制御することができる。
（第２の実施の形態）次に、本発明の第２の実施の形態に係る半導体装置用基板について図１を用いて説明する。
すなわち、本実施の形態に係る半導体装置用基板は、第１の実施形態の製造方法を変形させたものであり、各ランド電極４におけるはんだ層４ａを形成した後に絶縁層１を形成する製造方法であって、完成品の構造としては図１に示した構造と同一構造となっている。
次に、このような半導体装置用基板の製造方法について説明する。始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、図示しないドライフィルムが貼着される。しかる後、この銅合金１０の表面には、浸漬により、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が２５μｍ厚で塗布される。なお、液状レジストの塗布厚は、後に形成するランド電極４の厚さよりも厚いことが必要であり、例えば２５〜５０μｍ程度が好ましい。
この液状レジストは、ランド電極４の形成位置のパターンに対応して露光され、現像されることにより、ランド電極４の形成位置の部分が穴径０．６ｍｍで除去され、もって、図５（ａ）に示すように、２０μｍ厚のレジスト層１３が選択的に形成される。
続いて、銅合金１０を電極として電解はんだめっきが施され、図５（ｂ）に示すように、レジスト層１３に囲まれた銅合金１０部分に、１０μｍ厚のはんだ層４ｂが形成される。はんだ層４ａは、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、さらに、後にエッチングによってその一部を除去するため、厚さは、５μｍから１５μｍ程度が好ましく、特に８μｍから１０μｍ程度に形成されることが好ましい。
なお、このはんだ層４ａ上に電解銅めっきを施し、１５μｍ厚程度の銅層を形成し、ランド電極４を補強してもよい。次に、図５（ｃ）に示すように、レジスト１３が剥離される。
続いて前述同様に、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。この絶縁樹脂は、各ランド電極４を一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、図５（ｄ）に示すように、４０μｍ厚の絶縁層１が形成される。
銅合金１０を電極として電解銅めっきが施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール１２内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
続いて、全面に無電解めっきが厚さ０．５μｍで施され、電解めっきを厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。さらに、感光性の液状レジスト（ＰＭＥＲ）が浸漬により、両面に厚さ１０μｍで塗布される。この液状レジス
トは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパターニングされる。
しかる後、塩化第二鉄を用いたエッチングにより、銅層が選択的に除去され、また、裏面のレジストがドライフィルムごと剥離され、もって、図５（ｅ）に示すように、接続電極２及び配線領域３が形成された構造となる。
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施され、図５（ｆ）に示すように、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図５（ｆ）に示す構造は、出荷可能な半導体装置用基板となっている。
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示略）、しかる後、銅合金１０がエッチングにより除去される。このとき、はんだ層４ａがエッチングストッパ層となり、図５（ｇ）に示すように、銅合金のみが除去される。また、図５（ｈ）に示すように、はんだ層４ａが塩化第二鉄により５μｍだけエッチングされ、ドライフィルムが剥離され、半導体装置用基板が完成される。
上述したように第２の実施の形態によれば、第１の実施形態の効果に加え、製造工程としては、シート状の銅合金１０上に、選択的にはんだ層４ａ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチングにより除去し、はんだ層４ａを一部除去するので、第１の実施形態の効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ａを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（第３の実施の形態）次に、本発明の第３の実施の形態に係る半導体装置について説明する。
図６はこの半導体装置の構成を示す断面図であり、図１と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。すなわち、本実施の形態に係る半導体装置は、第１又は第２の実施形態の変形形態であり、図１に示す装置に対し、図６に示すように、各接続電極２に電気的に接続された半導体チップ２１と、各ランド電極４に個別に形成された複数の導電性ボール２２とを備え、少なくとも半導体チップ２１とその各接続電極２への接続部とが絶縁樹脂２３により封止されて形成されている。
なお、第１の実施の形態における図４（ｃ）と、第２の実施の形態における図５（ｆ）とは互いに同一内容の工程のため、ここでは図４（ｃ）の工程のみを例に挙げ、その後工程を続けるように本実施の形態を説明する。
次に、このような半導体装置の製造方法について説明する。図４（ｃ）に示す工程の後、基板中央の半導体チップ搭載部に半導体チップ２１が搭載され、図７（ａ）に示すように、半導体チップ２１と接続電極２とがボンディングワイヤ２４を介して接続される。
続いて、この半導体チップの搭載面は、図７（ｂ）に示すように、エポキシ樹脂等の絶縁樹脂２３で封止される。さらに、図７（ｃ）に示すように、銅合金１０がエッチングに
より除去される。このとき、ランド電極４のはんだ層４ａがエッチングストッパーとなるため、ランド電極４内部やバイア５等は除去されず、銅合金１０のみが除去される。
しかる後、図７（ｄ）に示すように、はんだ層４ａが剥離除去され、さらに、図７（ｅ）に示すように、各ランド電極４に導電性ボール２２が形成される。これにより、半導体装置が完成される。
上述したように第３の実施の形態によれば、第１の実施形態に係る半導体装置用基板に半導体チップ２１が接続され、かつ半導体チップ２１とその接続部とが樹脂封止されているので、第１の実施形態の作用効果により、高密度化並びに薄型化を期待でき、もって、高機能化を期待することができる。
また、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるはんだ層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去し、はんだ層４ａを剥離除去し、各ランド電極４に導電性ボール２２を形成するので、上述した作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
なお、本実施の形態では詳述を避けたが、図５（ｆ）の後工程を続けて半導体装置を製造する場合、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的にはんだ層４ａ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去し、はんだ層４ａを一部除去し、各ランド電極４（はんだ層４ａ）上に導電性ボール２２を形成するので、本実施形態の作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ａを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（他の実施の形態）なお、上記第３の実施の形態では、図４（ｃ）又は図５（ｆ）に示す工程の後に半導体チップ２１を搭載して最後に銅合金１０を除去することにより半導体装置を製造する場合について説明したが、これに限らず、図４（ｅ）又は図５（ｈ）に示すはんだ層４ａの除去工程の後、半導体チップ２１と接続電極２とがボンディングワイヤ２４を介して接続される工程と、半導体チップ２１の搭載面が絶縁樹脂２３で封止される工程と、ランド電極４に導電性ボール２２が形成される工程とを付加することにより、図６に示す構造の半導体装置を製造しても、本発明を同様に実施して同様の効果を得ることができる。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図 同実施の形態におけるランド電極の概略構成を説明するための斜視図 同実施の形態における製造方法を説明するための工程断面図 同実施の形態における製造方法を説明するための工程断面図 本発明の第２の実施の形態における製造方法を説明するための工程断面図 本発明の第３の実施の形態に係る半導体装置の構成を示す断面図 同実施の形態における製造方法を説明するための工程断面図 従来の半導体装置用基板を用いた半導体装置の構成を示す断面図 従来の半導体装置用基板を用いた半導体装置の一部を拡大して示す断面図
符号の説明
１，１ａ…絶縁層
２…接続電極
２ａ…めっき層
３…配線領域
４…ランド電極
４ａ…はんだ層
５…バイア
６…保護層
１０…銅合金
１１…銅層
１２…バイアホール
１３…レジスト層
２１…半導体チップ
２２…導電性ボール
２３…絶縁樹脂
２４…ボンディングワイヤ

Claims (6)

  1. 液状樹脂が硬化されてなる絶縁層と、
    表面が前記絶縁層に被覆されずに前記絶縁層の表面よりも凹んだ位置にあり、かつ側面が前記絶縁層に被覆されるように前記絶縁層の一方の面内に形成され、外部要素に接続可能に配置された複数のランド電極と、
    前記絶縁層の他方の面に形成され、複数のバイアにより前記各ランド電極と個別に接続された複数の配線領域と、
    前期複数の配線領域と接続する、配線上必要とされる層を設けた多層構造と、
    前記多層構造の最上層の配線領域と個別に接続し、半導体チップに接続可能に配置された複数の接続電極とを備えたことを特徴とする半導体装置用基板。
  2. 請求項１に記載の半導体装置用基板を用いた半導体装置において、
    前記各接続電極に電気的に接続された半導体チップと、
    前記各ランド電極に個別に形成された複数の導電性ボールとを備え、
    少なくとも前記半導体チップとその前記各接続電極への接続部とが樹脂封止されてなることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置用基板の製造方法において、シート状の金属材料上に、前記各ランド電極の形成位置とは異なる位置に選択的に液状樹脂を塗布及び硬化させて絶縁層を形成する第１の絶縁層形成工程と、
    前記金属材料上でかつ前記絶縁層に囲まれた部分に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、
    めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、
    前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記絶縁層の上部に液状樹脂を塗布及び硬化させて絶縁層を形成する第２の絶縁層形成工程と、
    めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、
    配線上必要とされる層を設け多層構造とする工程と、
    多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、
    前記金属材料をエッチングにより除去するエッチング工程と、
    前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程とを含んでいることを特徴とする半導体装置用基板の製造方法。
  4. 請求項２に記載の半導体装置の製造方法において、
    シート状の金属材料上に、前記各ランド電極の形成位置とは異なる位置に選択的に液状樹脂を塗布及び硬化させて絶縁層を形成する第１の絶縁層形成工程と、
    前記金属材料上でかつ前記絶縁層に囲まれた部分に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、
    めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、
    前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記絶縁層の上部に液状樹脂を塗布及び硬化させて絶縁層を形成する第２の絶縁層形成工程と、
    めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、
    配線上必要とされる層を設け多層構造とする工程と、
    多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、
    前記各接続電極に半導体チップを接続するチップ接続工程と、
    少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する樹脂封止
    工程と、
    前記金属材料をエッチングにより除去するエッチング工程と、
    前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程と、
    前記各ランド電極に個別に導電性ボールを形成する工程とを含んでいることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の半導体装置用基板の製造方法において、
    シート状の金属材料上でかつ前記各ランド電極の形成位置に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、
    めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、
    前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記金属材料の上部に液状樹脂を塗布及び硬化させて絶縁層を形成する絶縁層形成工程と、
    めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、
    配線上必要とされる層を設け多層構造とする工程と、
    多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、
    前記金属材料をエッチングにより除去するエッチング工程と、
    前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程とを含んでいることを特徴とする半導体装置用基板の製造方法。
  6. 請求項２に記載の半導体装置の製造方法において、
    シート状の金属材料上でかつ前記各ランド電極の形成位置に選択的に前記各ランド電極の表面となる複数のエッチングストッパ層を形成するストッパ層形成工程と、
    めっきにより、前記各エッチングストッパ層上に前記各ランド電極を形成するランド形成工程と、
    前記各ランド電極を一部露出させるように、前記各ランド電極の上部及び前記金属材料の上部に液状樹脂を塗布及び硬化させて絶縁層を形成する絶縁層形成工程と、
    めっきにより、前記各バイア、及び前記各配線領域を形成する配線形成工程と、
    配線上必要とされる層を設け多層構造とする工程と、
    多層構造の最上絶縁層に、めっきにより、配線領域及び前記複数の接続電極を形成する配線形成工程と、
    前記各接続電極に半導体チップを接続するチップ接続工程と、
    少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する樹脂封止工程と、
    前記金属材料をエッチングにより除去するエッチング工程と、
    前記エッチングストッパ層の少なくとも表面を除去するストッパ層除去工程とを含んでいることを特徴とする半導体装置の製造方法。
JP2004123894A 2004-04-20 2004-04-20 半導体装置用基板並びに半導体装置及びそれらの製造方法 Pending JP2004274071A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123894A JP2004274071A (ja) 2004-04-20 2004-04-20 半導体装置用基板並びに半導体装置及びそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123894A JP2004274071A (ja) 2004-04-20 2004-04-20 半導体装置用基板並びに半導体装置及びそれらの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27354396A Division JP3855320B2 (ja) 1996-10-16 1996-10-16 半導体装置用基板の製造方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004274071A true JP2004274071A (ja) 2004-09-30

Family

ID=33128520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123894A Pending JP2004274071A (ja) 2004-04-20 2004-04-20 半導体装置用基板並びに半導体装置及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2004274071A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027706A (ja) * 2005-06-17 2007-02-01 Nec Corp 配線基板及びその製造方法並びに半導体パッケージ
JP2007299869A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 多層半導体パッケージ及びその製造方法
US7705245B2 (en) 2006-04-10 2010-04-27 Hitachi Cable, Ltd. Electronic device substrate and its fabrication method, and electronic device and its fabrication method
JP2012033974A (ja) * 2005-06-17 2012-02-16 Nec Corp 配線基板及び半導体パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027706A (ja) * 2005-06-17 2007-02-01 Nec Corp 配線基板及びその製造方法並びに半導体パッケージ
JP2012033974A (ja) * 2005-06-17 2012-02-16 Nec Corp 配線基板及び半導体パッケージ
JP2012033973A (ja) * 2005-06-17 2012-02-16 Nec Corp 配線基板及び半導体パッケージ
US7705245B2 (en) 2006-04-10 2010-04-27 Hitachi Cable, Ltd. Electronic device substrate and its fabrication method, and electronic device and its fabrication method
JP2007299869A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 多層半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
US10034368B2 (en) Flying tail type rigid-flexible printed circuit board
US7294929B2 (en) Solder ball pad structure
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
JP5882390B2 (ja) チップ／基板アセンブリを形成する方法
JP2003031925A (ja) 同一平面回路フィーチャを有する構造およびその製法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2012109526A (ja) 印刷回路基板及びその製造方法
JPH09246719A (ja) 基板の導体層の形成方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2004274071A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2000114412A (ja) 回路基板の製造方法
JP2004214704A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JP2004047666A (ja) 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法
JP2000307217A (ja) 配線パターンの形成方法及び半導体装置
JP2005129665A (ja) 半導体装置およびその製造方法
JPH05198901A (ja) プリント回路基板およびその製造方法
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Effective date: 20070529

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002