JP2000277652A

JP2000277652A - 半導体パッケージ

Info

Publication number: JP2000277652A
Application number: JP11116914A
Authority: JP
Inventors: Masato Nishizawa; 正登西沢; Masanori Noda; 正紀野田
Original assignee: Noda Screen Co Ltd; Nagase and Co Ltd
Current assignee: Noda Screen Co Ltd; Nagase and Co Ltd
Priority date: 1999-03-23
Filing date: 1999-03-23
Publication date: 2000-10-06

Abstract

(57)【要約】【課題】従来の半導体パッケージ基板では、半導体パ
ッケージを小さくしたり、安くすることはできない。【解決手段】パターン面と同一面の穴埋めし、穴埋め
部と銅を同時に薄く削ることができる高密度な半導体パ
ッケージ回路基板を使うことで、小さく安い半導体パッ
ケージが提供できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体パッケージの
構造に係わり、更に詳しくは高密度配線回路基板に実装
された半導体パッケージの構造に関するものである。

【０００２】

【従来の技術】近年、電子デバイスを高密度に実装する
ための回路基板は、回路基板の配線密度の限界により、
多層化されてきた。さらに、高密度配線と多層化を実現
するため、ビルドアップ基板が開発されている。一方、
半導体パッケージの小型化、高密度化のために開発され
たプラスティックボールグリッドアレー（以下、「ＰＢ
ＧＡ」と略す）に使われる回路基板は、ＩＣチップのボ
ンディングの狭ピッチ化に伴い、回路基板の配線密度を
上げることで対応してきた。

【０００３】図５は、従来のＰＢＧＡ用基板の製造法を
示す基板の断面図である。図５（ａ）の基板は、ＰＢＧ
ＡのＩＣチップを載せる部材を示している。基材２の両
面に銅箔３がラミネートされ、基板１ができている。

【０００４】図５（ｂ）に示す穴明工程は、基板１にＮ
Ｃドリラーにより、スルーホール４が空けられる。

【０００５】図５（ｃ）にＥＬ＋１ｓｔ銅メッキ工程
は、スルーホール４に無電解銅メッキにより基板１の上
面と下面を電気接続し、電気銅メッキにより銅を厚付
し、接続信頼性のある銅５を形成する。

【０００６】図５（ｄ）に示すパターン形成工程は、銅
上に感光性ドライフィルム（以下、「ＤＦ」と略す）を
ラミネートし、さらにこのＤＦを露光、現像し、銅を塩
化第２銅エッチング液でエッチングし、残ったＤＦを剥
離することで、銅パターン７が完成する。この時、銅は
銅箔３と銅５のあわせた厚みをエッチングされ銅パター
ン７が形成される。そのため、銅の厚みが厚いため、細
密パターンを形成することができない。

【０００７】図５（ｅ）に示すレジスト形成工程は、銅
パターン７のＩＣとのボンディング部と外部接続端子部
を除き、ソルダーレジスト９で被覆する。

【０００８】図５（ｆ）に示すＮｉ＋Ａｕメッキ工程
は、銅パターン７のボンディング部と外部接続端子をメ
ッキで、Ｎｉ＋Ａｕ８を析出させる。

【０００９】図５（ｇ）に示すフレーム形成工程は、完
成した回路基板を回路基板製造サイズよりパッケージ製
造サイズ切断し、フレーム１０を形成する。

【００１０】図６は、他の従来のＰＢＧＡ用基板の製造
法を示す基板の断面図である。銅メッキ後、先にスルー
ホールを熱硬化樹脂で穴埋めし、エッチングされる銅を
薄くすることで細密パターンを形成する考え方である。
図６（ａ）の基板、図６（ｂ）の穴明工程および図６
（ｃ）のＥＬ＋１ｓｔ銅メッキ工程は、図５に示す工程
と同じ為、説明は省略する。図６（ｄ）に示す熱硬化樹
脂穴埋め工程は、スクリーン印刷法で熱硬化樹脂１１を
スルーホール４の内部に穴埋めし、熱硬化樹脂１１を熱
硬化する。

【００１１】図６（ｅ）に示す突起平坦化工程は、スル
ーホール４より突出した熱硬化樹脂の凸部１２を研磨し
て、削り落とす。

【００１２】図６（ｆ）に示すパターン形成工程、図６
（ｇ）に示すレジスト形成工程、図６（ｈ）に示すＮｉ
＋Ａｕメッキ工程および図６（ｉ）に示すフレーム形成
工程は、図５に示す工程と同じ為、説明は省略する。

【００１３】図７に図６（ｄ）、図６（ｅ）に示した熱
硬化樹脂の穴埋め後と研磨後の拡大断面図を示す。図７
（ａ）は、熱硬化樹脂１１をスルーホール４に穴埋めし
た状態を示す。スクリーン印刷法で穴埋めされた熱硬化
樹脂は、穴埋め量のコントロールが難しいため、熱硬化
樹脂がスルーホール４から飛び出し、凸部１２を作った
り、スルーホール４内に凹部１３を作っている。この凸
部１２、凹部１３は基板１の片面に混在している。

【００１４】図７（ｂ）に熱硬化樹脂の凸部１２を研磨
し、平坦化した後の状態を示す。凹部１２に対応したス
ルーホールのショルダー部１６は、熱硬化樹脂１１が薄
いため、他のスルーホール４にある凸部１２を研磨する
とき、同時にショルダー部１６の銅５まで削られ、断線
する問題があるため、銅５を薄く削ることはできない。
そのため、銅の厚みが厚いため、細密パターンを形成す
ることができない。

【００１５】

【発明が解決しようとする課題】しかしながら、前述し
た回路基板を使った半導体パッケージの構造には次のよ
うな問題点がある。即ち、パターン化する銅の厚みが厚
いため、細密パターンが形成できなかった。そのため、
ＩＣチップの多ピン化に際しては、回路基板が大きくな
り、コストが安くできなかった。また、回路基板を小さ
くして、半導体パッケージを小型化することができなか
った。

【００１６】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、回路基板上にＩＣチップを搭
載する半導体パッケージにおいて、低コスト、小型化の
半導体パッケージを提供するものである。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、一方の面と反対側の面をスルーホールで電気接続す
る回路基板上にＩＣチップを実装する半導体パッケージ
において、前記スルーホールは、樹脂により充填されて
いるとともに、前記スルーホールから露出した前記樹脂
の表面は、前記回路基板に形成された銅パターン面とほ
ぼ同じであることを特徴とするものである。

【００１８】また、前記スルーホールの側面と前記樹脂
は、ほぼ隙間のないことを特徴とするものである。

【００１９】また、前記樹脂の線膨張係数は、回路基板
のＺ軸方向の線膨張係数とほぼ同じこと特徴とするもの
である。

【００２０】また、前記樹脂は、有機樹脂であることを
特徴とするものである。

【００２１】また、前記有機樹脂は、ＵＶ硬化型樹脂で
あることを特徴とするものである。

【００２２】また、前記樹脂は、導電性樹脂であること
を特徴とするものである。

【００２３】また、前記導電性樹脂は、銀ペースト樹脂
であることを特徴とするものである。

【００２４】また、前記導電性樹脂は、銅ペースト樹脂
であることを特徴とするものである。

【００２５】また、前記銅パターンの厚みは、前記スル
ーホールに付着した銅の厚みとほぼ同じであることを特
徴とするものである。

【００２６】また、前記銅パターンは、前記スルーホー
ルに付着した銅より覆われていることを特徴とするもの
である。

【００２７】また、前記銅パターンの表面は、金属で覆
われていることを特徴とするものである。

【００２８】また、前記金属は、ニッケルであることを
特徴とするものである。

【００２９】また、前記回路基板は、ビルドアップ基板
のコア基板であることを特徴とするものである。

【００３０】

【発明の実施の形態】以下図面に基づいて本発明におけ
る半導体パッケージの構造について説明する。図１は本
発明の半導体パッケージの回路基板の製造工程を示す基
板の断面図である。図２は本発明の実施の形態で、半導
体パッケージの回路基板のスルーホール部を拡大した断
面図である。図３は本発明の他の実施の形態で、半導体
パッケージのビルドアップ基板のコア材に本発明の回路
基板を使ったものの断面図である。図４は本発明の半導
体パッケージの製造工程を示した断面図である。従来技
術と同一部材は同一符号で示す。

【００３１】図１は、本発明の半導体パッケージの回路
基板の製造工程を示す。図１（ａ）、図１（ｂ）、図１
（ｃ）は、従来技術と同じであるため、説明を省略す
る。図１（ｄ）に示すＵＶ硬化型樹脂穴埋め工程は、ス
ルーホール４にＵＶ硬化型樹脂６を印刷法で穴埋めす
る。この時、基板１の両面に凸部１２が形成される。

【００３２】なお、本発明に使用されるＵＶ硬化型樹脂
は、例えばエポキシアクリレート樹脂である。

【００３３】図１（ｅ）に示すＵＶ硬化型樹脂の仮硬化
工程は、穴埋めされたＵＶ硬化型樹脂６をＵＶで露光
し、硬化させるが、後工程でＵＶ硬化型樹脂の凸部１２
を平坦に削りやすくするため、ＵＶ硬化型樹脂６を仮硬
化させた状態で硬化を一旦止める。

【００３４】図１（ｆ）に示す突起平坦化工程は、ＵＶ
硬化型樹脂６の凸部１２を削ることで平坦化すると同時
に、銅５も同時に均等に削ることで、銅の厚みを均等に
薄くする。この時の銅の厚みは、スルーホール４内の銅
の厚みとほぼ同じにすることで、スルーホール４の電気
接続の信頼性を確保することが可能である。

【００３５】図１（ｇ）に示すＵＶ硬化型樹脂本硬化工
程は、削り終わり残ったＵＶ硬化型樹脂を加熱し、本硬
化させる。

【００３６】図１（ｈ）に示すパターン形成工程は、薄
くなった銅上にＤＦをラミネート、露光、銅エッチング
およびＤＦ剥離をすることで、銅パターン７を形成す
る。銅厚が薄いため、高密度な配線が形成できる。

【００３７】図１（ｉ）に示すＮｉ＋Ａｕメッキ工程
は、銅パターン上にＩＣとのボンディングに必要なＮｉ
＋Ａｕ８をメッキで覆う。

【００３８】なお、本明細書中に使用される用語「Ｎｉ
＋Ａｕメッキ工程」とは、Ｎｉメッキを施した後に、Ａ
ｕでさらにメッキを行う工程をいう。

【００３９】図１（ｊ）に示すレジスト形成工程は、Ｉ
Ｃとのボンディング部と外部接続端子部を露出するよう
にソルダーレジスト９を形成する。銅パターン７の厚み
が薄いため、高信頼性が要求される半導体パッケージ用
回路基板の場合、銅パターン７全体にＮｉ＋Ａｕ８を覆
ったが、信頼性の要求が低い場合、レジスト形成工程を
Ｎｉ＋Ａｕメッキ工程の前にすることも可能である。

【００４０】図１（ｋ）に示すフレーム形成工程は、完
成した回路基板を回路基板製造サイズよりパッケージ製
造サイズに切断し、フレーム１０を形成する。

【００４１】図２は本発明の半導体パッケージ用回路基
板のスルーホール部のＵＶ硬化型樹脂の穴埋めと研磨と
の工程を示す拡大断面図である。図２（ａ）は、ＵＶ硬
化型樹脂仮硬化後の拡大図である。ＵＶ硬化型樹脂６
は、スルーホール４よりはみ出し、銅５上に凸部１２を
形成している。半導体パッケージ用回路基板に使われる
ガラス布有機基板は、Ｘ軸方向とＹ軸方向との線膨張係
数が約１４ＰＰＭ／ＣＭ、Ｚ軸方向の線膨張係数が約６
０ＰＰＭ／ＣＭであり、線膨張係数に差が有る。ＵＶ硬
化型樹脂は、スルーホール内に穴埋めされているため、
ＵＶ硬化型樹脂の線膨張係数をガラス布有機基板のＺ軸
方向の線膨張係数に合わせることで、信頼性のある回路
基板となる。

【００４２】図２（ｂ）は、ＵＶ硬化型樹脂研磨後の基
板の拡大断面図である。ＵＶ硬化型樹脂６は凸部１２が
削られスルーホール４上はフラットとなると同時に、基
材２上の銅５中の電解銅１５が均等に削られ、スルーホ
ール４の無電解銅１４と電解銅１５とをあわせた側面の
銅厚とほぼ同じになっている。ＵＶ硬化型樹脂６が半硬
化のまま、スルーホールよりはみ出した状態より削り出
しているため、スルーホール４のショルダー部の銅の削
り込みはなく、銅５とＵＶ硬化型樹脂６の削り面は同一
で、フラットな状態を保っている。また、銅５がスルー
ホール４及び銅箔３を覆っているため、銅５と銅箔３の
界面が、露出しないため、良好な電気接続の信頼性を確
保できる。

【００４３】本発明の基板構造により実際に銅パターン
に形成された配線密度を表１に示す。

【００４４】

【表１】

【００４５】本発明および従来技術の、基材の銅箔は１
２ミクロンであり、無電解銅と電解銅とを１５ミクロン
付けることで、トータル２７ミクロンの銅厚となってい
る。その後、本発明ではＵＶ硬化型樹脂と銅とを削るこ
とで、銅の厚みは、１５ミクロン程度まで薄くなってい
る。一方、従来技術では、銅をほとんど削ることができ
ないため、２５ミクロン程度の厚みとなっている。この
厚みの違いのため、パターン形成に同じプロセスを使う
ことで、本発明は４０ミクロンパターンに４０ミクロン
スペースの配線が形成できた。一方従来技術では、５７
ミクロンパターンに５７ミクロンスペースの配線が形成
できた。このことは、１．２７ミリグリッドに０．４５
ミリランドパターンに対し、従来技術は６本のパターン
が形成できるが、本発明では、９本のパターンが形成で
き、約１．５倍のパターン密度が可能となることを示し
ている。本説明では、穴埋め樹脂にＵＶ硬化型樹脂を例
に取り説明したが、穴埋め樹脂に銀ペースト、銅ペース
ト等の導電性樹脂を使うことで、基板上下の電気接続の
一部を導電性樹脂が補うことにより、スルーホール径を
小さくすることができるため、さらに効果を増すことが
できる。

【００４６】図３は、本発明の基板構造をビルドアップ
基板のコア材に適用した時のビルドアップ基板の断面図
である。この例では、コア基板１７は、４層板であり、
コア基板１７に内層パターン１９がある。コア基板１７
のスルーホール４内には、ＵＶ硬化型樹脂６が充填さ
れ、細密パターンが形成できるように銅５とＵＶ硬化型
樹脂６とが均一かつ薄く削られ、銅パターン７が形成さ
れている。このコア基板１７の上に内層絶縁膜２１とビ
アホール２０を介して、ビルドアップパターン２２が形
成し、ソルダーレジスト９により表面を覆うことでビル
ドアップ部１８を形成している。従来のコア基板の表面
の銅の厚みは厚いため、細密パターンが形成できず、ビ
ルドアップ部のパターンを多層化する必要が有ったが、
本発明の基板構造でビルドアップパターンを細密化する
ことで、多層化する層数を減らすことができる。

【００４７】図４は、本発明の半導体パッケージ製造工
程を示した断面図である。図４（ａ）に示すフレーム基
板は、図１で示した基板製造工程で完成した半導体パッ
ケージ用フレーム基板である。

【００４８】図４（ｂ）に示すダイボンド工程は、ＩＣ
２４をダイボンド材２３によりフレーム１０上に固定す
る。

【００４９】図４（ｃ）に示すワイヤーボンディング工
程は、ＩＣ２４上のパッドとフレーム１０上のボンディ
ングパターンをワイヤー２５により電気接続する。高配
線密度配線の半導体パッケージ用回路基板を使っている
ため、ボンディングパターンのピッチも小さくなってい
る。

【００５０】図４（ｄ）に示す封止工程は、ＩＣ２４の
信頼性を確保するため、封止樹脂２６によりＩＣ２４を
覆う。

【００５１】図４（ｅ）に示すボール付け工程は、外部
端子となる半田ボール２７をフレーム１０の外部端子パ
ッド上に半田ボールを載せ、リフローすることで形成す
る。

【００５２】図４（ｆ）に示す単個化工程は、フレーム
１０に形成された半導体パッケージを個片に切断するこ
とで、半導体パッケージ２８を形成する。上記半導体パ
ッケージは、ＰＢＧＡを例にしたが、外部端子が突起電
極である必要はなく、ランドグリッドアレイの様な平面
外部端子、プラスティックリードレスチップキャリアー
の様なスルーホール外部端子であっても問題はない。ま
た、マルチチップパッケージであっても問題がないこと
は言うまでもない。

【００５３】本発明の半導体パッケージをＰＢＧＡに適
用したときの、パッケージの設計例を表２に示す。

【００５４】

【表２】

【００５５】従来、２層基板を使った３２６ピンＰＢＧ
Ａパッケージは、外部端子が１．２７ミリピッチで２７
ミリ角の大きさであったが、本発明の半導体パッケージ
では外部端子が１．０ミリでありパッケージサイズは２
１ミリ角となり、パッケージサイズを約４０％小さくす
ることができた。また、４層基板を使った４５６ピンＰ
ＢＧＡパッケージは、外部端子が１．２７ミリピッチで
３５ミリ角の大きさであったが、本発明の半導体パッケ
ージでは外部端子が１．０ミリ、パッケージサイズは２
９ミリ角となり、パッケージサイズを約３０％小さくす
ることができた。

【００５６】

【発明の効果】以上説明したように、本発明の構造の半
導体パッケージは、パッケージサイズを小さくすること
が出来、低コストの半導体パッケージを提供することが
できる。

【００５７】また、スルーホールの側面と穴埋め樹脂の
間にほぼ隙間がないことで、高密度のパッケージ基板を
提供できるため、小さな半導体パッケージを安価に作る
ことができる。

【００５８】また、樹脂の線膨張係数が、回路基板のＺ
軸方向の線膨張係数とほぼ同じことで、信頼性のある半
導体パッケージを提供できる。

【００５９】また、樹脂が有機樹脂であることで、安価
な材料を使うことが可能となる。

【００６０】また、有機樹脂がＵＶ硬化型樹脂であるこ
とで、半硬化の状態で樹脂を削ることが可能となり、銅
と樹脂を均一に削ることが可能となる。

【００６１】また、樹脂が導電性樹脂であることで、ス
ルーホール径を小さくすることができることで、高密度
配線の回路基板が使った半導体パッケージを提供でき
る。

【００６２】また、導電性樹脂が銀ペーストであること
で、容易にスルーホール内に充填することが可能とな
る。

【００６３】また、導電性樹脂が銅ペーストであること
で、容易にスルーホール内に充填することが可能とな
る。

【００６４】また、銅パターンの厚みを穴に付着した銅
の厚みとほぼ同じにすることで、信頼性があり、高密度
配線の回路基板を使った半導体パッケージを提供でき
る。

【００６５】また、スルーホールにメッキされた銅で銅
パターンを覆うことで、メッキされた銅と銅パターンの
界面が露出しないことで、信頼性がある回路基板を使っ
た半導体パッケージを提供できる。

【００６６】また、銅パターンが金属で覆われているこ
とで、信頼性のあるパターンを作ることが可能となる。

【００６７】また、覆う金属にニッケルを使うことで、
ＩＣ実装の下地金属と同じとなり、安価に作ることが可
能となる。

【００６８】また、ビルドアップ基板のコア基板に概回
路基板を使うことで、安価なパッケージ用基板となり、
安価な半導体パッケージを提供できる。

【図面の簡単な説明】

【図１】本発明に係わる半導体パッケージ用回路基板の
製造方法を示す基板の断面図である。

【図２】本発明に係わる半導体パッケージ用回路基板の
スルーホール部の断面図である。

【図３】本発明に係わる他の半導体パッケージ用回路基
板を示す基板の断面図である。

【図４】本発明に係わる半導体パッケージの製造方法を
示す半導体パッケージの説明図である。

【図５】従来の半導体パッケージ用回路基板の製造方法
を示す基板の断面図である。

【図６】他の従来の半導体パッケージ用回路基板の製造
方法を示す基板の断面図である。

【図７】他の従来の半導体パッケージ用回路基板の穴部
の断面を示す説明図である。

【符号の説明】

１基板２基材３銅箔４スルーホール５銅６ＵＶ硬化型樹脂７銅パターン８Ｎｉ＋Ａｕ９ソルダーレジスト１０フレーム１１熱硬化樹脂１２凸部１３凹部１４無電解銅１５電気銅１６ショルダー部１７コア基板１８ビルドアップ部１９内層パターン２０ビアホール２１層間絶縁膜２２ビルドアップパターン２３ダイボンド材２４ＩＣ２５ワイヤー２６封止樹脂２７半田ボール２８半導体パッケージ

Claims

【特許請求の範囲】

【請求項１】一方の面と反対側の面をスルーホールで
電気接続する回路基板上にＩＣチップを実装する半導体
パッケージにおいて、前記スルーホールは、樹脂により
充填されているとともに、前記スルーホールから露出し
た前記樹脂の表面は、前記回路基板に形成された銅パタ
ーン面とほぼ同じであることを特徴とした半導体パッケ
ージ。
【請求項２】前記スルーホールの側面と前記樹脂は、
ほぼ隙間のないことを特徴とする請求項１に記載の半導
体パッケージ。
【請求項３】前記樹脂の線膨張係数は、回路基板のＺ
軸方向の線膨張係数とほぼ同じこと特徴とする請求項１
また２に記載の半導体パッケージ。
【請求項４】前記樹脂は、有機樹脂であることを特徴
とする請求項１から３に記載の半導体パッケージ。
【請求項５】前記有機樹脂は、ＵＶ硬化型樹脂である
ことを特徴とする請求項４に記載の半導体パッケージ。
【請求項６】前記樹脂は、導電性樹脂であることを特
徴とする請求項１から３に記載の半導体パッケージ。
【請求項７】前記導電性樹脂は、銀ペースト樹脂であ
ることを特徴とする請求項６に記載の半導体パッケー
ジ。
【請求項８】前記導電性樹脂は、銅ペースト樹脂であ
ることを特徴とする請求項６に記載の半導体パッケー
ジ。
【請求項９】前記銅パターンの厚みは、前記スルーホ
ールに付着した銅の厚みとほぼ同じであることを特徴と
する請求項１から８に記載の半導体パッケージ。
【請求項１０】前記銅パターンは、前記スルーホール
に付着した銅により覆われていることを特徴とする請求
項９に記載の半導体パッケージ。
【請求項１１】前記銅パターンの表面は、金属で覆わ
れていることを特徴とする請求項１から１０に記載の半
導体パッケージ。
【請求項１２】前記金属は、ニッケルであることを特
徴とする請求項１０に記載の半導体パッケージ。
【請求項１３】前記回路基板は、ビルドアップ基板の
コア基板であることを特徴とする請求項１から１０に記
載の半導体パッケージ。