JPH1065048A - キャリア基板の製造方法 - Google Patents
キャリア基板の製造方法Info
- Publication number
- JPH1065048A JPH1065048A JP8218859A JP21885996A JPH1065048A JP H1065048 A JPH1065048 A JP H1065048A JP 8218859 A JP8218859 A JP 8218859A JP 21885996 A JP21885996 A JP 21885996A JP H1065048 A JPH1065048 A JP H1065048A
- Authority
- JP
- Japan
- Prior art keywords
- carrier substrate
- film
- etching
- manufacturing
- inner bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 低価格で、高信頼性のあるキャリア基板
を生産性良く得ることのできる新規なキャリア基板の製
造方法を提供する。 【解決手段】 ベースフィルム１０の表面にインナーバ
ンプ１２を、裏面に該インナーバンプ１２とスルーホー
ル１４を通る配線膜１５を介して電気的に接続された外
部端子５を有するキャリア基板の製造にあたり、外部端
子５を、ベースフィルム１１の少なくとも表面に外部端
子形成用金属膜１１を積層したものを用意し、該金属膜
１１を選択的にハーフエッチングすることにより形成す
る。
を生産性良く得ることのできる新規なキャリア基板の製
造方法を提供する。 【解決手段】 ベースフィルム１０の表面にインナーバ
ンプ１２を、裏面に該インナーバンプ１２とスルーホー
ル１４を通る配線膜１５を介して電気的に接続された外
部端子５を有するキャリア基板の製造にあたり、外部端
子５を、ベースフィルム１１の少なくとも表面に外部端
子形成用金属膜１１を積層したものを用意し、該金属膜
１１を選択的にハーフエッチングすることにより形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、キャリア基板、特
に絶縁性のベースフィルムの一方の主面にインナーバン
プが、他方の主面に該インナーバンプとスルーホールを
通る配線膜を介して電気的に接続された外部端子を有す
るキャリア基板の製造方法に関する。
に絶縁性のベースフィルムの一方の主面にインナーバン
プが、他方の主面に該インナーバンプとスルーホールを
通る配線膜を介して電気的に接続された外部端子を有す
るキャリア基板の製造方法に関する。
【０００２】
【従来の技術】最近の携帯電話、ビデオカメラ、ノート
タイプパーソナルコンピュータ等の携帯型電子回路装置
においては、樹脂封止型ＬＳＩパッケージを絶縁配線基
板に実装している。このような電子回路装置は、最近の
ディジタル化の流れに伴ってシステム化された高集積半
導体装置が使用されている。このような半導体装置にお
いては、入出力端子数の増加が必要とされるという傾向
があり、そして、一つの電子回路装置に使用される半導
体装置の数量の増加という傾向もあり、従って、半導体
装置の高密度実装を達成するＬＳＩパッケージが強く要
求されている。
タイプパーソナルコンピュータ等の携帯型電子回路装置
においては、樹脂封止型ＬＳＩパッケージを絶縁配線基
板に実装している。このような電子回路装置は、最近の
ディジタル化の流れに伴ってシステム化された高集積半
導体装置が使用されている。このような半導体装置にお
いては、入出力端子数の増加が必要とされるという傾向
があり、そして、一つの電子回路装置に使用される半導
体装置の数量の増加という傾向もあり、従って、半導体
装置の高密度実装を達成するＬＳＩパッケージが強く要
求されている。
【０００３】そのような高密度実装を実現するパッケー
ジとして下記のようなものが知られている。その第１の
ものを図３に示す。これは、フリップチップ実装で知ら
れている半田バンプ３を半導体素子電極２につけたもの
を、キャリア基板４にフリップチップ実装してパッケー
ジとするものである。具体的には、バンプ３付き半導体
素子１をキャリア基板４上の配線（ランド）６に接触す
るように実装し、リフローにより半田を溶融させて接合
させ、その後、半導体素子１とキャリア基板４との間に
液状の封止樹脂７を充填してパッケージとする。外部端
子５はランドグリッド或いは半田ボールにより形成す
る。
ジとして下記のようなものが知られている。その第１の
ものを図３に示す。これは、フリップチップ実装で知ら
れている半田バンプ３を半導体素子電極２につけたもの
を、キャリア基板４にフリップチップ実装してパッケー
ジとするものである。具体的には、バンプ３付き半導体
素子１をキャリア基板４上の配線（ランド）６に接触す
るように実装し、リフローにより半田を溶融させて接合
させ、その後、半導体素子１とキャリア基板４との間に
液状の封止樹脂７を充填してパッケージとする。外部端
子５はランドグリッド或いは半田ボールにより形成す
る。
【０００４】第２のパッケージを図４に示す。これは、
半導体素子１上の電極上に半田バンプを形成するのでは
なく、素子表面上にアレイ状に再配置し、それによって
半田バンプの配置ピッチを電極のそれよりも粗く（大き
く）し、これをキャリア基板４にフリップチップ実装技
術を駆使してパッケージ化したものである。このパッケ
ージは、図３に示すものと比較してキャリア基板４とし
て配線密度の低いものを使用できるので、低価格化でき
る。というのは、配線密度が高いほど高価になるキャリ
ア基板の配線密度は、半導体素子電極のボンドパッドピ
ッチに依存するが、本パッケージにおいては、半導体素
子１の電極をウェハ技術を用いて電極ピッチが大きくな
るようにアレイ状に素子１表面上にて再配置しており、
従って配線密度の低いキャリア基板を用いることができ
るからである。
半導体素子１上の電極上に半田バンプを形成するのでは
なく、素子表面上にアレイ状に再配置し、それによって
半田バンプの配置ピッチを電極のそれよりも粗く（大き
く）し、これをキャリア基板４にフリップチップ実装技
術を駆使してパッケージ化したものである。このパッケ
ージは、図３に示すものと比較してキャリア基板４とし
て配線密度の低いものを使用できるので、低価格化でき
る。というのは、配線密度が高いほど高価になるキャリ
ア基板の配線密度は、半導体素子電極のボンドパッドピ
ッチに依存するが、本パッケージにおいては、半導体素
子１の電極をウェハ技術を用いて電極ピッチが大きくな
るようにアレイ状に素子１表面上にて再配置しており、
従って配線密度の低いキャリア基板を用いることができ
るからである。
【０００５】第３のパッケージを図５（Ａ）、（Ｂ）に
示す。（Ａ）はフライングリードのシングルポイントボ
ンディング前の状態を示し、（Ｂ）は完成後（パッケー
ジング後）の状態を示す。これは、半導体素子１の電極
２より内側に接着したキャリア基板４の各外部端子を成
す半田バンプ５と電気的に接続されたところのフライン
グリード（表面が例えば金でメッキされている。）８の
先端を半導体素子１の電極２にシングルポイントボンデ
ィングによって接続し、該ボンディング部分を樹脂７で
封止したものである。このパッケージは半導体素子１の
サイズに極めて近い大きさで実装することができ、実装
密度を極めて高くすることができるという利点を有す
る。
示す。（Ａ）はフライングリードのシングルポイントボ
ンディング前の状態を示し、（Ｂ）は完成後（パッケー
ジング後）の状態を示す。これは、半導体素子１の電極
２より内側に接着したキャリア基板４の各外部端子を成
す半田バンプ５と電気的に接続されたところのフライン
グリード（表面が例えば金でメッキされている。）８の
先端を半導体素子１の電極２にシングルポイントボンデ
ィングによって接続し、該ボンディング部分を樹脂７で
封止したものである。このパッケージは半導体素子１の
サイズに極めて近い大きさで実装することができ、実装
密度を極めて高くすることができるという利点を有す
る。
【０００６】
【発明が解決しようとする課題】ところで、図３、図４
に示した従来技術によれば、半導体素子１の電極上に半
田バンプ３を、或いは半導体素子１表面上にその電極よ
りもピッチを粗くしてアレイ状に再配置して半田バンプ
３を形成することが必要であり、そのため、ウェハ工程
に新たな工程を設ける必要がある。これは、半導体装置
の大きなコスト増の要因になる。更に、他社の半導体素
子を実装する場合における、半導体素子電極の形成用マ
スク及びそのデータの確保の必要性を生じる等の煩雑さ
をもたらす。
に示した従来技術によれば、半導体素子１の電極上に半
田バンプ３を、或いは半導体素子１表面上にその電極よ
りもピッチを粗くしてアレイ状に再配置して半田バンプ
３を形成することが必要であり、そのため、ウェハ工程
に新たな工程を設ける必要がある。これは、半導体装置
の大きなコスト増の要因になる。更に、他社の半導体素
子を実装する場合における、半導体素子電極の形成用マ
スク及びそのデータの確保の必要性を生じる等の煩雑さ
をもたらす。
【０００７】そして、図３、図４に示す従来技術によれ
ば、キャリア基板４として、ガラスエポキシ樹脂等のリ
ジッドな有機材料をベースとしたものを用いる必要があ
るが、基板の配線密度（配線幅／配線間の隙間）は、図
３に示すものは半導体素子の電極の形成密度、図４に示
すものは再配置の密度に依存する。そして、最近のウェ
ハプロセス配線ルールの微細化にともない、半導体素子
表面電極２は狭ピッチ化が更に進む傾向にあり、現状の
配線基板技術ではそれに対応しようとすると、基板総数
の増加、基板加工歩留りの低下などによりキャリア基板
が相当に高価格化するという問題がある。
ば、キャリア基板４として、ガラスエポキシ樹脂等のリ
ジッドな有機材料をベースとしたものを用いる必要があ
るが、基板の配線密度（配線幅／配線間の隙間）は、図
３に示すものは半導体素子の電極の形成密度、図４に示
すものは再配置の密度に依存する。そして、最近のウェ
ハプロセス配線ルールの微細化にともない、半導体素子
表面電極２は狭ピッチ化が更に進む傾向にあり、現状の
配線基板技術ではそれに対応しようとすると、基板総数
の増加、基板加工歩留りの低下などによりキャリア基板
が相当に高価格化するという問題がある。
【０００８】また、図３、図４に示すようなキャリア基
板４へのフリップチップ実装は、半田等を材料とするバ
ンプ３を形成した半導体素子１を直接キャリア基板４に
実装した後に温度サイクル等の熱疲労試験を行うと、バ
ンプ３にクラックを生じる等の不良が発生するという問
題もある。
板４へのフリップチップ実装は、半田等を材料とするバ
ンプ３を形成した半導体素子１を直接キャリア基板４に
実装した後に温度サイクル等の熱疲労試験を行うと、バ
ンプ３にクラックを生じる等の不良が発生するという問
題もある。
【０００９】また、フリップチップ実装は、バンプ３を
キャリア基板４上のランド６と接合させた後、上記耐熱
疲労性向上のために、半導体素子１とキャリア基板４と
の間の隙間を液状封止樹脂７により封止する必要があ
り、工程数も増え、コスト増の要因になるという問題も
ある。
キャリア基板４上のランド６と接合させた後、上記耐熱
疲労性向上のために、半導体素子１とキャリア基板４と
の間の隙間を液状封止樹脂７により封止する必要があ
り、工程数も増え、コスト増の要因になるという問題も
ある。
【００１０】一方、図５に示すものは、キャリア基板４
と半導体素子１を張り合わせた後にフライングリード８
と半導体素子１の電極２をシングルポイントボンディン
グする必要があるが、その基板４と素子１とを張り合わ
せる精度は、電極２とリード８との位置精度を大きく左
右し、相当に高いことが要求される。そして、その際に
リードの寄り、変形があるとボンディングが不可能とい
うことになる。しかも、そのボンディングに際しては、
超音波振動を加えて熱圧着されるようにすることが必要
であるが、その超音波により半導体素子電極アルミニウ
ム下にクラックが入るという問題もある。このように、
図５に示すものにはシングルポイントボンディングが必
要であり、そうであるが故に種々の問題に直面するとい
う問題があるのである。
と半導体素子１を張り合わせた後にフライングリード８
と半導体素子１の電極２をシングルポイントボンディン
グする必要があるが、その基板４と素子１とを張り合わ
せる精度は、電極２とリード８との位置精度を大きく左
右し、相当に高いことが要求される。そして、その際に
リードの寄り、変形があるとボンディングが不可能とい
うことになる。しかも、そのボンディングに際しては、
超音波振動を加えて熱圧着されるようにすることが必要
であるが、その超音波により半導体素子電極アルミニウ
ム下にクラックが入るという問題もある。このように、
図５に示すものにはシングルポイントボンディングが必
要であり、そうであるが故に種々の問題に直面するとい
う問題があるのである。
【００１１】本発明はこのような問題点を解決すべく為
されたものであり、低価格で、高信頼性のあるキャリア
基板を生産性良く得ることのできる新規なキャリア基板
の製造方法を提供することを目的とする。
されたものであり、低価格で、高信頼性のあるキャリア
基板を生産性良く得ることのできる新規なキャリア基板
の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明キャリア基板の製
造方法は、ベースフィルムの一方の主面にインナーバン
プを、他方の主面に該インナーバンプとスルーホールを
通る配線膜を介して電気的に接続された外部端子を有す
るキャリア基板の製造方法であって、上記外部端子を、
上記ベースフィルムの少なくとも上記他方の面に外部端
子形成用の金属膜を積層したものを用意し、該金属膜を
選択的にエッチングすることにより形成することを特徴
とする。
造方法は、ベースフィルムの一方の主面にインナーバン
プを、他方の主面に該インナーバンプとスルーホールを
通る配線膜を介して電気的に接続された外部端子を有す
るキャリア基板の製造方法であって、上記外部端子を、
上記ベースフィルムの少なくとも上記他方の面に外部端
子形成用の金属膜を積層したものを用意し、該金属膜を
選択的にエッチングすることにより形成することを特徴
とする。
【００１３】従って、本発明キャリア基板の製造方法に
よれば、ベースフィルムの主面に形成された金属膜を選
択的エッチングすることにより外部端子を形成するの
で、安価で比較的高配線密度のキャリア基板を比較的簡
単に得ることができる。即ち、外部端子の形成方法とし
て、配線をベースとし、絶縁膜の開口にメッキを成長し
て外部端子或いはインナーバンプを形成する方法が考え
られるが、このようにした場合には、所定の厚みに外部
端子或いはインナーバンプを成長させるには極めて長い
時間がかかるが、本発明キャリア基板の製造方法におい
ては予め所定の厚みに形成しておいた金属膜を選択的エ
ッチングにより外部端子を形成するので、所定の厚みの
外部端子を得るのに要する時間が著しく短くて済むので
ある。従って、極めて生産性を良くすることができる。
よれば、ベースフィルムの主面に形成された金属膜を選
択的エッチングすることにより外部端子を形成するの
で、安価で比較的高配線密度のキャリア基板を比較的簡
単に得ることができる。即ち、外部端子の形成方法とし
て、配線をベースとし、絶縁膜の開口にメッキを成長し
て外部端子或いはインナーバンプを形成する方法が考え
られるが、このようにした場合には、所定の厚みに外部
端子或いはインナーバンプを成長させるには極めて長い
時間がかかるが、本発明キャリア基板の製造方法におい
ては予め所定の厚みに形成しておいた金属膜を選択的エ
ッチングにより外部端子を形成するので、所定の厚みの
外部端子を得るのに要する時間が著しく短くて済むので
ある。従って、極めて生産性を良くすることができる。
【００１４】そして、インナーバンプがキャリア基板に
形成されているので、半導体素子側に半田等のバンプを
形成する必要がなく、延いては、ウェハ工程に新たにバ
ンプ形成のための工程を設ける必要がない。また、外部
端子として金属膜の選択的エッチングにより形成したも
のを用いることにより、耐熱疲労性を高めることがで
き、図３、図４に示す従来例における場合のように、半
導体素子のキャリア基板への実装後において温度サイク
ル等の熱疲労試験により不良が発生するというおそれが
なくなる。
形成されているので、半導体素子側に半田等のバンプを
形成する必要がなく、延いては、ウェハ工程に新たにバ
ンプ形成のための工程を設ける必要がない。また、外部
端子として金属膜の選択的エッチングにより形成したも
のを用いることにより、耐熱疲労性を高めることがで
き、図３、図４に示す従来例における場合のように、半
導体素子のキャリア基板への実装後において温度サイク
ル等の熱疲労試験により不良が発生するというおそれが
なくなる。
【００１５】また、半導体素子とキャリア基板とは素子
の電極とインナーバンプとのギャングボンディングによ
り接続することができ、図５に示す技術における場合の
ようにシングルポイントボンディングを必要としないの
で、シングルポイントボンディングを用いた場合に生じ
る上述した各種問題点を回避することができる。
の電極とインナーバンプとのギャングボンディングによ
り接続することができ、図５に示す技術における場合の
ようにシングルポイントボンディングを必要としないの
で、シングルポイントボンディングを用いた場合に生じ
る上述した各種問題点を回避することができる。
【００１６】そして、インナーバンプと外部端子とは１
つのスルーホールを通る配線膜を介して接続され、イン
ナーバンプと外部端子とは略同じ配設密度となり、キャ
リア基板のサイズを半導体素子と略同じサイズにでき、
小さくパッケージングできる。
つのスルーホールを通る配線膜を介して接続され、イン
ナーバンプと外部端子とは略同じ配設密度となり、キャ
リア基板のサイズを半導体素子と略同じサイズにでき、
小さくパッケージングできる。
【００１７】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。
従って詳細に説明する。
【００１８】図１（Ａ）乃至（Ｅ）は本発明キャリア基
板の製造方法の第１の実施の形態の前半の工程（Ａ）乃
至（Ｅ）を工程順に、図２（Ｆ）乃至（Ｉ）は同じく後
半の工程（Ｆ）乃至（Ｉ）を工程順に示す断面図であ
る。
板の製造方法の第１の実施の形態の前半の工程（Ａ）乃
至（Ｅ）を工程順に、図２（Ｆ）乃至（Ｉ）は同じく後
半の工程（Ｆ）乃至（Ｉ）を工程順に示す断面図であ
る。
【００１９】（Ａ）図１（Ａ）に示すように、ポリイミ
ドからなるベースフィルム１０の一方の主面（表面）に
１オンス（１オンスは３５μｍ）のインナーバンプ形成
用銅膜９を形成し、他方の主面（裏面）に２オンスの外
部端子形成用銅膜１１を形成したもの用意する。ベース
フィルム１０としてワニスコートポリイミド樹脂を用い
ても良いが、接着剤で銅膜（銅箔）９、１１を貼り合わ
せるようにしても良い。 （Ｂ）次に、インナーバンプ形成用銅膜９を選択的にハ
ーフエッチングすることにより、図１（Ｂ）に示すよう
に、インナーバンプ１２を形成する。このハーフエッチ
ングは、両面銅膜９、１１表面に感光性レジスト膜を塗
布し、フォトマスクを介してこれを露光し、現像し、そ
の後、残存するレジスト膜をマスクとしてエッチングす
ることにより行う。フルエッチングを行わないのは、薄
く膜を全面的に残すことにより、インナーバンプとそれ
に対応する外部端子との間を接続するための配線の一部
を成すことができるようにするためである。尚、該ハー
フエッチング後レジスト膜を除去することは言うまでも
ない。
ドからなるベースフィルム１０の一方の主面（表面）に
１オンス（１オンスは３５μｍ）のインナーバンプ形成
用銅膜９を形成し、他方の主面（裏面）に２オンスの外
部端子形成用銅膜１１を形成したもの用意する。ベース
フィルム１０としてワニスコートポリイミド樹脂を用い
ても良いが、接着剤で銅膜（銅箔）９、１１を貼り合わ
せるようにしても良い。 （Ｂ）次に、インナーバンプ形成用銅膜９を選択的にハ
ーフエッチングすることにより、図１（Ｂ）に示すよう
に、インナーバンプ１２を形成する。このハーフエッチ
ングは、両面銅膜９、１１表面に感光性レジスト膜を塗
布し、フォトマスクを介してこれを露光し、現像し、そ
の後、残存するレジスト膜をマスクとしてエッチングす
ることにより行う。フルエッチングを行わないのは、薄
く膜を全面的に残すことにより、インナーバンプとそれ
に対応する外部端子との間を接続するための配線の一部
を成すことができるようにするためである。尚、該ハー
フエッチング後レジスト膜を除去することは言うまでも
ない。
【００２０】（Ｃ）次に、裏面の外部端子形成用銅膜１
１に対してもレジスト膜をマスクとする選択的エッチン
グ処理を施すことにより外部端子５を形成する。マスク
とするレジスト膜と言うのは、感光性レジスト膜を全面
的に形成した後、露光、現像処理を施したものであるこ
とは言うまでもない。フルエッチングを行わないのは、
薄く膜を全面的に残すことにより、外部端子とそれに対
応するインナーバンプとの間を接続するための配線の一
部を成すことができるようにするためである。尚、ハー
フエッチング後マスクとして用いたレジスト膜を除去す
る。図１（Ｃ）はレジスト膜除去後の状態を示す。
１に対してもレジスト膜をマスクとする選択的エッチン
グ処理を施すことにより外部端子５を形成する。マスク
とするレジスト膜と言うのは、感光性レジスト膜を全面
的に形成した後、露光、現像処理を施したものであるこ
とは言うまでもない。フルエッチングを行わないのは、
薄く膜を全面的に残すことにより、外部端子とそれに対
応するインナーバンプとの間を接続するための配線の一
部を成すことができるようにするためである。尚、ハー
フエッチング後マスクとして用いたレジスト膜を除去す
る。図１（Ｃ）はレジスト膜除去後の状態を示す。
【００２１】（Ｄ）次に、銅膜９、１１のスルーホール
を形成すべき位置にあたる部分を例えばエッチングによ
り除去する。具体的には、再度感光性レジスト膜を全面
的に塗布し、露光し、現像してレジスト膜を選択的に形
成し、該レジスト膜をマスクとして銅膜９、１１をエッ
チングすることによりスルーホールを形成すべき部分を
除去する。図１（Ｄ）はエッチング及びレジスト膜除去
後の状態を示し、１３はエッチング部分である。
を形成すべき位置にあたる部分を例えばエッチングによ
り除去する。具体的には、再度感光性レジスト膜を全面
的に塗布し、露光し、現像してレジスト膜を選択的に形
成し、該レジスト膜をマスクとして銅膜９、１１をエッ
チングすることによりスルーホールを形成すべき部分を
除去する。図１（Ｄ）はエッチング及びレジスト膜除去
後の状態を示し、１３はエッチング部分である。
【００２２】（Ｅ）次に、パンチングにより図１（Ｅ）
に示すようにスルーホール１４を形成する。図１（Ｅ）
はスルーホール１４形成後の状態を示す。尚、バンプが
ありパンチングが不可能乃至難しい場合には、露光、現
像、エッチング、剥離、ケミカルエッチングによりスル
ーホールを形成するようにしても良い。また、バンプ形
成前にスルーホールを成す孔を形成しておくようにして
も良い。
に示すようにスルーホール１４を形成する。図１（Ｅ）
はスルーホール１４形成後の状態を示す。尚、バンプが
ありパンチングが不可能乃至難しい場合には、露光、現
像、エッチング、剥離、ケミカルエッチングによりスル
ーホールを形成するようにしても良い。また、バンプ形
成前にスルーホールを成す孔を形成しておくようにして
も良い。
【００２３】（Ｆ）次に、無電解メッキ或いはダイレク
トカーボン処理によりスルーホール１４内面に電気的導
通性を付与する。その後、電気銅メッキ膜１５を形成
し、表裏の電気導通性を完全にする。図２（Ｆ）は銅メ
ッキ膜１５を形成後の状態を示す。
トカーボン処理によりスルーホール１４内面に電気的導
通性を付与する。その後、電気銅メッキ膜１５を形成
し、表裏の電気導通性を完全にする。図２（Ｆ）は銅メ
ッキ膜１５を形成後の状態を示す。
【００２４】（Ｇ）次に、レジスト膜をマスクとして銅
膜９、１１に対して選択的にエッチングすることによ
り、各インナーバンプ１２をそれぞれ他のインナーバン
プ１２と、外部端子５をそれぞれ他の外部端子５と、分
離独立させると共に、各インナーバンプ１２とそれに対
応する外部端子５とが互いに薄い銅膜９、銅メッキ膜１
５、銅膜１１を介して接続された状態をつくる。図２
（Ｇ）は該選択的エッチング後の状態を示す。
膜９、１１に対して選択的にエッチングすることによ
り、各インナーバンプ１２をそれぞれ他のインナーバン
プ１２と、外部端子５をそれぞれ他の外部端子５と、分
離独立させると共に、各インナーバンプ１２とそれに対
応する外部端子５とが互いに薄い銅膜９、銅メッキ膜１
５、銅膜１１を介して接続された状態をつくる。図２
（Ｇ）は該選択的エッチング後の状態を示す。
【００２５】（Ｈ）次に、銅膜９が形成された側の表面
上に、半導体素子１と接着し封止をするための接着剤１
７を塗布する。接着剤１７は溶剤に溶解してワニス状に
したものを用いることが望ましく、その材質は接着機能
を有すればどのようなものでも良いが、例えば、エポキ
シ樹脂、熱可塑性ポリイミド樹脂等が好適である。そし
て、塗布方法はバーコートのような方法が好ましく、バ
ンプ上にこの接着剤のワニスが残らないように塗布する
ことが好ましい。図２（Ｈ）は接着剤１７塗布後の状態
を示す。
上に、半導体素子１と接着し封止をするための接着剤１
７を塗布する。接着剤１７は溶剤に溶解してワニス状に
したものを用いることが望ましく、その材質は接着機能
を有すればどのようなものでも良いが、例えば、エポキ
シ樹脂、熱可塑性ポリイミド樹脂等が好適である。そし
て、塗布方法はバーコートのような方法が好ましく、バ
ンプ上にこの接着剤のワニスが残らないように塗布する
ことが好ましい。図２（Ｈ）は接着剤１７塗布後の状態
を示す。
【００２６】（Ｉ）次に、ワニス中の溶剤を除去するた
め乾燥をする。乾燥後、バンプ１２上の接着剤１７をエ
キシマレーザ等の非接触型の方法で除去する。この方法
は、バンプ１２上の接着剤が薄く、エキシマレーザ照射
により容易に除去でき、バンプ１２の表面を傷つけない
ので好ましい方法である。
め乾燥をする。乾燥後、バンプ１２上の接着剤１７をエ
キシマレーザ等の非接触型の方法で除去する。この方法
は、バンプ１２上の接着剤が薄く、エキシマレーザ照射
により容易に除去でき、バンプ１２の表面を傷つけない
ので好ましい方法である。
【００２７】その後、インナーバンプ１２の表面に半導
体素子の電極材料であるアルミニウムと接合させる金属
１９を例えば電気メッキにより形成する。該金属１９の
材質としてアルミニウム或いは金が良い。また、外部端
子５の表面にも、実装に際して半田との濡れ性を良くす
るために金或いは半田等の金属２０を例えば電気メッキ
により形成する。図２（Ｉ）は該金属２０形成後の状態
を示す。
体素子の電極材料であるアルミニウムと接合させる金属
１９を例えば電気メッキにより形成する。該金属１９の
材質としてアルミニウム或いは金が良い。また、外部端
子５の表面にも、実装に際して半田との濡れ性を良くす
るために金或いは半田等の金属２０を例えば電気メッキ
により形成する。図２（Ｉ）は該金属２０形成後の状態
を示す。
【００２８】尚、上記バンプ１２上の接着剤の除去後、
キャリア基板の裏面側にも絶縁用或いはキャリア基板反
り防止用としてワニスを塗布し、その後外部端子表面を
活性化させるようにしても良い。その方法は、上述した
方法と同じである。
キャリア基板の裏面側にも絶縁用或いはキャリア基板反
り防止用としてワニスを塗布し、その後外部端子表面を
活性化させるようにしても良い。その方法は、上述した
方法と同じである。
【００２９】本方法でつくられたキャリア基板は、その
インナーバンプ１２と半導体素子の電極との熱圧着法に
よるギャングボンディングにより接合、封止（接着剤１
７が封止樹脂となる。）を同時に行うことによってパッ
ケージング化ができる。
インナーバンプ１２と半導体素子の電極との熱圧着法に
よるギャングボンディングにより接合、封止（接着剤１
７が封止樹脂となる。）を同時に行うことによってパッ
ケージング化ができる。
【００３０】そして、接着剤１７が封止樹脂となるの
で、キャリア基板と半導体素子との間に樹脂を充填して
封止するという面倒な工程を必要としない。
で、キャリア基板と半導体素子との間に樹脂を充填して
封止するという面倒な工程を必要としない。
【００３１】
【発明の効果】本発明キャリア基板の製造方法によれ
ば、ベースフィルムの主面に形成された金属膜を選択的
エッチングすることにより外部端子を形成するので、安
価で比較的高配線密度のキャリア基板を比較的簡単に得
ることができる。即ち、本発明キャリア基板の製造方法
においては予め所定の厚みに形成しておいた金属膜を選
択的エッチングにより外部端子を形成するので、所定の
厚みの外部端子を得るのに要する時間が著しく短くて済
むのである。従って、極めて生産性を良くすることがで
きる。
ば、ベースフィルムの主面に形成された金属膜を選択的
エッチングすることにより外部端子を形成するので、安
価で比較的高配線密度のキャリア基板を比較的簡単に得
ることができる。即ち、本発明キャリア基板の製造方法
においては予め所定の厚みに形成しておいた金属膜を選
択的エッチングにより外部端子を形成するので、所定の
厚みの外部端子を得るのに要する時間が著しく短くて済
むのである。従って、極めて生産性を良くすることがで
きる。
【００３２】そして、インナーバンプがキャリア基板に
形成されているので、半導体素子側に半田等のバンプを
形成する必要がなく、延いては、ウェハ工程に新たにバ
ンプ形成のための工程を設ける必要がない。また、外部
端子として金属膜の選択的エッチングにより形成したも
のを用いることにより、耐熱疲労性を高めることがで
き、図３、図４に示す従来例における場合のように、半
導体素子のキャリア基板への実装後において温度サイク
ル等の熱疲労試験により不良が発生するというおそれが
なくなる。
形成されているので、半導体素子側に半田等のバンプを
形成する必要がなく、延いては、ウェハ工程に新たにバ
ンプ形成のための工程を設ける必要がない。また、外部
端子として金属膜の選択的エッチングにより形成したも
のを用いることにより、耐熱疲労性を高めることがで
き、図３、図４に示す従来例における場合のように、半
導体素子のキャリア基板への実装後において温度サイク
ル等の熱疲労試験により不良が発生するというおそれが
なくなる。
【００３３】また、半導体素子とキャリア基板とは素子
の電極とインナーバンプとのギャングボンディングによ
り接続することができ、図５に示す技術における場合の
ようにシングルポイントボンディングを必要としないの
で、シングルポイントボンディングを用いた場合に生じ
る上述した各種問題点を回避することができる。
の電極とインナーバンプとのギャングボンディングによ
り接続することができ、図５に示す技術における場合の
ようにシングルポイントボンディングを必要としないの
で、シングルポイントボンディングを用いた場合に生じ
る上述した各種問題点を回避することができる。
【００３４】そして、インナーバンプと外部端子とは１
つのスルーホールを通る配線膜を介して接続され、イン
ナーバンプと外部端子とは略同じ配設密度となり、キャ
リア基板のサイズを半導体素子と略同じサイズにでき、
小さくパッケージングできる。
つのスルーホールを通る配線膜を介して接続され、イン
ナーバンプと外部端子とは略同じ配設密度となり、キャ
リア基板のサイズを半導体素子と略同じサイズにでき、
小さくパッケージングできる。
【図１】（Ａ）乃至（Ｅ）は本発明キャリア基板の製造
方法の第１の実施の形態の前半の工程（Ａ）乃至（Ｅ）
を工程順に示す断面図である。
方法の第１の実施の形態の前半の工程（Ａ）乃至（Ｅ）
を工程順に示す断面図である。
【図２】（Ｆ）乃至（Ｉ）は本発明キャリア基板の製造
方法の第１の実施の形態の後半の工程（Ｆ）乃至（Ｉ）
を工程順に示す断面図である。
方法の第１の実施の形態の後半の工程（Ｆ）乃至（Ｉ）
を工程順に示す断面図である。
【図３】キャリア基板の一つの従来例を示す断面図であ
る。
る。
【図４】キャリア基板の他の従来例を示す断面図であ
る。
る。
【図５】（Ａ）、（Ｂ）はキャリア基板の更に別の従来
例を示す断面図であり、（Ａ）はフライングリードのシ
ングルポイントボンディング前の状態を示す断面図、
（Ｂ）はパッケージ化後の状態を示す断面図である。
例を示す断面図であり、（Ａ）はフライングリードのシ
ングルポイントボンディング前の状態を示す断面図、
（Ｂ）はパッケージ化後の状態を示す断面図である。
５・・・外部端子、９・・・インナーバンプ形成用金属
膜、１０・・・ベースフィルム、１１・・・外部端子形
成用金属膜、１２・・・インナーバンプ、 １４・・・
スルーホール、１５・・・スルーホールを通る配線、１
７・・・接着膜。
膜、１０・・・ベースフィルム、１１・・・外部端子形
成用金属膜、１２・・・インナーバンプ、 １４・・・
スルーホール、１５・・・スルーホールを通る配線、１
７・・・接着膜。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年７月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】（Ｅ）次に、パンチングにより図１（Ｅ）
に示すようにスルーホール１４を形成する。図１（Ｅ）
はスルーホール１４形成後の状態を示す。尚、バンプが
ありパンチングが不可能乃至難しい場合には、露光、現
像、エッチング、剥離、ケミカルエッチングによりスル
ーホールを形成するようにしても良い。また、バンプ形
成前にスルーホールを成す孔を形成しておくようにして
も良い。または、エキシマレーザ等によりレーザビーム
を照射することによりスルーホールを形成しても良い。
に示すようにスルーホール１４を形成する。図１（Ｅ）
はスルーホール１４形成後の状態を示す。尚、バンプが
ありパンチングが不可能乃至難しい場合には、露光、現
像、エッチング、剥離、ケミカルエッチングによりスル
ーホールを形成するようにしても良い。また、バンプ形
成前にスルーホールを成す孔を形成しておくようにして
も良い。または、エキシマレーザ等によりレーザビーム
を照射することによりスルーホールを形成しても良い。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】（Ｇ）次に、レジスト膜をマスクとして銅
膜９、１１に対して選択的にエッチングすることによ
り、各インナーバンプ１２をそれぞれ他のインナーバン
プ１２と、外部端子５をそれぞれ他の外部端子５と、分
離独立させると共に、各インナーバンプ１２とそれに対
応する外部端子５とが互いに薄い銅膜９、銅メッキスル
ーホール１５、銅膜１１を介して接続された状態をつく
る。図２（Ｇ）は該選択的エッチング後の状態を示す。
膜９、１１に対して選択的にエッチングすることによ
り、各インナーバンプ１２をそれぞれ他のインナーバン
プ１２と、外部端子５をそれぞれ他の外部端子５と、分
離独立させると共に、各インナーバンプ１２とそれに対
応する外部端子５とが互いに薄い銅膜９、銅メッキスル
ーホール１５、銅膜１１を介して接続された状態をつく
る。図２（Ｇ）は該選択的エッチング後の状態を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中西 三千男 東京都墨田区横網１丁目10番５号 新藤電 子工業株式会社内
Claims (5)
- 【請求項１】 絶縁性のベースフィルムの一方の主面に
インナーバンプを、他方の主面に該インナーバンプとス
ルーホールを通る配線膜を介して電気的に接続された外
部端子を有するキャリア基板の製造方法であって、 上記外部端子を、上記ベースフィルムの少なくとも上記
他方の面に外部端子形成用の金属膜を積層したものを用
意し、該金属膜を選択的にエッチングすることにより形
成することを特徴とするキャリア基板の製造方法 - 【請求項２】 選択的エッチングがハーフエッチングで
あり、それにより薄くなった残存する金属膜を、外部端
子とインナーバンプに接続される、スルーホールを通る
配線膜とを接続する配線として利用することを特徴とす
る請求項１記載のキャリア基板の製造方法 - 【請求項３】 インナーバンプを、ベースフィルムの一
方の主面にはインナーバンプ形成用の金属膜を積層した
ものを用意し、該金属膜を選択的にエッチングすること
により形成することを特徴とする請求項１又は２記載の
キャリア基板の製造方法 - 【請求項４】 選択的エッチングがハーフエッチングで
あり、それにより薄くなった残存する金属膜を、インナ
ーバンプと外部端子に接続される、スルーホールを通る
配線膜とを接続する配線として利用することを特徴とす
る請求項１、２又は３記載のキャリア基板の製造方法 - 【請求項５】 インナーバンプ及び外部端子の形成後、
両者間を接続する配線膜の通るスルーホールを形成する
工程を有することを特徴とする請求項３又は４記載のキ
ャリア基板の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8218859A JPH1065048A (ja) | 1996-08-20 | 1996-08-20 | キャリア基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8218859A JPH1065048A (ja) | 1996-08-20 | 1996-08-20 | キャリア基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065048A true JPH1065048A (ja) | 1998-03-06 |
Family
ID=16726445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8218859A Pending JPH1065048A (ja) | 1996-08-20 | 1996-08-20 | キャリア基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776558B1 (ko) * | 1999-11-10 | 2007-11-15 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 |
| JP2008109109A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
-
1996
- 1996-08-20 JP JP8218859A patent/JPH1065048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776558B1 (ko) * | 1999-11-10 | 2007-11-15 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 |
| JP2008109109A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794739B2 (en) | Semiconductor device, process for production thereof, and electronic equipment | |
| US20020068383A1 (en) | Chip size package semiconductor device and method of forming the same | |
| JP2002184796A (ja) | 半導体装置及びその製造方法 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| JPH09162320A (ja) | 半導体パッケージおよび半導体装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP2002158307A (ja) | 半導体装置及びその製造方法 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2001223287A (ja) | インターポーザーの製造方法 | |
| JPH1065048A (ja) | キャリア基板の製造方法 | |
| JP2001267449A (ja) | Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JP2003152023A (ja) | 半導体装置の接続構造とその製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000299399A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050420 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051019 |