JP2002184796A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002184796A
JP2002184796A JP2000380645A JP2000380645A JP2002184796A JP 2002184796 A JP2002184796 A JP 2002184796A JP 2000380645 A JP2000380645 A JP 2000380645A JP 2000380645 A JP2000380645 A JP 2000380645A JP 2002184796 A JP2002184796 A JP 2002184796A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin layer
substrate
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000380645A
Other languages
English (en)
Other versions
JP3420748B2 (ja
Inventor
Kenji Maeda
健児 前田
Takashi Takada
隆 高田
Takao Ochi
岳雄 越智
Hiroki Naraoka
浩喜 楢岡
Futoshi Honma
太 本間
Yoshiyuki Arai
良之 新井
Shigeru Nonoyama
茂 野々山
Takeshi Kawabata
毅 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000380645A priority Critical patent/JP3420748B2/ja
Priority to US09/886,997 priority patent/US6582991B1/en
Priority to TW090126722A priority patent/TW515079B/zh
Publication of JP2002184796A publication Critical patent/JP2002184796A/ja
Priority to US10/407,185 priority patent/US6905912B2/en
Application granted granted Critical
Publication of JP3420748B2 publication Critical patent/JP3420748B2/ja
Priority to US11/035,986 priority patent/US7154189B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 高信頼性及び高放熱性を有し、半導体チップ
を高密度実装できる薄型の半導体装置を簡単に製造でき
るようにする。 【解決手段】 第１の内層配線１０１が形成されたコア
基板１００の上面に第１の半導体チップ１０２を、その
回路形成面がコア基板１００の上面と対向すると共に該
回路形成面に形成された電極が第１の内層配線１０１と
接続するように搭載する。その後、コア基板１００の上
面に第１の半導体チップ１０２を覆うように第２の樹脂
層１０６を形成した後、第２の樹脂層１０６及び第１の
半導体チップ１０２を該第１の半導体チップ１０２の回
路形成面の反対側から研削して第１の半導体チップ１０
２を薄くする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップが実
装された半導体装置に関し、特に、半導体チップを印刷
配線基板内に埋め込むことにより半導体チップが高密度
実装された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、携帯電子機器を中心に電子機器の
小型化が急速に進展している。それに伴い、半導体装置
も小型化が進んでおり、例えばＣＳＰ（Ｃｈｉｐ Ｓｃ
ａｌｅＰａｃｋａｇｅ）等の小型の半導体パッケージが
実用化されてきた。また、半導体チップを立体的に積層
することによって半導体チップの実装面積を小さくした
半導体パッケージも実用化されてきている。さらに、電
子機器の一層の薄型化を実現するために、半導体チップ
を多層配線基板の内部に埋め込むことにより半導体チッ
プが高密度実装された半導体装置が開発されている。
【０００３】以下、従来の半導体装置及びその製造方法
について、特開平４−３７３１５７号公報に開示された
ものを例として図３０を参照しながら説明する。
【０００４】図３０（ａ）〜（ｃ）は従来の半導体装置
の製造方法の各工程を示す断面図である。
【０００５】まず、図３０（ａ）に示すように、上面及
び下面のそれぞれに第１の配線１１及び第２の配線１２
が形成された第１の回路基板１０の上面に、開口部１３
ａを有する絶縁板１３を貼り合わせた後、第１の回路基
板１０の上面における開口部１３ａに露出する部分に、
半導体チップ１４をその回路形成面が第１の回路基板１
０の上面と対向するように、つまりフェースダウンボン
ディングにより搭載する。具体的には、半導体チップ１
４の回路形成面に設けられた電極（図示省略）にバンプ
１５を形成すると共に、バンプ１５と第１の配線１１と
を導電性ペースト１６によって接続する。その後、半導
体チップ１４と第１の回路基板１０との間に第１の樹脂
層１７を形成する。
【０００６】次に、図３０（ｂ）に示すように、半導体
チップ１４の側面及び上面を覆う第２の樹脂層１８を開
口部１３ａが完全に埋まるように形成した後、図３０
（ｃ）に示すように、絶縁板１３及び第２の樹脂層１８
の上面に第２の回路基板２０を貼り合わせる。尚、第２
の回路基板２０の上面及び下面にはそれぞれ第３の配線
２１及び第４の配線２２が形成されている。
【０００７】以上に説明したように、図３０（ａ）〜
（ｃ）に示す工程によって、第１の回路基板１０、絶縁
板１３及び第２の回路基板２０等よりなる積層回路基板
の内部に半導体チップ１４が埋め込まれた半導体装置が
完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置においては、積層回路基板を構成する絶縁板
１３に、半導体チップ搭載用の開口部１３ａを設ける必
要があるため、製造工程数が多くなってコスト的に不利
になるという問題がある。また、第１の回路基板１０と
絶縁板１３とを貼り合わせるときに流れ出た接着材料等
により第１の配線１１が汚される結果、第１の配線１１
における半導体チップ１４との接続部を清浄に保つこと
が困難になるので、第１の配線１１と半導体チップ１４
との電気的接続を確実に行なうことが困難になるという
問題がある。さらに、開口部１３ａを有する絶縁板１３
と、開口部１３ａに充填された第２の樹脂層１８との界
面で剥離が発生しやすいため、品質の良好な半導体装置
を得ることが難しいという問題がある。
【０００９】ところで、半導体チップが実装された半導
体装置の全体の厚さを小さくするためには薄い半導体チ
ップを搭載する必要がある。一方、薄い半導体チップは
厚い半導体チップと比べて外的損傷を受け易く、また、
反りが生じて平坦性が損なわれ易いため、従来の半導体
装置において薄い半導体チップを用いた場合、バンプ形
成や半導体チップの基板への搭載等が困難になる。すな
わち、従来の半導体装置において半導体チップの外的損
傷や反りの発生を防ぐためには厚い半導体チップを搭載
せざるを得なくなり、その結果、従来の半導体装置を構
成する積層回路基板の厚さが大きくなってしまう。ま
た、積層回路基板内で厚い半導体チップが樹脂によって
埋め込まれると、半導体チップの動作により発生する熱
量が外部に放散されにくくなってしまう。
【００１０】前記に鑑み、本発明は、高信頼性及び高放
熱性を有し、半導体チップを高密度実装できる薄型の半
導体装置を簡単に製造できるようにすることを目的とす
る。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る第１の半導体装置の製造方法は、第
１の面に配線を有する基板の第１の面に半導体チップ
を、その回路形成面が基板の第１の面と対向すると共に
該回路形成面に設けられた電極が配線と接続するように
搭載する第１の工程と、基板の第１の面に半導体チップ
を覆うように封止用樹脂層を形成する第２の工程と、封
止用樹脂層及び半導体チップを回路形成面の反対側から
研削して半導体チップを薄くする第３の工程とを備えて
いる。
【００１２】第１の半導体装置の製造方法によると、基
板の第１の面に半導体チップをその回路形成面が基板の
第１の面と対向するように搭載した後、半導体チップを
その回路形成面の反対側から研削して半導体チップを薄
くする。このため、半導体チップを基板に搭載する時点
では半導体チップを厚さが大きいまま取り扱うことがで
きるので、外的損傷や反りの発生を防ぎつつ半導体チッ
プのバンプ形成や基板搭載等を確実且つ簡単に行なうこ
とができる。また、基板に搭載された半導体チップを研
削して薄くするため、半導体チップの動作により発生す
る熱量が外部に放散されやすくなると共に、半導体チッ
プを積層する場合にも半導体装置を薄型化できる。従っ
て、高信頼性及び高放熱性を有し、半導体チップを高密
度実装できる薄型の半導体装置を簡単に製造することが
できる。
【００１３】また、第１の半導体装置の製造方法による
と、半導体チップの周囲を樹脂で封止しながら半導体チ
ップを研削するため、該研削に起因して半導体チップに
外的損傷が発生する事態を抑制できるので、品質を劣化
させることなく半導体装置を製造することができる。
【００１４】また、第１の半導体装置の製造方法による
と、基板上に半導体チップを搭載した後に半導体チップ
を樹脂層で覆うため、基板上の絶縁層に開口部を設けて
該開口部に半導体チップを樹脂と共に埋め込む従来技術
と比べて、製造工程を簡単化することができる。また、
開口部が設けられた絶縁層と開口部に充填された樹脂層
との界面において剥離が発生するという従来技術の問題
が生じないので、半導体装置を高品質化することができ
る。
【００１５】第１の半導体装置の製造方法において、封
止用樹脂層には無機物質よりなるフィラーが混入されて
いることが好ましい。
【００１６】このようにすると、封止用樹脂層の硬さと
半導体チップの硬さとを近づけることができるため、封
止用樹脂層と半導体チップとを同時に且つ均一に研削で
きるので、高品質の半導体装置を製造することができ
る。また、封止用樹脂層の熱膨張率及び硬化収縮率を抑
制できるため、封止用樹脂層が半導体チップに及ぼす応
力を低減して半導体チップの反りを小さくでき、それに
よって、より高品質の半導体装置を製造することができ
る。
【００１７】第１の半導体装置の製造方法において、第
１の工程と第２の工程との間に、半導体チップと基板と
の間に樹脂層を形成する工程をさらに備えていることが
好ましい。
【００１８】このようにすると、第２の工程で半導体チ
ップを封止用樹脂層によって覆うときに、半導体チップ
と基板との間にボイドを有する樹脂層が形成されること
を防止でき、それによって半導体装置の信頼性を向上さ
せることができる。
【００１９】第１の半導体装置の製造方法において、第
２の工程は、封止用樹脂層を大気圧よりも低い気圧下に
おいて形成する工程を含むことが好ましい。
【００２０】このようにすると、半導体チップを覆う封
止用樹脂層におけるボイドの発生を抑制できるため、半
導体装置の信頼性を向上させることができる。
【００２１】第１の半導体装置の製造方法において、第
３の工程は、半導体チップと封止用樹脂層とが面一にな
るように研削する工程を含むことが好ましい。
【００２２】このようにすると、後の工程で半導体チッ
プ又は封止用樹脂層における回路形成面の反対側の面の
上に新たに半導体チップを搭載したり又は新たに絶縁層
若しくは配線層を形成したりすることを容易に行なうこ
とができる。
【００２３】第１の半導体装置の製造方法において、第
３の工程は、半導体チップ及び封止用樹脂層が研削され
ることにより生じる研削クズを含む研削液の電気抵抗の
変化を検出することにより、半導体チップに対する研削
の開始点を認識する工程を含むことが好ましい。
【００２４】このようにすると、研削後の半導体チップ
における厚さのばらつきを小さくできるため、研削後の
半導体チップにおける厚さの目標値を小さく設定できる
ので、半導体装置の厚さをより一層小さくすることがで
きる。
【００２５】第１の半導体装置の製造方法において、第
３の工程は、半導体チップ及び封止用樹脂層を研削する
ための研削盤に働く研削抵抗力の変化を検出することに
より、半導体チップに対する研削の開始点を認識する工
程を含むことが好ましい。
【００２６】このようにすると、研削後の半導体チップ
における厚さのばらつきを小さくできるため、研削後の
半導体チップにおける厚さの目標値を小さく設定できる
ので、半導体装置の厚さをより一層小さくすることがで
きる。
【００２７】第１の半導体装置の製造方法において、第
３の工程は、半導体チップ及び封止用樹脂層に対して光
を照射して光の反射量又は吸収量の変化を検出すること
により、半導体チップに対する研削の開始点を認識する
工程を含むことが好ましい。
【００２８】このようにすると、研削後の半導体チップ
における厚さのばらつきを小さくできるため、研削後の
半導体チップにおける厚さの目標値を小さく設定できる
ので、半導体装置の厚さをより一層小さくすることがで
きる。
【００２９】第１の半導体装置の製造方法において、第
３の工程よりも後に、半導体チップの回路形成面の反対
側の面に絶縁層を形成する工程をさらに備えていること
が好ましい。
【００３０】このようにすると、半導体チップを外的障
害から保護できると共に、後の工程で半導体チップにお
ける回路形成面の反対側の面の上に新たに配線層を形成
する場合、該配線層から半導体チップを絶縁して半導体
チップを電気的に保護できる。従って、薄い半導体チッ
プが実装された半導体装置の取り扱いが簡単になる。
【００３１】半導体チップの回路形成面の反対側の面に
絶縁層を形成する場合、絶縁層は封止用樹脂層とは異な
る材料よりなることが好ましい。
【００３２】このようにすると、絶縁層と封止用樹脂層
とが、例えば樹脂流動充填性、厚さの均一性、密着性又
は機械的強度等において互いに異なる特性を有すること
ができるため、高品質の半導体装置を容易に製造するこ
とができる。
【００３３】半導体チップの回路形成面の反対側の面に
絶縁層を形成する場合、絶縁層は、樹脂付き銅箔のうち
の樹脂を硬化させることにより形成されることが好まし
い。
【００３４】このようにすると、半導体チップにおける
回路形成面の反対側の面の上に配線を形成する場合、配
線となる導電膜の形成を、半導体チップを電気的に保護
する絶縁層の形成と同時に行なえるので、製造工程を簡
単化して半導体装置を効率良く製造することができる。
【００３５】第１の半導体装置の製造方法において、第
３の工程よりも後に、半導体チップの回路形成面の反対
側の面に導電層を形成する工程をさらに備えていること
が好ましい。
【００３６】このようにすると、導電層として金属材料
等を用いることによって、導電層の熱伝導率を高くする
ことができるので、半導体チップの動作時に発生する熱
量を効率良く外部に放散させることができる。また、導
電層を介して半導体チップにおけるサブストレート電位
を簡単に確保することができる。
【００３７】第１の半導体装置の製造方法において、第
３の工程よりも後に、封止用樹脂層若しくは半導体チッ
プにおける回路形成面の反対側の面、又は基板の第２の
面に外部接続端子を形成する工程をさらに備えているこ
とが好ましい。
【００３８】このようにすると、外部接続端子に他の電
気部品を電気的且つ機械的に接続することによって、大
規模で多機能な電気回路システムを効率良く且つ品質良
く実現することができる。
【００３９】第１の半導体装置の製造方法において、第
３の工程よりも後に、封止用樹脂層又は半導体チップに
おける回路形成面の反対側の面に第１の外部接続端子を
形成すると共に基板の第２の面に第２の外部接続端子を
形成する工程をさらに備え、第１の外部接続端子と第２
の外部接続端子とは、基板の第１の面の上方から透視的
に見たときに同一の領域に配置されていることが好まし
い。
【００４０】このようにすると、第１の半導体装置の製
造方法を用いて製造された複数の半導体装置同士を互い
に積み重ねて電気的且つ機械的に接続することができ、
それによって大規模な電気回路システムを効率良く且つ
品質良く実現することができる。
【００４１】本発明に係る第２の半導体装置の製造方法
は、第１の面に第１の配線を有する基板の第１の面に第
１の半導体チップを、その第１の回路形成面が基板の第
１の面と対向すると共に該第１の回路形成面に設けられ
た第１の電極が第１の配線と接続するように搭載する第
１の工程と、基板の第１の面に第１の半導体チップを覆
うように第１の封止用樹脂層を形成する第２の工程と、
第１の封止用樹脂層及び第１の半導体チップを第１の回
路形成面の反対側から研削して第１の半導体チップを薄
くする第３の工程と、第１の封止用樹脂層又は第１の半
導体チップにおける第１の回路形成面の反対側の面に第
２の配線を形成する第４の工程と、第１の封止用樹脂層
又は第１の半導体チップにおける第１の回路形成面の反
対側の面に第２の半導体チップを、その第２の回路形成
面が基板の第１の面と対向すると共に該第２の回路形成
面に設けられた第２の電極が第２の配線と接続するよう
に搭載する第５の工程と、第１の封止用樹脂層又は第１
の半導体チップにおける第１の回路形成面の反対側の面
に第２の半導体チップを覆うように第２の封止用樹脂層
を形成する第６の工程と、第２の封止用樹脂層及び第２
の半導体チップを第２の回路形成面の反対側から研削し
て第２の半導体チップを薄くする第７の工程とをさらに
備えている。
【００４２】第２の半導体装置の製造方法によると、第
１の半導体装置の製造方法と同様の効果に加えて、半導
体チップを積層する場合にも半導体装置を確実に薄型化
することができる。
【００４３】第２の半導体装置の製造方法において、第
１の半導体チップと第２の半導体チップとは、端子数及
び端子位置が同一であることが好ましい。
【００４４】このようにすると、半導体チップ同士を接
続する配線の長さを小さくすることができ、それによっ
て配線パターンを単純化することができる。
【００４５】本発明に係る第３の半導体装置の製造方法
は、第１の面に第１の配線を有すると共に第２の面に第
２の配線を有する基板の第１の面に第１の半導体チップ
を、その第１の回路形成面が基板の第１の面と対向する
と共に該第１の回路形成面に設けられた第１の電極が第
１の配線と接続するように搭載する第１の工程と、基板
の第１の面に第１の半導体チップを覆うように第１の封
止用樹脂層を形成する第２の工程と、第１の封止用樹脂
層及び第１の半導体チップを第１の回路形成面の反対側
から研削して第１の半導体チップを薄くする第３の工程
と、基板の第２の面に第２の半導体チップを、その第２
の回路形成面が基板の第２の面と対向すると共に該第２
の回路形成面に設けられた第２の電極が第２の配線と接
続するように搭載する第４の工程と、基板の第２の面に
第２の半導体チップを覆うように第２の封止用樹脂層を
形成する第５の工程と、第２の封止用樹脂層及び第２の
半導体チップを第２の回路形成面の反対側から研削して
第２の半導体チップを薄くする第６の工程とをさらに備
えている。
【００４６】第３の半導体装置の製造方法によると、第
１の半導体装置の製造方法と同様の効果に加えて、半導
体チップを積層する場合にも半導体装置を確実に薄型化
することができる。また、半導体チップを覆う樹脂層が
基板の両面に対称的に設けられているため、基板の両面
における樹脂層の収縮が互いにバランスして、半導体装
置の反り量を小さく抑えることができる。
【００４７】第２又は第３の半導体装置の製造方法にお
いて、第１の半導体チップと第２の半導体チップとは、
基板の第１の面の上方から透視的に見たときに同一の領
域に配置されていることが好ましい。
【００４８】このようにすると、半導体チップが実装さ
れた半導体装置の平面寸法を小さくできる。具体的に
は、半導体チップの面積に近い平面寸法を有するＣＳＰ
と同等の高い実装密度を実現することができる。
【００４９】第３の半導体装置の製造方法において、第
３の工程は、基板の第２の面に第２の配線が形成されて
いない状態で行なわれることが好ましい。
【００５０】このようにすると、半導体チップが搭載さ
れた基板における研削対象面の反対側の面である基板の
第２の面の凹凸を小さく抑えることができるため、研削
対象面を均一に研削できるので、半導体チップにおける
損傷の発生等を抑制して品質の良い半導体装置を製造す
ることができる。
【００５１】第３の半導体装置の製造方法において、第
３の工程は、基板の第２の面に第２の配線となるパター
ン化されていない導電膜が形成されている状態で行なわ
れることが好ましい。
【００５２】このようにすると、半導体チップが搭載さ
れた基板における研削対象面の反対側の面である基板の
第２の面の凹凸を小さく抑えることができるため、研削
対象面を均一に研削できるので、半導体チップにおける
損傷の発生等を抑制して品質の良い半導体装置を製造す
ることができる。
【００５３】第３の半導体装置の製造方法において、第
６の工程よりも後に、第１の半導体チップにおける第１
の回路形成面の反対側の面と、第２の半導体チップにお
ける第２の回路形成面の反対側の面とを樹脂膜により同
時に覆う工程をさらに備えていることが好ましい。
【００５４】このようにすると、製造工程を簡単化でき
るので、半導体装置を効率良く製造することができる。
【００５５】本発明に係る第４の半導体装置の製造方法
は、第１の面における複数の所定領域ごとに複数の配線
を有する基板の第１の面に複数の所定領域ごとに複数の
半導体チップを、それぞれの回路形成面が基板の第１の
面と対向すると共に各回路形成面に設けられた電極が複
数の配線のそれぞれと接続するように搭載する第１の工
程と、基板の第１の面に複数の半導体チップを覆うよう
に封止用樹脂層を形成する第２の工程と、封止用樹脂層
及び複数の半導体チップを回路形成面の反対側から研削
して複数の半導体チップを薄くする第３の工程と、複数
の半導体チップが薄く研削された基板を複数の所定領域
ごとに分割する第４の工程とを備えている。
【００５６】第４の半導体装置の製造方法によると、第
１の半導体装置の製造方法と同様の効果に加えて、半導
体チップのサイズに近い平面寸法を有する小型の半導体
装置を簡単且つ大量に製造することができる。
【００５７】本発明に係る第５の半導体装置の製造方法
は、第１の面における複数の所定領域ごとに複数の第１
の配線を有する基板の第１の面に複数の所定領域ごとに
複数の第１の半導体チップを、それぞれの第１の回路形
成面が基板の第１の面と対向すると共に各第１の回路形
成面に設けられた第１の電極が複数の第１の配線のそれ
ぞれと接続するように搭載する第１の工程と、基板の第
１の面に複数の第１の半導体チップを覆うように第１の
封止用樹脂層を形成する第２の工程と、第１の封止用樹
脂層及び複数の第１の半導体チップを第１の回路形成面
の反対側から研削して複数の第１の半導体チップを薄く
する第３の工程と、第１の封止用樹脂層又は複数の第１
の半導体チップにおける第１の回路形成面の反対側の面
に複数の所定領域ごとに複数の第２の配線を形成する第
４の工程と、第１の封止用樹脂層又は複数の第１の半導
体チップにおける第１の回路形成面の反対側の面に複数
の所定領域ごとに複数の第２の半導体チップを、それぞ
れの第２の回路形成面が基板の第１の面と対向すると共
に各第２の回路形成面に設けられた第２の電極が複数の
第２の配線のそれぞれと接続するように搭載する第５の
工程と、第１の封止用樹脂層又は複数の第１の半導体チ
ップにおける第１の回路形成面の反対側の面に複数の第
２の半導体チップを覆うように第２の封止用樹脂層を形
成する第６の工程と、第２の封止用樹脂層及び複数の第
２の半導体チップを第２の回路形成面の反対側から研削
して複数の第２の半導体チップを薄くする第７の工程
と、複数の第２の半導体チップが薄く研削された基板を
複数の所定領域ごとに分割する第８の工程とをさらに備
えている。
【００５８】第５の半導体装置の製造方法によると、第
２の半導体装置の製造方法と同様の効果に加えて、半導
体チップのサイズに近い平面寸法を有する小型の半導体
装置を簡単且つ大量に製造することができる。
【００５９】本発明に係る第６の半導体装置の製造方法
は、第１の面における複数の所定領域ごとに複数の第１
の配線を有すると共に第２の面における複数の所定領域
ごとに複数の第２の配線を有する基板の第１の面に複数
の所定領域ごとに複数の第１の半導体チップを、それぞ
れの第１の回路形成面が基板の第１の面と対向すると共
に各第１の回路形成面に設けられた第１の電極が複数の
第１の配線のそれぞれと接続するように搭載する第１の
工程と、基板の第１の面に複数の第１の半導体チップを
覆うように第１の封止用樹脂層を形成する第２の工程
と、第１の封止用樹脂層及び複数の第１の半導体チップ
を第１の回路形成面の反対側から研削して複数の第１の
半導体チップを薄くする第３の工程と、基板の第２の面
に複数の所定領域ごとに複数の第２の半導体チップを、
それぞれの第２の回路形成面が基板の第２の面と対向す
ると共に各第２の回路形成面に設けられた第２の電極が
複数の第２の配線のそれぞれと接続するように搭載する
第４の工程と、基板の第２の面に複数の第２の半導体チ
ップを覆うように第２の封止用樹脂層を形成する第５の
工程と、第２の封止用樹脂層及び複数の第２の半導体チ
ップを第２の回路形成面の反対側から研削して複数の第
２の半導体チップを薄くする第６の工程と、複数の第２
の半導体チップが薄く研削された基板を複数の所定領域
ごとに分割する第７の工程とをさらに備えている。
【００６０】第６の半導体装置の製造方法によると、第
３の半導体装置の製造方法と同様の効果に加えて、半導
体チップのサイズに近い平面寸法を有する小型の半導体
装置を簡単且つ大量に製造することができる。
【００６１】本発明に係る第１の半導体装置は、第１の
面に配線を有する基板の第１の面に、その回路形成面が
基板の第１の面と対向すると共に該回路形成面に設けら
れた電極が配線と接続するように搭載された半導体チッ
プと、半導体チップを覆うと共に半導体チップにおける
回路形成面の反対側の面と面一になるように基板の第１
の面に形成された封止用樹脂層とを備えている。
【００６２】第１の半導体装置によると、本発明に係る
第１又は第４の半導体装置の製造方法を用いて形成され
るため、第１又は第４の半導体装置の製造方法と同様の
効果が得られる。
【００６３】第１の半導体装置において、半導体チップ
における回路形成面の反対側の面に形成された絶縁層を
さらに備えていることが好ましい。
【００６４】このようにすると、半導体チップを外的障
害から保護できると共に、半導体チップにおける回路形
成面の反対側の面の上に配線層が形成されている場合、
該配線層から半導体チップを絶縁して半導体チップを電
気的に保護できる。従って、薄い半導体チップが実装さ
れた半導体装置の取り扱いが簡単になる。
【００６５】第１の半導体装置において、半導体チップ
における回路形成面の反対側の面に形成された導電層を
さらに備えていることが好ましい。
【００６６】このようにすると、導電層として金属材料
等を用いることによって、導電層の熱伝導率を高くする
ことができるので、半導体チップの動作時に発生する熱
量を効率良く外部に放散させることができる。また、導
電層を介して半導体チップにおけるサブストレート電位
を簡単に確保することができる。
【００６７】第１の半導体装置において、封止用樹脂層
若しくは半導体チップにおける回路形成面の反対側の
面、又は基板の第２の面に形成された外部接続端子をさ
らに備えていることが好ましい。
【００６８】このようにすると、外部接続端子に他の電
気部品を電気的且つ機械的に接続することによって、大
規模で多機能な電気回路システムを効率良く且つ品質良
く実現することができる。
【００６９】第１の半導体装置において、封止用樹脂層
又は半導体チップにおける回路形成面の反対側の面に形
成された第１の外部接続端子と、基板の第２の面に形成
された第２の外部接続端子とをさらに備え、第１の外部
接続端子と第２の外部接続端子とは、基板の第１の面の
上方から透視的に見たときに同一の領域に配置されてい
ることが好ましい。
【００７０】このようにすると、第１の半導体装置同士
を互いに積み重ねて電気的且つ機械的に接続することが
でき、それによって大規模な電気回路システムを効率良
く且つ品質良く実現することができる。
【００７１】本発明に係る第２の半導体装置は、第１の
面に第１の配線を有する基板の第１の面に、その第１の
回路形成面が基板の第１の面と対向すると共に該第１の
回路形成面に設けられた第１の電極が第１の配線と接続
するように搭載された第１の半導体チップと、第１の半
導体チップを覆うと共に第１の半導体チップにおける第
１の回路形成面の反対側の面と面一になるように基板の
第１の面に形成された第１の封止用樹脂層と、第１の封
止用樹脂層又は第１の半導体チップにおける第１の回路
形成面の反対側の面に形成された第２の配線と、第１の
封止用樹脂層又は第１の半導体チップにおける第１の回
路形成面の反対側の面に、その第２の回路形成面が基板
の第１の面と対向すると共に該第２の回路形成面に設け
られた第２の電極が第２の配線と接続するように搭載さ
れた第２の半導体チップと、第２の半導体チップを覆う
と共に第２の半導体チップにおける第２の回路形成面の
反対側の面と面一になるように基板の第２の面に形成さ
れた第２の封止用樹脂層とを備えている。
【００７２】第２の半導体装置によると、本発明に係る
第２又は第５の半導体装置の製造方法を用いて形成され
るため、第２又は第５の半導体装置の製造方法と同様の
効果が得られる。
【００７３】第２の半導体装置において、第１の半導体
チップと第２の半導体チップとは、端子数及び端子位置
が同一であることが好ましい。
【００７４】このようにすると、半導体チップ同士を接
続する配線の長さを小さくすることができ、それによっ
て配線パターンを単純化することができる。
【００７５】本発明に係る第３の半導体装置は、第１の
面に第１の配線を有する共に第２の面に第２の配線を有
する基板の第１の面に、その第１の回路形成面が基板の
第１の面と対向すると共に該第１の回路形成面に設けら
れた第１の電極が第１の配線と接続するように搭載され
た第１の半導体チップと、第１の半導体チップを覆うと
共に第１の半導体チップにおける第１の回路形成面の反
対側の面と面一になるように基板の第１の面に形成され
た第１の封止用樹脂層と、基板の第２の面に、その第２
の回路形成面が基板の第２の面と対向すると共に該第２
の回路形成面に設けられた第２の電極が第２の配線と接
続するように搭載された第２の半導体チップと、第２の
半導体チップを覆うと共に第２の半導体チップにおける
第２の回路形成面の反対側の面と面一になるように基板
の第２の面に形成された第２の封止用樹脂層とを備えて
いる。
【００７６】第３の半導体装置によると、本発明に係る
第３又は第６の半導体装置の製造方法を用いて形成され
るため、第３又は第６の半導体装置の製造方法と同様の
効果が得られる。
【００７７】第２又は第３の半導体装置において、第１
の半導体チップと第２の半導体チップとは、基板の第１
の面の上方から透視的に見たときに同一の領域に配置さ
れていることが好ましい。
【００７８】このようにすると、半導体チップが積層さ
れた半導体装置の平面寸法を小さくできる。具体的に
は、半導体チップの面積に近い平面寸法を有するＣＳＰ
と同等の高い実装密度を実現することができる。
【００７９】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置及びその製造方法に
ついて図面を参照しながら説明する。
【００８０】図１は第１の実施形態に係る半導体装置の
断面構成を示している。
【００８１】図１に示すように、コア基板１００の上面
に第１の内層配線１０１が形成されていると共に、コア
基板１００の上面に第１の半導体チップ１０２がその回
路形成面がコア基板１００の上面と対向するように搭載
されている。このとき、第１の半導体チップ１０２の回
路形成面に設けられた電極（図示省略）には第１のバン
プ１０３が形成されていると共に、第１のバンプ１０３
と、第１の内層配線１０１に設けられた第１の素子接続
用ランド部１０１ａとが導電性ペースト１０４によって
接続されている。すなわち、第１の半導体チップ１０２
と第１の内層配線１０１とは電気的に接続されている。
第１の半導体チップ１０２とコア基板１００との間には
第１の樹脂層１０５が形成されていると共に、コア基板
１００の上面及び第１の半導体チップ１０２の側面を覆
うように第２の樹脂層１０６が形成されている。このと
き、第１の半導体チップ１０２の上面と第２の樹脂層１
０６の上面とは面一である。また、第１の半導体チップ
１０２の上面及び第２の樹脂層１０６の上面を覆うよう
に第３の樹脂層１０７が形成されていると共に、第３の
樹脂層１０７の上には第１の外層配線１０８が形成され
ている。
【００８２】一方、コア基板１００の下面に第２の内層
配線１１１が形成されていると共に、コア基板１００の
下面に第２の半導体チップ１１２がその回路形成面がコ
ア基板１００の下面と対向するように搭載されている。
このとき、第２の半導体チップ１０２の回路形成面に設
けられた電極（図示省略）には第２のバンプ１１３が形
成されていると共に、第２のバンプ１１３と、第２の内
層配線１１１に設けられた第２の素子接続用ランド部１
１１ａとが導電性ペースト１１４によって接続されてい
る。すなわち、第２の半導体チップ１１２と第２の内層
配線１１１とは電気的に接続されている。第２の半導体
チップ１１２とコア基板１００との間には第４の樹脂層
１１５が形成されていると共に、コア基板１００の下面
及び第２の半導体チップ１１２の側面を覆うように第５
の樹脂層１１６が形成されている。このとき、第２の半
導体チップ１１２の下面と第５の樹脂層１１６の下面と
は面一である。また、第２の半導体チップ１１２の下面
及び第５の樹脂層１１６の下面を覆うように第６の樹脂
層１１７が形成されていると共に、第６の樹脂層１１７
の下側には第２の外層配線１１８が形成されている。
【００８３】さらに、各樹脂層を含むコア基板１００に
は導通穴１２１が形成されていると共に、各配線同士は
導通穴１２１に設けられた接続配線１２２を介して互い
に電気的に接続されている。また、第１の外層配線１０
８に設けられた第１の外部接続端子１０８ａと、第２の
外層配線１１８に設けられた第２の外部接続端子１１８
ａとを除いて、各樹脂層及び各配線を含むコア基板１０
０の両面はソルダーレジスト膜１２３によって覆われて
いる。
【００８４】図２は、図１に示す第１の実施形態に係る
半導体装置（以下、本実施形態の半導体装置と称する）
と、他の電子部品（半導体パッケージ等を含む）とが接
続されている様子を示している。
【００８５】図２に示すように、本実施形態の半導体装
置における第１の外部接続端子１０８ａ及び第２の外部
接続端子１１８ａにはそれぞれ電子部品２００及び半導
体パッケージ３００が半田材料１２４を介して接続され
ている。このとき、半田材料１２４に代えて、導電性接
着剤等の他の導電性材料を用いてもよい。また、電子部
品２００は、例えばコンデンサや抵抗器等である。ま
た、半導体パッケージ３００は、半導体メモリーやマイ
コン等の半導体チップが搭載されたものであり、図２に
示すＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タ
イプに限らず、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）タイプやＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋ
ａｇｅ）タイプ等でもよい。
【００８６】以下、第１の実施形態に係る半導体装置の
製造方法について、図１に示す本実施形態の半導体装置
を製造する場合を例として、図面を参照しながら説明す
る。
【００８７】図３は第１の実施形態に係る半導体装置の
製造方法のフロー図であり、図４（ａ）〜（ｃ）、図５
（ａ）〜（ｃ）及び図６（ａ）、（ｂ）は第１の実施形
態に係る半導体装置の製造方法の各工程を示す断面図で
ある。
【００８８】まず、図４（ａ）に示すように、ステップ
Ｓ１０１において、導電膜（図示省略）をサブトラクテ
ィブ法やアディティブ法等を用いてパターン化すること
によって、コア基板１００の上面に第１の内層配線１０
１を形成すると共にコア基板１００の下面に第２の内層
配線１１１を形成する。このとき、第１の内層配線１０
１の一部として第１の素子接続用ランド部１０１ａを形
成すると共に、第２の内層配線１１１の一部として第２
の素子接続用ランド部１１１ａを形成する。また、各素
子接続用ランド部と共にテスト用ランド部等を形成して
もよい。
【００８９】次に、図４（ｂ）に示すように、ステップ
Ｓ１０２において、第１の半導体チップ１０２の回路形
成面に設けられた電極（図示省略）に予め形成しておい
た第１のバンプ１０３に導電性ペースト１０４を塗布し
た後、第１の素子接続用ランド部１０１ａに第１のバン
プ１０３を接着させる。すなわち、コア基板１００の上
面に第１の半導体チップ１０２をその回路形成面がコア
基板１００の上面と対向するように搭載する。
【００９０】次に、図４（ｃ）に示すように、ステップ
Ｓ１０３において、第１の半導体チップ１０２とコア基
板１００との間に液状樹脂を充填した後、該液状樹脂を
硬化することによって、第１の樹脂層１０５（下部樹
脂）を形成する。
【００９１】次に、図５（ａ）に示すように、ステップ
Ｓ１０４において、第１の半導体チップ１０２を含むコ
ア基板１００の上面を液状樹脂によって覆った後、該液
状樹脂を硬化することによって、第２の樹脂層１０６
（側部樹脂）を形成する。
【００９２】次に、図５（ｂ）に示すように、ステップ
Ｓ１０５において、第２の樹脂層１０６及び第１の半導
体チップ１０２を該第１の半導体チップ１０２の回路形
成面の反対側から研削して第１の半導体チップ１０２を
薄くすると共に、研削後の第１の半導体チップ１０２の
上面と第２の樹脂層１０６の上面とを面一にする。
【００９３】次に、図５（ｃ）に示すように、ステップ
Ｓ１０６において、研削後の第１の半導体チップ１０２
の上面と第２の樹脂層１０６の上面とを覆う第３の樹脂
層１０７（上部樹脂）を形成した後、ステップＳ１０７
において、第３の樹脂層１０７の上に第１の外層配線用
導電膜１０８Ａを形成する。
【００９４】次に、ステップＳ１０２〜ステップＳ１０
７と同様に、図６（ａ）に示すように、ステップＳ１０
８において、第２の半導体チップ１１２の回路形成面に
設けられた電極（図示省略）に予め形成しておいた第２
のバンプ１１３に導電性ペースト１１４を塗布して第２
のバンプ１１３を第２の素子接続用ランド部１１１ａに
接着させることによって、コア基板１００の下面に第２
の半導体チップ１１２をその回路形成面がコア基板１０
０の下面と対向するように搭載する。その後、ステップ
Ｓ１０９において、第２の半導体チップ１１２とコア基
板１００との間に液状樹脂を充填した後、該液状樹脂を
硬化することによって、第４の樹脂層１１５（下部樹
脂）を形成する。その後、ステップＳ１１０において、
第２の半導体チップ１１２を含むコア基板１００の下面
を液状樹脂によって覆った後、該液状樹脂を硬化するこ
とによって、第５の樹脂層１１６（側部樹脂）を形成す
る。その後、ステップＳ１１１において、第５の樹脂層
１１６及び第２の半導体チップ１１２を該第２の半導体
チップ１１２の回路形成面の反対側から研削して第２の
半導体チップ１１２を薄くすると共に、研削後の第２の
半導体チップ１１２の下面と第５の樹脂層１１６の下面
とを面一にする。その後、ステップＳ１１２において、
研削後の第２の半導体チップ１１２の下面と第５の樹脂
層１１６の下面とを覆う第６の樹脂層１１７（上部樹
脂）を形成した後、ステップＳ１１３において、第６の
樹脂層１１７の下側に第２の外層配線用導電膜１１８Ａ
を形成する。
【００９５】次に、図６（ｂ）に示すように、ステップ
Ｓ１１４において、各樹脂層を含むコア基板１００に導
通穴１２１を形成すると共に導通穴１２１の壁面に各配
線同士を接続する接続配線１２２を形成した後、ステッ
プＳ１１５において、第１の外層配線用導電膜１０８Ａ
及び第２の外層配線用導電膜１１８Ａをそれぞれパター
ン化して第１の外層配線１０８及び第２の外層配線１１
８を形成する。このとき、第１の外層配線１０８の一部
として第１の外部接続端子１０８ａを形成すると共に、
第２の外層配線１１８の一部として第２の外部接続端子
１１８ａを形成する。
【００９６】次に、第１の外部接続端子１０８ａと第２
の外部接続端子１１８ａとを除いて、各樹脂層及び各配
線を含むコア基板１００の両面を覆うソルダーレジスト
膜１２３を形成することによって、図１に示す本実施形
態の半導体装置を完成させる。このとき、ソルダーレジ
スト膜１２３の形成後に、第１の外部接続端子１０８ａ
の表面及び第２の外部接続端子１１８ａの表面に対して
半田めっきや金めっき等の表面処理を行なってもよい。
【００９７】尚、以上の説明において、コア基板等の
「上面」又は「下面」という表記は、加工対象面を識別
するために便宜上使用しているものであり、各面に他の
面と比べて特異な性質があるということを意味するもの
ではない。
【００９８】ところで、第１の半導体チップ１０２又は
第２の半導体チップ１１２を研削することによって半導
体装置を薄くするためには、研削後の第１の半導体チッ
プ１０２又は第２の半導体チップ１１２における厚さの
ばらつきを小さくする必要がある。なぜならば、研削後
の各半導体チップにおける厚さのばらつきが大きい場合
に、研削後の各半導体チップにおける厚さの目標値を小
さく設定すると、各半導体チップの回路形成面まで研削
されてしまう可能性が高くなるからである。それに対し
て、研削後の各半導体チップにおける厚さのばらつきを
小さくするためには、各半導体チップに対する研削開始
面（例えば図５（ａ）に示す研削前の第１の半導体チッ
プ１０２の上面（回路形成面の反対側の面））を基準に
して各半導体チップに対する研削量を決定することが好
ましい。なぜならば、各半導体チップの研削前の厚さ
（例えば図５（ａ）に示す第１の半導体チップ１０２の
厚さｔ１）のばらつきの方が、各半導体チップの搭載高
さ（例えば図５（ｂ）に示すコア基板１００の下面から
第１の半導体チップ１０２の下面までの高さｔ２）のば
らつきよりも小さいので、各半導体チップに対する研削
開始面を基準にして各半導体チップに対する研削量を決
定する場合の方が、コア基板１００の下面を基準にして
各半導体チップに対する研削量を決定する場合と比べ
て、研削後の各半導体チップにおける厚さのばらつきが
小さくなるからである。但し、研削された半導体チップ
が実装された半導体装置全体における厚さのばらつき
は、コア基板１００の下面を基準にして各半導体チップ
に対する研削量を決定した場合の方が小さくなる。この
場合、例えば第１の半導体チップ１０２に対する研削の
前に前述の高さｔ２を予め把握して第１の半導体チップ
１０２に対する研削量を決定すれば、研削後の第１の半
導体チップ１０２における厚さのばらつきをある程度小
さくすることができる。
【００９９】各半導体チップに対する研削開始面を基準
にして各半導体チップに対する研削量を決定する場合
に、各半導体チップに対する研削開始面を検出する方法
としては、例えば次の３通りの方法を用いることができ
る。
【０１００】第１の方法は、半導体チップと樹脂層との
間で光の反射や吸収に関する特性が異なっていることに
着目した方法である。具体的には、第１の半導体チップ
１０２が研削され始める前後において、言い換えると、
第１の半導体チップ１０２の上面を覆う第２の樹脂層１
０６に対する研削が終わって第１の半導体チップ１０２
自体に対する研削が始まる前後において、第１の半導体
チップ１０２及び第２の樹脂層１０６に対して光を照射
すると照射された光の反射量又は吸収量が変化するの
で、その変化を検出して変化があった箇所を第１の半導
体チップ１０２に対する研削開始面とみなす方法であ
る。
【０１０１】第２の方法は、砥石等の研削盤を回転させ
ることによって研削を行なう場合に、樹脂層を研削して
いるときに研削盤に働く研削抵抗力と半導体チップを研
削しているときに研削盤に働く研削抵抗力とが異なるこ
とに着目した方法である。具体的には、第１の半導体チ
ップ１０２の上面を覆う第２の樹脂層１０６に対する研
削が終わって第１の半導体チップ１０２自体に対する研
削が始まる前後において、第１の半導体チップ１０２及
び第２の樹脂層１０６を研削するための研削盤に働く研
削抵抗力が変化するので、その変化を検出して変化があ
った箇所を第１の半導体チップ１０２に対する研削開始
面とみなす方法である。
【０１０２】第３の方法は、研削により排出される研削
クズを含む水等の溶媒つまり研削液の電気抵抗が、研削
液中に樹脂層の研削クズのみが含まれるときと樹脂層の
研削クズに加えて半導体チップの研削クズが含まれると
きとで異なることに着目した方法である。具体的には、
第１の半導体チップ１０２の上面を覆う第２の樹脂層１
０６に対する研削が終わって第１の半導体チップ１０２
自体に対する研削が始まる前後において、第１の半導体
チップ１０２及び第２の樹脂層１０６が研削されること
により生じる研削液の電気抵抗が変化するので、その変
化を検出して変化があった箇所を第１の半導体チップ１
０２に対する研削開始面とみなす方法である。
【０１０３】以上に説明したように、第１の実施形態に
よると、コア基板１００の上面に第１の半導体チップ１
０２をその回路形成面がコア基板１００の上面と対向す
るように搭載した後、第１の半導体チップ１０２をその
回路形成面の反対側から研削して第１の半導体チップ１
０２を薄くする。また、コア基板１００の下面に第２の
半導体チップ１１２をその回路形成面がコア基板１００
の下面と対向するように搭載した後、第２の半導体チッ
プ１１２をその回路形成面の反対側から研削して第２の
半導体チップ１１２を薄くする。このため、第１の半導
体チップ１０２又は第２の半導体チップ１１２をコア基
板１００に搭載する時点では第１の半導体チップ１０２
又は第２の半導体チップ１１２を厚さが大きいまま取り
扱うことができるので、外的損傷や反りの発生を防ぎつ
つ各半導体チップのバンプ形成や基板搭載等を確実且つ
簡単に行なうことができる。また、コア基板１００に搭
載された第１の半導体チップ１０２又は第２の半導体チ
ップ１１２を研削して薄くするため、各半導体チップの
動作により発生する熱量が外部に放散されやすくなると
共に、各半導体チップを積層する場合にも半導体装置を
薄型化できる。従って、高信頼性及び高放熱性を有し、
半導体チップを高密度実装できる薄型の半導体装置を簡
単に製造することができる。
【０１０４】また、第１の実施形態によると、各半導体
チップを覆う各樹脂層がコア基板１００の両面に対称的
に設けられているため、コア基板１００の両面における
樹脂層の収縮が互いにバランスして、半導体装置の反り
量を小さく抑えることができる。
【０１０５】また、第１の実施形態によると、第１の半
導体チップ１０２又は第２の半導体チップ１１２の周囲
を樹脂で封止しながら各半導体チップを研削するため、
各半導体チップが十分に固定された状態で各半導体チッ
プを研削できる。このため、研削に起因して各半導体チ
ップに外的損傷が発生する事態を抑制しつつ、つまり、
半導体装置の品質を劣化させることなく、各半導体チッ
プを例えば１００μｍ以下の厚さまで薄くすることがで
きる。一方、従来の技術のように、半導体チップを薄く
した後に該半導体チップを基板上に搭載しようとする
と、半導体チップに外的損傷が発生しやすくなる結果、
品質の良い半導体装置を得ることが難しくなる。但し、
第１の実施形態において、基板搭載時等に外的損傷が発
生しない範囲内で予め各半導体チップを薄くしておいて
から、各半導体チップを基板上に搭載することが好まし
い。このようにすると、半導体チップに対する研削量を
低減できるので、半導体装置の生産効率が向上する。
【０１０６】また、第１の実施形態によると、コア基板
１００の上面又は下面に第１の半導体チップ１０２又は
第２の半導体チップ１１２を搭載した後に各半導体チッ
プを樹脂層で覆うため、基板上の絶縁層に開口部を設け
て該開口部に半導体チップを樹脂と共に埋め込む従来技
術と比べて、製造工程を簡単化することができる。ま
た、開口部が設けられた絶縁層と開口部に充填された樹
脂層との界面において剥離が発生するという従来技術の
問題が生じないので、半導体装置を高品質化することが
できる。
【０１０７】また、第１の実施形態によると、第２の半
導体チップ１１２に対して研削を行ななうときには、第
１の半導体チップ１０２が第３の樹脂層１０７及び第１
の外層配線１０８によって保護されているため、第１の
半導体チップ１０２に機械的ダメージが生じにくい。
【０１０８】また、第１の実施形態によると、第１の半
導体チップ１０２の側面を覆う第２の樹脂層１０６を形
成する前に、第１の半導体チップ１０２とコア基板１０
０との間に第１の樹脂層１０５を形成していると共に、
第２の半導体チップ１１２の側面を覆う第５の樹脂層１
１６を形成する前に、第２の半導体チップ１１２とコア
基板１００との間に第４の樹脂層１１５を形成してい
る。このため、第１の樹脂層１０５又は第４の樹脂層１
１５におけるボイドの発生を抑制できるので、半導体装
置の信頼性が向上する。
【０１０９】また、第１の実施形態によると、第１の半
導体チップ１０２の上面と第２の樹脂層１０６の上面と
を面一にしているため、第１の半導体チップ１０２及び
第２の樹脂層１０６の上に第３の樹脂層１０７又は第１
の外層配線１０８を容易に形成することができる。ま
た、第２の半導体チップ１１２の下面と第５の樹脂層１
１６の下面とを面一にしているため、第２の半導体チッ
プ１１２及び第５の樹脂層１１６の下側に第６の樹脂層
１１７又は第２の外層配線１１８を容易に形成すること
ができる。
【０１１０】また、第１の実施形態によると、第１の半
導体チップ１０２の上面を第３の樹脂層１０７によって
覆うため、第１の半導体チップ１０２を外的障害から保
護できると共に、第１の半導体チップ１０２の上面を第
１の外層配線１０８から絶縁して第１の半導体チップ１
０２を電気的に保護できる。また、第２の半導体チップ
１１２の下面を第６の樹脂層１１７によって覆うため、
第２の半導体チップ１１２を外的障害から保護できると
共に、第２の半導体チップ１１２の下面を第２の外層配
線１１８から絶縁して第２の半導体チップ１１２を電気
的に保護できる。このため、薄い半導体チップが実装さ
れた半導体装置の取り扱いが簡単になる。
【０１１１】また、第１の実施形態によると、第１の外
層配線１０８に第１の外部接続端子１０８ａを設けてい
ると共に第２の外層配線１１８に第２の外部接続端子１
１８ａを設けているため、各外部接続端子に他の電気部
品を電気的且つ機械的に接続することによって、大規模
で多機能な電気回路システムを効率良く且つ品質良く実
現することができる。このとき、第１の外部接続端子１
０８ａと第２の外部接続端子１１８とを、コア基板１０
０の上方から見て同一の領域に配置すると、本実施形態
の半導体装置同士を互いに積み重ねて電気的且つ機械的
に接続することができ、それによって大規模な電気回路
システムを効率良く且つ品質良く実現することができ
る。
【０１１２】また、第１の実施形態によると、各樹脂層
及び各配線を含むコア基板１００の両面を覆うソルダー
レジスト膜１２３を形成しているため、本実施形態の半
導体装置に他の電気部品を半田を介して接続する場合
に、半田接続の品質を良好に確保することができる。
【０１１３】尚、第１の実施形態において、コア基板１
００としては、ガラスエポキシやガラス・ビスマレイミ
ド・トリアジン等よりなるリジッドな樹脂基板、ポリイ
ミドフィルム等よりなるフレキシブルな樹脂基板、又は
セラミック基板等を用いることができる。コア基板１０
０としてリジッドな基板を用いた場合、第１の半導体チ
ップ１０２又は第２の半導体チップ１１２の保持を確実
に行なえるので、半導体装置が製造しやすくなるという
メリットがある。一方、コア基板１００としてフレキシ
ブルな基板を用いた場合、コア基板１００を薄型化する
ことができる。また、コア基板１００として両面板を用
いたが、これに代えて、多層板を用いても同様の効果が
得られる。
【０１１４】また、第１の実施形態において、第１の半
導体チップ１０２の電極に設ける第１のバンプ１０３、
又は第２の半導体チップ１１２の電極に設ける第２のバ
ンプ１１３としては、金、ニッケル又は半田等の金属よ
りなるスタッドバンプ、メッキバンプ又はボールバンプ
等を用いてもよい。このようにすると、第１の半導体チ
ップ１０２と第１の内層配線１０１との電気的接続、又
は第２の半導体チップ１１２と第２の内層配線１１１と
の電気的接続を良好に確保することができる。
【０１１５】また、第１の実施形態において、第１のバ
ンプ１０３と第１の素子接続用ランド部１０１ａとを導
電性ペースト１０４によって接続すると共に第２のバン
プ１１３と第２の素子接続用ランド部１１１ａとを導電
性ペースト１１４によって接続したが、これに代えて、
第１のバンプ１０３と第１の素子接続用ランド部１０１
ａとを半田付けによって接続してもよいし、又は第２の
バンプ１１３と第２の素子接続用ランド部１１１ａとを
半田付けによって接続してもよい。或いは、第１のバン
プ１０３及び第２のバンプ１１３を用いずに、ＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）を
利用した方法によって、第１の半導体チップ１０２の電
極と第１の素子接続用ランド部１０１ａとを接続しても
よいし、又は第２の半導体チップ１１２の電極と第２の
素子接続用ランド部１１１ａとを接続してもよい。ＴＡ
Ｂを利用した場合、第１の半導体チップ１０２又は第２
の半導体チップ１１２が多ピンであっても各半導体チッ
プの基板へのボンディングを短時間で行なうことができ
る。
【０１１６】また、第１の実施形態において、第１の内
層配線１０１及び第２の内層配線１１１並びに第１の外
層配線１０８及び第２の外層配線１１８の材料として
は、銅等の金属を用いることができる。
【０１１７】また、第１の実施形態において、第１の半
導体チップ１０２とコア基板１００との間に第１の樹脂
層１０５を形成した後に第１の半導体チップ１０２の側
面を覆う第２の樹脂層１０６を形成したが、これに代え
て、第２の樹脂層１０６を形成するときに第１の半導体
チップ１０２とコア基板１００との間に樹脂を充填する
ことにより、第２の樹脂層１０６の一部として第１の樹
脂層１０５を形成してもよい。このようにすると、製造
工程を簡単化することができると共に、第１の半導体チ
ップ１０２の回路形成面及び側面をそれぞれ覆う樹脂の
特性が等しくなるため、熱疲労等に起因する信頼性品質
の低下を防止することができる。
【０１１８】また、第１の実施形態において、第２の半
導体チップ１１２とコア基板１００との間に第４の樹脂
層１１５を形成した後に第２の半導体チップ１１２の側
面を覆う第５の樹脂層１１６を形成したが、これに代え
て、第５の樹脂層１１６を形成するときに第２の半導体
チップ１１２とコア基板１００との間に樹脂を充填する
ことにより、第５の樹脂層１１６の一部として第４の樹
脂層１１５を形成してもよい。このようにすると、製造
工程を簡単化することができると共に、第２の半導体チ
ップ１１２の回路形成面及び側面をそれぞれ覆う樹脂の
特性が等しくなるため、熱疲労等に起因する信頼性品質
の低下を防止することができる。
【０１１９】また、第１の実施形態において、第２の樹
脂層１０６又は第５の樹脂層１１６には酸化シリコンや
酸化アルミニウム等の無機物質よりなるフィラーが混入
されていることが好ましい。このようにすると、第２の
樹脂層１０６の硬さと第１の半導体チップ１０２の硬さ
とを近づけることができるため、第２の樹脂層１０６と
第１の半導体チップ１０２とを同時に且つ均一に研削で
きる。また、第５の樹脂層１１６の硬さと第２の半導体
チップ１１２の硬さとを近づけることができるため、第
５の樹脂層１１６と第２の半導体チップ１１２とを同時
に且つ均一に研削できる。従って、高品質の半導体装置
を製造することができる。さらに、第２の樹脂層１０６
又は第５の樹脂層１１６の熱膨張率及び硬化収縮率を抑
制できるため、第２の樹脂層１０６又は第５の樹脂層１
１６が第１の半導体チップ１０２又は第２の半導体チッ
プ１１２に及ぼす応力を低減して各半導体チップの反り
を小さくでき、それによって、より高品質の半導体装置
を製造することができる。尚、第２の樹脂層１０６又は
第５の樹脂層１１６にフィラーが混入されていない場
合、第１の半導体チップ１０２又は第２の半導体チップ
１１２と比べて第２の樹脂層１０６又は第５の樹脂層１
１６が軟らかいため、第１の半導体チップ１０２又は第
２の半導体チップ１１２に対する研削スピードと、第２
の樹脂層１０６又は第５の樹脂層１１６に対する研削ス
ピードとが異なる結果、研削後に、第１の半導体チップ
１０２を含む第２の樹脂層１０６の表面又は第２の半導
体チップ１１２を含む第５の樹脂層１１６の表面に凹凸
が生じやすくなる。
【０１２０】また、第１の実施形態において、第２の樹
脂層１０６又は第５の樹脂層１１６の材料としては凹凸
面の封止充填性に優れる液状樹脂を用いることが好まし
く、第２の樹脂層１０６又は第５の樹脂層１１６の形成
方法としては印刷工法やカーテンコート工法等を用いる
ことが好ましい。
【０１２１】また、第１の実施形態において、第２の樹
脂層１０６又は第５の樹脂層１１６の材料としては熱硬
化タイプ、光硬化タイプ又は光熱硬化併用タイプの樹脂
を用いることが好ましい。光熱硬化併用タイプの樹脂を
用いる場合、光硬化により予め樹脂を硬化させた後に熱
硬化により樹脂をさらに硬化させることによって、樹脂
の硬化を十分に行ないつつ、樹脂の硬化収縮を小さく抑
制して第２の樹脂層１０６又は第５の樹脂層１１６の硬
化後における半導体装置の反りを小さくすることができ
る。
【０１２２】また、第１の実施形態において、第１の半
導体チップ１０２に対する研削を開始する前の時点では
第２の樹脂層１０６が第１の半導体チップ１０２の上面
（回路形成面の反対側の面）を覆っていることが好まし
い。このようにすると、第１の半導体チップ１０２に対
する研削を開始する前の時点での研削対象面（第２の樹
脂層１０６の表面）の凹凸を小さくできるので、良好な
研削を行なうことができる。同様に、第２の半導体チッ
プ１１２に対する研削を開始する前の時点では第５の樹
脂層１１６が第２の半導体チップ１１２の下面（回路形
成面の反対側の面）を覆っていることが好ましい。この
ようにすると、第２の半導体チップ１１２に対する研削
を開始する前の時点での研削対象面（第５の樹脂層１１
６の表面）の凹凸を小さくできるので、良好な研削を行
なうことができる。
【０１２３】また、第１の実施形態において、第２の樹
脂層１０６又は第５の樹脂層１１６は、大気圧よりも低
い気圧下で形成されることが好ましい。このようにする
と、樹脂充填性が良好になって、凹凸や狭い間隙を有す
る部分に対してもボイドの発生を抑制しつつ良好な樹脂
封止を行なうことが可能となる。一般的に、封止樹脂内
にボイドが存在すると、半導体チップの回路配線等に腐
食が生じやすくなって半導体装置の信頼性品質が低下し
やすくなるので、信頼性品質の良好な半導体装置を得る
ためには、ボイドの発生を抑制しつつ樹脂封止を行なう
ことが必要である。特に、半導体チップと基板との間の
樹脂封止を半導体チップの側面等の樹脂封止と同時に行
なう場合、該樹脂封止を大気圧よりも低い気圧下で行な
うことによって、ボイドの発生を抑制しつつ、半導体チ
ップと基板との間を樹脂封止することができる。
【０１２４】また、第１の実施形態において、第１の半
導体チップ１０２又は第２の半導体チップ１１２を研削
する方法としては、砥石を使用する方法、プラズマを研
削対象面に照射する方法、又は薬品による腐食を利用す
る方法等を用いることができる。
【０１２５】また、第１の実施形態において、第２の樹
脂層１０６と第３の樹脂層１０７とは異なる材料よりな
ることが好ましい。同様に、第５の樹脂層１１６と第６
の樹脂層１１７とは異なる材料よりなることが好まし
い。このようにすると、第２の樹脂層１０６と第３の樹
脂層１０７、又は第５の樹脂層１１６と第６の樹脂層１
１７とが、例えば樹脂流動充填性、厚さの均一性、密着
性又は機械的強度等において互いに異なる特性を有する
ことができるため、高品質の半導体装置を容易に製造す
ることができる。
【０１２６】また、第１の実施形態において、第３の樹
脂層１０７又は第６の樹脂層１１７を、液状樹脂、フィ
ルム状樹脂又は樹脂付き銅箔のうちの樹脂等を硬化させ
ることにより形成することができる。第３の樹脂層１０
７又は第６の樹脂層１１７を樹脂付き銅箔のうちの樹脂
を硬化させることにより形成する場合、第３の樹脂層１
０７又は第６の樹脂層１１７の厚さを均一に確保するこ
とができると共に、第３の樹脂層１０７と第１の外層配
線用導電膜１０８Ａ、又は第６の樹脂層１１７と第２の
外層配線用導電膜１１８Ａとを同時に形成して半導体装
置の生産効率を向上させることができる。第３の樹脂層
１０７又は第６の樹脂層１１７を液状樹脂又はフィルム
状樹脂を硬化させることにより形成する場合、第３の樹
脂層１０７又は第６の樹脂層１１７の形成後にめっき法
又は銅箔を接着する方法等により第１の外層配線用導電
膜１０８Ａ又は第２の外層配線用導電膜１１８Ａを形成
する。第３の樹脂層１０７又は第６の樹脂層１１７を液
状樹脂を硬化させることにより形成する場合、印刷工法
やカーテンコート工法等により液状樹脂をその厚さを均
一に保ちながら第１の半導体チップ１０２を含む第２の
樹脂層１０６の表面又は第２の半導体チップ１１２を含
む第５の樹脂層１１６の表面に塗布することによって、
各樹脂層の表面における凹凸が大きい場合であっても樹
脂充填性を十分に確保することができる。第３の樹脂層
１０７又は第６の樹脂層１１７をフィルム状樹脂を硬化
させることにより形成する場合、第３の樹脂層１０７又
は第６の樹脂層１１７の厚さを均一に確保することが簡
単になる。
【０１２７】また、第１の実施形態において、第１の外
層配線１０８又は第２の外層配線１１８をアディティブ
法により形成することによって、第１の外層配線用導電
膜１０８Ａ又は第２の外層配線用導電膜１１８Ａを形成
する工程を省略することができる。
【０１２８】また、第１の実施形態において、第３の樹
脂層１０７を形成する工程の直後に第１の外層配線用導
電膜１０８Ａを形成する工程を行なったが、これに代え
て、の、第１の外層配線用導電膜１０８Ａを形成する工
程を、第６の樹脂層１１７を形成する工程よりも後に第
２の外層配線用導電膜１１８Ａを形成する工程と同時に
行なってもよい。また、第１の半導体チップ１０２を研
削する工程の直後に第３の樹脂層１０７を形成する工程
及び第１の外層配線用導電膜１０８Ａを形成する工程を
行なったが、これに代えて、第３の樹脂層１０７を形成
する工程及び第１の外層配線用導電膜１０８Ａを形成す
る工程を、第２の半導体チップ１１２を研削する工程よ
りも後に第６の樹脂層１１７を形成する工程及び第２の
外層配線用導電膜１１８Ａを形成する工程と同時に行な
ってもよい。このようにコア基板１０６の両面を同時に
加工する工程を増やすことによって、半導体装置の生産
性を向上させることができる。特に、第３の樹脂層１０
７を形成する工程及び第１の外層配線用導電膜１０８Ａ
を形成する工程を、第２の半導体チップ１１２を研削す
る工程よりも後に第６の樹脂層１１７を形成する工程及
び第２の外層配線用導電膜１１８Ａを形成する工程と同
時に行なう場合において、第３の樹脂層１０７及び第６
の樹脂層１１７を樹脂付き銅箔のうちの樹脂を硬化させ
ることにより形成すると、第１の外層配線用導電膜１０
８Ａを形成する工程及び第２の外層配線用導電膜１１８
Ａを形成する工程を省略できるので、半導体装置の生産
性をより一層向上させることができる。
【０１２９】また、第１の実施形態において、導通穴１
２１としては、異なる配線層間を電気的に接続する、貫
通スルーホール、盲目型ＩＶＨ（Ｉｎｔｅｒｓｔｉｔｉ
ａｌＶｉａ Ｈｏｌｅ）又は埋込型ＩＶＨを形成するこ
とができる。但し、図１においては、導通穴１２１とし
て貫通スルーホールのみを形成している場合を図示して
いる。導通穴１２１としてＩＶＨを形成する場合、コア
基板１００に第１の半導体チップ１０２及び第２の半導
体チップ１１２を搭載する前にコア基板１００にＩＶＨ
を形成したり、第３の樹脂層１０７の形成後に第２の樹
脂層１０６及び第３の樹脂層１０７を開口してＩＶＨを
形成したり、又は第６の樹脂層１１７の形成後に第５の
樹脂層１１６及び第６の樹脂層１１７を開口してＩＶＨ
を形成したりすることによって、本実施形態の半導体装
置を実現することができる。また、導通穴１２１におけ
る電気的導通を確保する方法としては、導通穴１２１の
壁面に銅や銀等の金属めっきを行なう方法を用いてもよ
いし、又は、導通穴１２１に導電性の樹脂ペーストを充
填する方法を用いてもよい。尚、第１の実施形態におい
て、各配線同士を電気的に接続する方法は特に限定され
るものではない。
【０１３０】また、第１の実施形態において、各樹脂層
及び各配線を含むコア基板１００の両面を覆うソルダー
レジスト膜１２３を形成したが、本実施形態の半導体装
置に他の電気部品を接続しない場合等にはソルダーレジ
スト膜１２３を形成しなくてもよい。
【０１３１】また、第１の実施形態において、コア基板
１００の両面にそれぞれ半導体チップを１段ずつ搭載し
たが、これに代えて、コア基板１００の各面に半導体チ
ップを２段以上ずつ搭載してもよい。このとき、コア基
板１００の各面における２段目以上の半導体チップを本
実施形態と同様の方法で搭載することにより、高信頼性
及び高放熱性を有し、半導体チップを高密度実装できる
薄型の半導体装置を簡単に製造することができる。具体
的には、本実施形態において、第３の樹脂層１０７の上
面に第１の外層配線１０８を形成した後、第３の樹脂層
１０７の上面に第３の半導体チップを、その回路形成面
がコア基板１００の上面と対向すると共に該回路形成面
に設けられた電極が第１の外層配線１０８と接続するよ
うに搭載し、その後、第３の樹脂層１０７の上面に第３
の半導体チップを覆うように樹脂層を形成した後、該樹
脂層及び第３の半導体チップを該第３の半導体チップの
回路形成面の反対側から研削して第３の半導体チップを
薄くする。同様に、第６の樹脂層１１７の下面に第２の
外層配線１１８を形成した後、第６の樹脂層１１７の下
面に第４の半導体チップを、その回路形成面がコア基板
１００の下面と対向すると共に該回路形成面に設けられ
た電極が第２の外層配線１１８と接続するように搭載
し、その後、第６の樹脂層１１７の下面に第４の半導体
チップを覆うように樹脂層を形成した後、該樹脂層及び
第４の半導体チップを該第４の半導体チップの回路形成
面の反対側から研削して第４の半導体チップを薄くす
る。以下、同様の工程を繰り返すことによって、半導体
チップが任意の段数積層された半導体装置を簡単に実現
することができる。このとき、コア基板１００の両面の
それぞれにおける半導体チップの段数を同じにすること
によって、コア基板１００の両面における樹脂層の収縮
が互いにバランスして、半導体装置の反り量を小さく抑
えることができる。
【０１３２】（第１の実施形態の第１変形例）以下、本
発明の第１の実施形態の第１変形例に係る半導体装置及
びその製造方法について図面を参照しながら説明する。
【０１３３】図７及び図８はそれぞれ第１の実施形態の
第１変形例に係る半導体装置の製造方法の一工程を示す
断面図である。
【０１３４】第１の実施形態の第１変形例が第１の実施
形態と異なっているのは半導体チップの基板への搭載方
法である。
【０１３５】具体的には、第１の実施形態においては、
図４（ｂ）に示すように、例えば第１の半導体チップ１
０２の回路形成面に設けられた電極（図示省略）に形成
された第１のバンプ１０３と、第１の内層配線１０１に
設けられた第１の素子接続用ランド部１０１ａとを導電
性ペースト１０４によって接続することによって、第１
の半導体チップ１０２をコア基板１００の上面に搭載し
た。
【０１３６】それに対して、第１の実施形態の第１変形
例においては、図７に示すように、例えば第１のバンプ
１０３が第１の素子接続用ランド部１０１ａと接続する
ように、第１の半導体チップ１０２を接着フィルム１０
５Ａを介してコア基板１００の上面に圧着する。或い
は、図８に示すように、例えば第１のバンプ１０３が第
１の素子接続用ランド部１０１ａと接続するように、第
１の半導体チップ１０２を接着剤１０５Ｂを介してコア
基板１００の上面に圧着する。このとき、接着フィルム
１０５Ａ又は接着剤１０５Ｂは、第１の半導体チップ１
０２のコア基板１００への圧着後に第１の樹脂層１０５
となる。
【０１３７】尚、図７又は図８は、コア基板１００の上
面に一対の第１の半導体チップ１０２を搭載する場合に
ついての工程断面図を示している。
【０１３８】第１の実施形態の第１変形例によると、接
着フィルム１０５Ａ又は接着剤１０５Ｂを用いて第１の
半導体チップ１０２をコア基板１００の上面に圧着する
ため、第１の半導体チップ１０２のコア基板１００への
搭載と、第１の半導体チップ１０２とコア基板１００と
の間における第１の樹脂層１０５の形成とを同時に行な
えるので、製造工程を簡単化することができる。
【０１３９】尚、第１の実施形態の第１変形例におい
て、半導体チップの基板への搭載方法を第１の半導体チ
ップ１０２を例として説明したが、第２の半導体チップ
１１２についても同様の方法でコア基板１００の下面に
搭載することができる。
【０１４０】また、第１の実施形態の第１変形例におい
て、接着フィルム１０５Ａ又は接着剤１０５Ｂには導電
性粒子を混入させておくことが好ましい。このようにす
ると、第１のバンプ１０３が接着フィルム１０５Ａ又は
接着剤１０５Ｂを完全に突き破っていない場合等におい
ても、第１のバンプ１０３と第１の素子接続用ランド部
１０１ａとの導通を良好に確保することができる。
【０１４１】（第１の実施形態の第２変形例）以下、本
発明の第１の実施形態の第２変形例に係る半導体装置及
びその製造方法について図面を参照しながら説明する。
【０１４２】図９及び図１０はそれぞれ第１の実施形態
の第２変形例に係る半導体装置の製造方法の一工程を示
す断面図である。
【０１４３】第１の実施形態の第２変形例が第１の実施
形態と異なっているのは、第１の半導体チップ１０２を
研削する時点におけるコア基板１００の下面の状態であ
る。
【０１４４】具体的には、第１の実施形態においては、
図５（ｂ）に示すように、第１の半導体チップ１０２を
研削する時点で、コア基板１００の下面には第２の内層
配線１１１が形成されていた。すなわち、コア基板１０
０の下面には配線パターンの有無に伴う凹凸が存在して
いた。
【０１４５】それに対して、第１の実施形態の第２変形
例においては、図９に示すように、コア基板１００の下
面に第２の内層配線１１１となるパターン化されていな
い第２の内層配線用導電膜１１１Ａが形成されている状
態で第１の半導体チップ１０２を研削する。或いは、図
１０に示すように、コア基板１００の下面に第２の内層
配線１１１が形成されていない状態で第１の半導体チッ
プ１０２を研削する。このとき、第２の内層配線１１１
を形成する工程（図９に示す場合は第２の内層配線用導
電膜１１１Ａをパターン化する工程のみ）は第１の半導
体チップ１０２の研削後に行なう。すなわち、第１の実
施形態の第２変形例においては、図３に示すフロー図の
ステップ１０１（内層配線パターン形成工程）を、第１
の半導体チップ１０２をコア基板１００の上面に搭載す
るまでの時点における第１の内層配線１０１の形成工程
と、第１の半導体チップ１０２を研削してから第２の半
導体チップ１１２をコア基板１００の下面に搭載するま
での時点における第２の内層配線１１１の形成工程とに
分けて行なう。
【０１４６】第１の実施形態の第２変形例によると、コ
ア基板１００の下面に第２の内層配線１１１となるパタ
ーン化されていない第２の内層配線用導電膜１１１Ａが
形成されている状態、又はコア基板１００の下面に第２
の内層配線１１１が形成されていない状態で第１の半導
体チップ１０２を研削するため、第１の半導体チップ１
０２が搭載されたコア基板１００における研削対象面の
反対側の面であるコア基板１００の下面の凹凸を小さく
抑えることができる。このため、研削対象面を均一に研
削できるので、第１の半導体チップ１０２における損傷
の発生等を抑制して品質の良い半導体装置を製造するこ
とができる。
【０１４７】（第１の実施形態の第３変形例）以下、本
発明の第１の実施形態の第３変形例に係る半導体装置及
びその製造方法について図面を参照しながら説明する。
【０１４８】図１１（ａ）〜（ｃ）は第１の実施形態の
第３変形例に係る半導体装置の製造方法の各工程を示す
断面図である。
【０１４９】第１の実施形態の第３変形例が第１の実施
形態と異なっているのは、第１の半導体チップ１０２を
研削する工程を行なうタイミングである。
【０１５０】具体的には、第１の実施形態においては、
図５（ａ）〜（ｃ）に示すように、第２の樹脂層１０６
を形成した直後に第１の半導体チップ１０２を研削する
工程を行ない、引き続いて第３の樹脂層１０７を形成す
る工程及び第１の外層配線用導電膜１０８Ａを形成する
工程を行なった後、図６（ａ）に示すように、第２の半
導体チップ１１２をコア基板１００の下面に搭載する工
程等を行なった。
【０１５１】それに対して、第１の実施形態の第３変形
例においては、図１１（ａ）〜（ｃ）に示すように、第
２の樹脂層１０６を形成した後、コア基板１００の下面
に第２の半導体チップ１１２を搭載する工程を行ない、
その後、第２の半導体チップ１１２を覆う第５の樹脂層
１１６を形成する工程を行なった後、第１の半導体チッ
プ１０２を研削する工程を行ない、引き続いて第２の半
導体チップ１１２を研削する工程を行なう。その後、図
示は省略しているが、第３の樹脂層１０７を形成する工
程及び第１の外層配線用導電膜１０８Ａを形成する工
程、並びに第６の樹脂層１１７を形成する工程及び第２
の外層配線用導電膜１１８Ａを形成する工程を行なう。
【０１５２】尚、図１１（ａ）〜（ｃ）は、コア基板１
００の上面及び下面にそれぞれ一対の第１の半導体チッ
プ１０２及び一対の第２の半導体チップ１１２を搭載す
る場合についての工程断面図を示している。
【０１５３】また、図１１（ａ）〜（ｃ）は、第１の樹
脂層１０５及び第４の樹脂層１１５がそれぞれ第２の樹
脂層１０６の一部及び第５の樹脂層１１６の一部として
形成されている場合についての工程断面図を示してお
り、第１の樹脂層１０５及び第４の樹脂層１１５の図示
を省略している。
【０１５４】第１の実施形態の第３変形例によると、第
１の半導体チップ１０２を研削する時点における各樹脂
層を含めたコア基板１００の厚さが大きくなるので、第
１の半導体チップ１０２を研削するときにコア基板１０
０がたわみにくくなって取り扱いが容易になる。
【０１５５】尚、第１の実施形態の第３変形例におい
て、コア基板１００の上面側に第２の樹脂層１０６を形
成するときには第２の樹脂層１０６を仮硬化しておき、
コア基板１００の下面側に第５の樹脂層１１６を形成す
るときに第５の樹脂層１１６と共に第２の樹脂層１０６
を本硬化することが好ましい。このようにすると、第２
の樹脂層１０６と第５の樹脂層１１６とに同時に同程度
の硬化収縮が発生するので、第２の樹脂層１０６と第５
の樹脂層１１６とを別々に本硬化する場合と比べて、第
１の半導体チップ１０２又は第２の半導体チップ１１２
に反りが生じにくい。
【０１５６】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置及びその製造方法について図
面を参照しながら説明する。
【０１５７】図１２は第２の実施形態に係る半導体装置
の断面構成を示している。
【０１５８】図１２に示すように、第２の実施形態が第
１の実施形態と異なっている点は、第１の半導体チップ
１０２の上面（回路形成面の反対側の面）に第３の樹脂
層１０７を介さずに第１の外層配線１０８が形成されて
いること、及び、第２の半導体チップ１１２の下面（回
路形成面の反対側の面）に第６の樹脂層１１７を介さず
に第２の外層配線１１８が形成されていることである。
すなわち、第２の実施形態においては、第３の樹脂層１
０７及び第６の樹脂層１１７は形成されていない。
【０１５９】以下、第２の実施形態に係る半導体装置の
製造方法について、図１２に示す本実施形態の半導体装
置を製造する場合を例として図面を参照しながら説明す
る。
【０１６０】図１３（ａ）〜（ｃ）は第２の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。尚、第２の実施形態に係る半導体装置の製造方法に
おける図１３（ａ）に示す工程よりも前の工程は、第１
の実施形態に係る半導体装置の製造方法における図４
（ａ）に示す工程から図５（ｂ）に示す工程までと同一
である。
【０１６１】すなわち、図５（ｂ）に示す工程で、第２
の樹脂層１０６及び第１の半導体チップ１０２を第１の
半導体チップ１０２の回路形成面の反対側から研削して
第１の半導体チップ１０２を薄くすると共に、研削後の
第１の半導体チップ１０２の上面と第２の樹脂層１０６
の上面とを面一にした後、図１３（ａ）に示すように、
第１の半導体チップ１０２を含む第２の樹脂層１０６の
上に第１の外層配線用導電膜１０８Ａを形成する。
【０１６２】次に、図１３（ｂ）に示すように、第２の
半導体チップ１１２の回路形成面に設けられた電極（図
示省略）に予め形成しておいた第２のバンプ１１３に導
電性ペースト１１４を塗布して第２のバンプ１１３を第
２の内層配線１１１に設けられた第２の素子接続用ラン
ド部１１１ａに接着させることによって、コア基板１０
０の下面に第２の半導体チップ１１２をその回路形成面
がコア基板１００と対向するように搭載する。その後、
第２の半導体チップ１１２とコア基板１００との間に液
状樹脂を充填した後、該液状樹脂を硬化することによっ
て、第４の樹脂層１１５を形成する。その後、第２の半
導体チップ１１２を含むコア基板１００の下面を液状樹
脂によって覆った後、該液状樹脂を硬化することによっ
て、第５の樹脂層１１６を形成する。その後、第５の樹
脂層１１６及び第２の半導体チップ１１２を第２の半導
体チップ１１２の回路形成面の反対側から研削して第２
の半導体チップ１１２を薄くすると共に、研削後の第２
の半導体チップ１１２の下面と第５の樹脂層１１６の下
面とを面一にした後、第２の半導体チップ１１２を含む
第５の樹脂層１１６の下側に第２の外層配線用導電膜１
１８Ａを形成する。
【０１６３】次に、図１３（ｃ）に示すように、各樹脂
層を含むコア基板１００に導通穴１２１を形成すると共
に導通穴１２１の壁面に各配線同士を接続する接続配線
１２２を形成した後、第１の外層配線用導電膜１０８Ａ
及び第２の外層配線用導電膜１１８Ａをそれぞれパター
ン化して第１の外層配線１０８及び第２の外層配線１１
８を、第１の半導体チップ１０２の上面及び第２の半導
体チップ１１２の下面が覆われるように形成する。この
とき、第１の外層配線１０８の一部として第１の外部接
続端子１０８ａを形成すると共に、第２の外層配線１１
８の一部として第２の外部接続端子１１８ａを形成す
る。
【０１６４】次に、第１の外層配線１０８における第１
の半導体チップ１０２の上面に形成されている部分と第
１の外部接続端子１０８ａと第２の外部接続端子１１８
ａとを除いて、各樹脂層及び各配線を含むコア基板１０
０の両面を覆うソルダーレジスト膜１２３を形成するこ
とによって、図１２に示す本実施形態の半導体装置を完
成させる。
【０１６５】第２の実施形態によると、第１の半導体チ
ップ１０２の上面に直接接触するように第１の外層配線
１０８が形成されていると共に、第２の半導体チップ１
１２の下面に直接接触するように第２の外層配線１１８
が形成されているため、第１の実施形態における第３の
樹脂層１０７又は第６の樹脂層１１７（図１参照）を設
けることによる効果に代えて、次の様な効果が得られ
る。
【０１６６】すなわち、第１の外層配線１０８及び第２
の外層配線１１８の材料として熱伝導性及び電気伝導性
の良好な銅等の金属材料を用いることによって、第１の
半導体チップ１０２又は第２の半導体チップ１１２の動
作時に発生する熱量を効率良く外部に放散させることが
できる。また、第１の外層配線１０８を介して第１の半
導体チップ１０２におけるサブストレート電位を簡単に
確保することができると共に、第２の外層配線１１８を
介して第２の半導体チップ１１２におけるサブストレー
ト電位を簡単に確保することができる。
【０１６７】尚、第２の実施形態において、第１の外層
配線１０８及び第２の外層配線１１８をめっき等により
被覆することが好ましい。
【０１６８】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置及びその製造方法について図
面を参照しながら説明する。
【０１６９】図１４は第３の実施形態に係る半導体装置
の断面構成を示している。
【０１７０】図１４に示すように、第３の実施形態が第
１の実施形態と異なっている点は、コア基板１００の上
面に搭載された第１の半導体チップ１０２の外形寸法
と、コア基板１００の下面に搭載された第２の半導体チ
ップ１１２の外形寸法とが同一であること、及び、コア
基板１００の上方から透視的に見たときに第１の半導体
チップ１０２の中心位置と第２の半導体チップ１１２の
中心位置とが重なっていることである。
【０１７１】尚、第３の実施形態においては、第２の外
部接続端子１１８ａに半田材料１２４を設けている。ま
た、第１の樹脂層１０５及び第４の樹脂層１１５はそれ
ぞれ第２の樹脂層１０６の一部及び第５の樹脂層１１６
の一部として形成されており、それに伴って第１の樹脂
層１０５及び第４の樹脂層１１５の図示を省略してい
る。
【０１７２】以下、第３の実施形態に係る半導体装置の
製造方法について、図１４に示す本実施形態の半導体装
置を製造する場合を例として図面を参照しながら説明す
る。
【０１７３】図１５は第３の実施形態に係る半導体装置
の製造方法の一工程を示す平面図であり、図１６は図１
５のＩ−Ｉ線における断面図である。尚、図１５におい
て、コア基板１００、及び第１の外部接続端子１０８ａ
を含む第１の外層配線１０８以外の他の部材を透視的に
見ていると共に、第１の半導体チップ１０２及び第２の
半導体チップ１１２の搭載位置を破線で示している。ま
た、図１５及び図１６において、コア基板１００の分割
ライン１２５を一点鎖線で示している。
【０１７４】第３の実施形態に係る半導体装置の製造方
法においては、まず、第１の実施形態に係る半導体装置
の製造方法（図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）
及び図６（ａ）、（ｂ）参照）を用いて、図１５及び図
１６に示すように、分割ライン１２５により格子状に区
画された例えば４つの所定領域ごとにコア基板１００の
上面及び下面にそれぞれ４個の第１の半導体チップ１０
２及び４個の第２の半導体チップ１１２を搭載する。
【０１７５】具体的には、各所定領域ごとにコア基板１
００の上面及び下面にそれぞれ４個の第１の内層配線１
０１及び４個の第２の内層配線１１１を形成する。この
とき、各第１の内層配線１０１の一部として第１の素子
接続用ランド部１０１ａを形成すると共に、各第２の内
層配線１１１の一部として第２の素子接続用ランド部１
１１ａを形成する。その後、複数の第１の半導体チップ
１０２の各回路形成面に設けられた電極（図示省略）に
予め形成しておいた第１のバンプ１０３に導電性ペース
ト１０４を塗布して第１のバンプ１０３を第１の素子接
続用ランド部１０１ａに接着させることによって、各所
定領域ごとにコア基板１００の上面に各第１の半導体チ
ップ１０２を各回路形成面がコア基板１００の上面と対
向するように搭載する。その後、各第１の半導体チップ
１０２を含むコア基板１００の上面を液状樹脂によって
覆った後、該液状樹脂を硬化することによって、第２の
樹脂層１０６を形成する。その後、第２の樹脂層１０６
及び各第１の半導体チップ１０２を各第１の半導体チッ
プ１０２の回路形成面の反対側から研削して各第１の半
導体チップ１０２を薄くすると共に、研削後の各第１の
半導体チップ１０２の上面と第２の樹脂層１０６の上面
とを面一にする。その後、研削後の第１の半導体チップ
１０２の上面と第２の樹脂層１０６の上面とを覆う第３
の樹脂層１０７を形成した後、第３の樹脂層１０７の上
に第１の外層配線用導電膜１０８Ａを形成する。
【０１７６】続いて、複数の第２の半導体チップ１１２
の各回路形成面に設けられた電極（図示省略）に予め形
成しておいた第２のバンプ１１３に導電性ペースト１１
４を塗布して第２のバンプ１１３を第２の素子接続用ラ
ンド部１１１ａに接着させることによって、各所定領域
ごとにコア基板１００の下面に各第２の半導体チップ１
１２を各回路形成面がコア基板１００の下面と対向する
ように搭載する。その後、各第２の半導体チップ１１２
を含むコア基板１００の下面を液状樹脂によって覆った
後、該液状樹脂を硬化することによって、第５の樹脂層
１１６を形成する。その後、第５の樹脂層１１６及び各
第２の半導体チップ１１２を各第１の半導体チップ１１
２の回路形成面の反対側から研削して各第２の半導体チ
ップ１１２を薄くすると共に、研削後の各第２の半導体
チップ１１２の下面と第５の樹脂層１１６の下面とを面
一にする。その後、研削後の第２の半導体チップ１１２
の下面と第５の樹脂層１１６の下面とを覆う第６の樹脂
層１１７を形成した後、第６の樹脂層１１７の上に第２
の外層配線用導電膜１１８Ａを形成する。
【０１７７】続いて、各樹脂層を含むコア基板１００に
導通穴１２１を形成すると共に導通穴１２１の壁面に各
配線同士を接続する接続配線１２２を形成した後、第１
の外層配線用導電膜１０８Ａ及び第２の外層配線用導電
膜１１８Ａをそれぞれパターン化して第１の外層配線１
０８及び第２の外層配線１１８を形成する。このとき、
第１の外層配線１０８の一部として第１の外部接続端子
１０８ａを形成すると共に、第２の外層配線１１８の一
部として第２の外部接続端子１１８ａを形成する。その
後、第１の外部接続端子１０８ａと第２の外部接続端子
１１８ａとを除いて、各樹脂層及び各配線を含むコア基
板１００の両面を覆うソルダーレジスト膜１２３を形成
する。その後、第２の外部接続端子１１８ａに半田材料
１２４を搭載した後、ダイシングソー等を用いて分割ラ
イン１２５に沿ってコア基板１００を分割することによ
り、図１４に示す本実施形態の半導体装置を完成させ
る。
【０１７８】第３の実施形態によると、第１の実施形態
と同様の効果に加えて、半導体チップのサイズに近い平
面寸法を有する小型の半導体装置、つまりＣＳＰとして
使用できる半導体装置を実現することができると共に、
該半導体装置を簡単且つ大量に製造することができる。
【０１７９】また、第３の実施形態によると、半導体チ
ップを覆う樹脂層がコア基板１００の両面に対称的に設
けられているため、コア基板１００の両面における樹脂
層の収縮が互いにバランスして、半導体装置の反り量を
小さく抑えることができる。
【０１８０】尚、第３の実施形態において、第１の半導
体チップ１０２及び第２の半導体チップ１１２として半
導体メモリー等の同じ種類の半導体チップを用いること
が好ましい。このようにすると、多数の半導体チップを
効率良く高密度に実装することができる。但し、第３の
実施形態において、第１の半導体チップ１０２又は第２
の半導体チップ１１２として用いることができる半導体
チップの種類は特に限定されるものではない。
【０１８１】また、第３の実施形態において、第２の外
部接続端子１１８ａに半田材料１２４を搭載したが、こ
れに代えて、第１の外部接続端子１０８ａに半田材料１
２４を搭載してもよいし、又は、第１の外部接続端子１
０８ａ若しくは第２の外部接続端子１１８ａに対して金
めっきや半田めっき等の表面処理を行なってもよい。外
部接続端子に半田材料を搭載したり、外部接続端子に対
して表面処理を行なうと、該外部接続端子を用いて本実
施形態の半導体装置を他の電気機器のプリント配線板に
半田付けするときに半田に対する濡れ性が良好になる。
但し、第３の実施形態において、外部接続端子を設けな
くても前述の効果は得られる。
【０１８２】また、第３の実施形態において、少なくと
も一組の第１の外部接続端子１０８ａと第２の外部接続
端子１１８とを、コア基板１００の上方から見て同一の
領域に配置することが好ましい。このようにすると、例
えば図１７に示すように、本実施形態の半導体装置同士
を互いに積み重ねて実装することができる。
【０１８３】また、第３の実施形態において、半田材料
１２４の搭載は、コア基板１００の分割前に行なっても
よいし、コア基板１００の分割後に行なってもよいが、
コア基板１００の分割前に行なった方が半導体装置の生
産効率が良い。
【０１８４】また、第３の実施形態において、分割ライ
ン１２５により区画される所定領域を４つ設けたが、該
所定領域の数は特に限定されるものではない。但し、所
定領域の数、つまりコア基板１００を分割することによ
って形成される半導体装置の数が多いほど、半導体装置
を効率良く製造することができる。
【０１８５】また、第３の実施形態において、第２の実
施形態と同様に、第３の樹脂層１０７又は第６の樹脂層
１１７を形成しなくてもよい。
【０１８６】（第３の実施形態の変形例）以下、本発明
の第３の実施形態の変形例に係る半導体装置及びその製
造方法について図面を参照しながら説明する。
【０１８７】第３の実施形態の変形例が第３の実施形態
と異なっている点は、コア基板１００の上面に搭載され
た第１の半導体チップ１０２の外形寸法と、コア基板１
００の下面に搭載された第２の半導体チップ１１２の外
形寸法とが異なっていること、及び、コア基板１００の
上方から透視的に見たときに第１の半導体チップ１０２
の中心位置と第２の半導体チップ１１２の中心位置とが
重なっていないことである。
【０１８８】以下、第３の実施形態の変形例に係る半導
体装置の製造方法について図面を参照しながら説明す
る。
【０１８９】図１８は第３の実施形態の変形例に係る半
導体装置の製造方法の一工程を示す平面図であり、図１
９は図１８のII−II線における断面図である。尚、図１
８において、コア基板１００以外の他の部材を透視的に
見ていると共に、第１の半導体チップ１０２の搭載位置
及び第２の半導体チップ１１２の搭載位置をそれぞれ粗
い破線及び細かい破線で示している。また、図１８及び
図１９において、コア基板１００の分割ライン１２５を
一点鎖線で示している。
【０１９０】第３の実施形態の変形例に係る半導体装置
の製造方法においては、まず、第１の実施形態に係る半
導体装置の製造方法（図４（ａ）〜（ｃ）、図５（ａ）
〜（ｃ）及び図６（ａ）、（ｂ）参照）を用いて、図１
８及び図１９に示すように、分割ライン１２５により区
画され且つ格子状に配列された例えば４つの所定領域ご
とにコア基板１００の上面及び下面にそれぞれ４個の第
１の半導体チップ１０２及び４個の第２の半導体チップ
１１２を搭載する。このとき、各第１の半導体チップ１
０２の外形寸法と各第２の半導体チップ１１２の外形寸
法とは異なっていると共に、各所定領域において、コア
基板１００の上方から透視的に見たときに第１の半導体
チップ１０２の中心位置と第２の半導体チップ１１２の
中心位置とは重なっていない。その後、図示は省略して
いるが、ダイシングソー等を用いて分割ライン１２５に
沿ってコア基板１００を分割することにより、本実施形
態の半導体装置を完成させる。
【０１９１】第３の実施形態の変形例によると、第１の
半導体チップ１０２の外形寸法と第２の半導体チップ１
１２の外形寸法とが異なっていても、或いは、コア基板
１００の上方から透視的に見たときに第１の半導体チッ
プ１０２の中心位置と第２の半導体チップ１１２の中心
位置とが重なっていなくても、分割ライン１２５により
区画される各所定領域ごとにコア基板１００の上面及び
下面にそれぞれ第１の半導体チップ１０２及び第２の半
導体チップ１１２が搭載されていれば、第３の実施形態
と同様の効果が得られる。
【０１９２】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置及びその製造方法について図
面を参照しながら説明する。
【０１９３】図２０は第４の実施形態に係る半導体装置
の断面構成を示している。
【０１９４】図２０に示すように、第４の実施形態が第
１の実施形態と大きく異なっている点は、コア基板１０
０の上面における第１の半導体チップ１０２の上側に第
２の半導体チップ１１２がその回路形成面がコア基板１
００の上面と対向するように搭載されていることであ
る。尚、第４の実施形態においては、第３の実施形態と
同様に、第１の半導体チップ１０２の外形寸法と第２の
半導体チップ１１２の外形寸法とは同一であると共に、
コア基板１００の上方から透視的に見たときに第１の半
導体チップ１０２の中心位置と第２の半導体チップ１１
２の中心位置とは重なっている。
【０１９５】具体的には、図２０に示すように、コア基
板１００の上面には第１の内層配線１０１が形成されて
いると共に、コア基板１００の上面には第１の半導体チ
ップ１０２がその回路形成面がコア基板１００の上面と
対向するように搭載されている。このとき、第１の半導
体チップ１０２の回路形成面に設けられた電極（図示省
略）には第１のバンプ１０３が形成されていると共に、
第１のバンプ１０３と、第１の内層配線１０１に設けら
れた第１の素子接続用ランド部１０１ａとが導電性ペー
スト１０４によって接続されている。すなわち、第１の
半導体チップ１０２と第１の内層配線１０１とは電気的
に接続されている。第１の半導体チップ１０２とコア基
板１００との間には第１の樹脂層１０５が形成されてい
ると共に、コア基板１００の上面及び第１の半導体チッ
プ１０２の側面を覆うように第２の樹脂層１０６が形成
されている。このとき、第１の半導体チップ１０２の上
面と第２の樹脂層１０６の上面とは面一である。また、
第１の半導体チップ１０２の上面及び第２の樹脂層１０
６の上面を覆うように第３の樹脂層１０７が形成されて
いる。
【０１９６】第３の樹脂層１０７の上面には第２の内層
配線１１１が形成されていると共に、第３の樹脂層１０
７の上面には第２の半導体チップ１１２がその回路形成
面がコア基板１００の上面と対向するように搭載されて
いる。このとき、第２の半導体チップ１１２の回路形成
面に設けられた電極（図示省略）には第２のバンプ１１
３が形成されていると共に、第２のバンプ１１３と、第
２の内層配線１１１に設けられた第２の素子接続用ラン
ド部１１１ａとが導電性ペースト１１４によって接続さ
れている。すなわち、第２の半導体チップ１１２と第２
の内層配線１１１とは電気的に接続されている。第２の
半導体チップ１１２と第３の樹脂層１０７との間には第
４の樹脂層１１５が形成されていると共に、第３の樹脂
層１０７の上面及び第２の半導体チップ１１２の側面を
覆うように第５の樹脂層１１６が形成されている。この
とき、第２の半導体チップ１１２の上面と第５の樹脂層
１１６の上面とは面一である。また、第２の半導体チッ
プ１１２の上面及び第５の樹脂層１１６の上面を覆うよ
うに第６の樹脂層１１７が形成されていると共に、第６
の樹脂層１１７の上には第１の外層配線１０８が形成さ
れている。尚、コア基板１００の下面には第２の外層配
線１１８が形成されている。
【０１９７】さらに、各樹脂層を含むコア基板１００に
は導通穴１２１が形成されていると共に、各配線同士は
導通穴１２１に設けられた接続配線１２２を介して互い
に電気的に接続されている。また、第１の外層配線１０
８に設けられた第１の外部接続端子１０８ａと、第２の
外層配線１１８に設けられた第２の外部接続端子１１８
ａとを除いて、各樹脂層及び各配線を含むコア基板１０
０の両面はソルダーレジスト膜１２３によって覆われて
いると共に、第２の外部接続端子１１８ａには半田材料
１２４が形成されている。
【０１９８】第４の実施形態に係る半導体装置の特徴
は、コア基板１００の上面に第１の半導体チップ１０２
と第２の半導体チップ１１２とがそれぞれの回路形成面
を同一の方向に向けて積層されていることである。以
下、この特徴によって第４の実施形態が比較例としての
第３の実施形態よりも有利になる点について、第１の半
導体チップ１０２及び第２の半導体チップ１１２が同種
の半導体メモリーである場合を例として図面を参照しな
がら説明する。但し、第１の半導体チップ１０２及び第
２の半導体チップ１１２が同種の半導体メモリーである
場合、同じアドレス端子同士、同じＩ／Ｏ端子同士及び
同じ制御用端子同士等がそれぞれ結線されるように第１
の半導体チップ１０２と第２の半導体チップ１１２とを
電気的に接続する必要がある。
【０１９９】図２１（ａ）、（ｂ）及び図２２（ａ）、
（ｂ）は比較例としての第３の実施形態に係る半導体装
置（図１４参照）における各配線のパターンをそれぞれ
模式的に示している。具体的には、図２１（ａ）は第１
の外部接続端子１０８ａを含む第１の外層配線１０８の
パターンを示しており、図２１（ｂ）は第１の素子接続
用ランド部１０１ａを含む第１の内層配線１０１のパタ
ーンを示しており、図２２（ａ）は第２の素子接続用ラ
ンド部１１１ａを含む第２の内層配線１１１のパターン
を示しており、図２２（ｂ）は第２の外部接続端子１１
８ａを含む第２の外層配線１１８のパターンを示してい
る。
【０２００】また、図２３（ａ）、（ｂ）及び図２４
（ａ）、（ｂ）は第４の実施形態に係る半導体装置（図
２０参照）における各配線のパターンをそれぞれ模式的
に示している。具体的には、図２３（ａ）は第１の外部
接続端子１０８ａを含む第１の外層配線１０８のパター
ンを示しており、図２３（ｂ）は第２の素子接続用ラン
ド部１１１ａを含む第２の内層配線１１１のパターンを
示しており、図２４（ａ）は第１の素子接続用ランド部
１０１ａを含む第１の内層配線１０１のパターンを示し
ており、図２４（ｂ）は第２の外部接続端子１１８ａを
含む第２の外層配線１１８のパターンを示している。
【０２０１】尚、図２１（ａ）、（ｂ）及び図２２
（ａ）、（ｂ）並びに図２３（ａ）、（ｂ）及び図２４
（ａ）、（ｂ）においては、各配線パターンと共にコア
基板１００の外形及び導通穴１２１の形成位置を示して
いると共に、必要に応じて第１のバンプ１０３及び第２
のバンプ１１３の形成位置並びに第１の半導体チップ１
０２及び第２の半導体チップ１１２の搭載位置を示して
いる。
【０２０２】図２１（ａ）、（ｂ）及び図２２（ａ）、
（ｂ）に示すように、比較例においては、コア基板１０
０の上面に搭載された第１の半導体チップ１０２の回路
形成面と、コア基板１００の下面に搭載された第２の半
導体チップ１１２の回路形成面とが互いに反対方向を向
いているため、コア基板１００の上方から透視的に見て
同じアドレス端子同士等が重なるように第１の半導体チ
ップ１０２と第２の半導体チップ１１２とを積層させる
ことはできない。このため、第１の半導体チップ１０２
及び第２の半導体チップ１１２のそれぞれにおける同じ
アドレス端子同士等を導通穴１２１を介して結線しよう
とすると、例えば図２２（ａ）に示すように、第２の内
層配線１１１の配線経路が長くなってしまう。
【０２０３】一方、図２３（ａ）、（ｂ）及び図２４
（ａ）、（ｂ）に示すように、第４の実施形態において
は、コア基板１００の上面に搭載された第１の半導体チ
ップ１０２の回路形成面と、コア基板１００の上面にお
ける第１の半導体チップ１０２の上側に搭載された第２
の半導体チップ１１２の回路形成面とが同一方向を向い
ているため、コア基板１００の上方から透視的に見て同
じアドレス端子同士等が重なるように第１の半導体チッ
プ１０２と第２の半導体チップ１１２とを積層させるこ
とができる。このため、第１の半導体チップ１０２及び
第２の半導体チップ１１２のそれぞれにおける同じアド
レス端子同士等を導通穴１２１を介して短い配線経路で
結線することができる（図２３（ｂ）及び図２４（ａ）
参照）。すなわち、第４の実施形態においては、比較例
と比べて配線の引き回しが簡単になるので、配線形成を
容易に行なうことができる。
【０２０４】以下、第４の実施形態に係る半導体装置の
製造方法について、図２０に示す本実施形態の半導体装
置を製造する場合を例として図面を参照しながら説明す
る。
【０２０５】図２５は第４の実施形態に係る半導体装置
の製造方法のフロー図であり、図２６（ａ）〜（ｃ）、
図２７（ａ）〜（ｃ）、図２８（ａ）、（ｂ）及び図２
９（ａ）、（ｂ）は第４の実施形態に係る半導体装置の
製造方法の各工程を示す断面図である。
【０２０６】まず、図２６（ａ）に示すように、ステッ
プＳ２０１において、分割ライン（図示省略）によって
格子状に区画された複数の所定領域ごとにコア基板１０
０の上面に複数の第１の内層配線１０１を形成する。こ
のとき、各第１の内層配線１０１の一部として第１の素
子接続用ランド部１０１ａを形成する。その後、ステッ
プＳ２０２において、コア基板１００の下面に第２の外
層配線用導電膜１１８Ａを形成する。
【０２０７】次に、図２６（ｂ）に示すように、ステッ
プＳ２０３において、複数の第１の半導体チップ１０２
の各回路形成面に設けられた電極（図示省略）に予め形
成しておいた第１のバンプ１０３に導電性ペースト１０
４を塗布して第１のバンプ１０３を第１の素子接続用ラ
ンド部１０１ａに接着させることによって、各所定領域
ごとにコア基板１００の上面に各第１の半導体チップ１
０２を各回路形成面がコア基板１００の上面と対向する
ように搭載する。
【０２０８】次に、図２６（ｃ）に示すように、ステッ
プＳ２０４において、各第１の半導体チップ１０２とコ
ア基板１００との間に液状樹脂を充填した後、該液状樹
脂を硬化することによって、第１の樹脂層１０５（下部
樹脂）を形成する。
【０２０９】次に、図２７（ａ）に示すように、ステッ
プＳ２０５において、各第１の半導体チップ１０２を含
むコア基板１００の上面を液状樹脂によって覆った後、
該液状樹脂を硬化することによって、第２の樹脂層１０
６（側部樹脂）を形成する。
【０２１０】次に、図２７（ｂ）に示すように、ステッ
プＳ２０６において、第２の樹脂層１０６及び各第１の
半導体チップ１０２を各第１の半導体チップ１０２の回
路形成面の反対側から研削して各第１の半導体チップ１
０２を薄くすると共に、研削後の各第１の半導体チップ
１０２の上面と第２の樹脂層１０６の上面とを面一にす
る。
【０２１１】次に、図２７（ｃ）に示すように、ステッ
プＳ２０７において、研削後の各第１の半導体チップ１
０２の上面と第２の樹脂層１０６の上面とを覆う第３の
樹脂層１０７（上部樹脂）を形成した後、ステップＳ２
０８において、第３の樹脂層１０７の上に第２の内層配
線１１１となる第２の内層配線用導電膜１１１Ａを形成
する。
【０２１２】次に、図２８（ａ）に示すように、ステッ
プＳ２０９において、第２の内層配線用導電膜１１１Ａ
をパターン化することによって、各所定領域ごとに第３
の樹脂層１０７の上面に複数の第２の内層配線１１１を
形成する。このとき、各第２の内層配線１１１の一部と
して第２の素子接続用ランド部１１１ａを形成する。
【０２１３】次に、ステップＳ２０３〜ステップＳ２０
７と同様に、図２８（ｂ）に示すように、ステップＳ２
１０において、複数の第２の半導体チップ１１２の各回
路形成面に設けられた電極（図示省略）に予め形成して
おいた第２のバンプ１１３に導電性ペースト１１４を塗
布して第２のバンプ１１３を第２の素子接続用ランド部
１１１ａに接着させることによって、各所定領域ごとに
第３の樹脂層１０７の上面に各第２の半導体チップ１１
２を各回路形成面がコア基板１００の上面と対向するよ
うに搭載する。このとき、第１の半導体チップ１０２の
外形寸法と第２の半導体チップ１１２の外形寸法とは同
一であり、また、各所定領域において、コア基板１００
の上方から見て第１の半導体チップ１０２の中心位置と
第２の半導体チップ１１２の中心位置とは重なる。その
後、ステップＳ２１１において、各第２の半導体チップ
１１２と第３の樹脂層１０７との間に液状樹脂を充填し
た後、該液状樹脂を硬化することによって、第４の樹脂
層１１５（下部樹脂）を形成する。その後、ステップＳ
２１２において、各第２の半導体チップ１１２を含む第
３の樹脂層１０７の上面を液状樹脂によって覆った後、
該液状樹脂を硬化することによって、第５の樹脂層１１
６（側部樹脂）を形成する。その後、ステップＳ２１３
において、第５の樹脂層１１６及び各第２の半導体チッ
プ１１２を各第２の半導体チップ１１２の回路形成面の
反対側から研削して各第２の半導体チップ１１２を薄く
すると共に、研削後の各第２の半導体チップ１１２の上
面と第５の樹脂層１１６の上面とを面一にする。その
後、ステップＳ２１４において、研削後の各第２の半導
体チップ１１２の上面と第５の樹脂層１１６の上面とを
覆う第６の樹脂層１１７（上部樹脂）を形成した後、ス
テップＳ２１５において、第６の樹脂層１１７の上に第
１の外層配線用導電膜１０８Ａを形成する。その後、ス
テップＳ２１６において、各樹脂層を含むコア基板１０
０に導通穴１２１を形成すると共に導通穴１２１の壁面
に各配線同士を接続する接続配線１２２を形成する。
【０２１４】次に、図２９（ａ）に示すように、ステッ
プＳ２１７において、第１の外層配線用導電膜１０８Ａ
及び第２の外層配線用導電膜１１８Ａをそれぞれパター
ン化して、各所定領域ごとに複数の第１の外層配線１０
８及び複数の第２の外層配線１１８を形成する。このと
き、各第１の外層配線１０８の一部として第１の外部接
続端子１０８ａを形成すると共に、各第２の外層配線１
１８の一部として第２の外部接続端子１１８ａを形成す
る。
【０２１５】次に、図２９（ｂ）に示すように、第１の
外部接続端子１０８ａと第２の外部接続端子１１８ａと
を除いて、各樹脂層及び各配線を含むコア基板１００の
両面を覆うソルダーレジスト膜１２３を形成する。その
後、図示は省略しているが、第２の外部接続端子１１８
ａに半田材料１２４を形成した後、ダイシングソー等を
用いて分割ラインに沿ってコア基板１００を分割するこ
とにより、本実施形態の半導体装置を完成させる。
【０２１６】第４の実施形態によると、第１の実施形態
と同様の効果及び第３の実施形態と同様の効果（但し、
半導体チップを覆う樹脂層がコア基板１００の両面に対
称的に設けられていることによる効果は除く）に加え
て、第１の半導体チップ１０２及び第２の半導体チップ
１１２が同種の半導体チップである場合、各半導体チッ
プ同士を接続する配線の長さを小さくすることができ、
それによって配線パターンを単純化することができる。
【０２１７】尚、第４の実施形態において、第１の半導
体チップ１０２の外形寸法と第２の半導体チップ１１２
の外形寸法とが同一であると共に、コア基板１００の上
方から透視的に見たときに第１の半導体チップ１０２の
中心位置と第２の半導体チップ１１２の中心位置とが重
なっていたが、これに代えて、第１の半導体チップ１０
２の外形寸法と第２の半導体チップ１１２の外形寸法と
が異なっていても、或いは、コア基板１００の上方から
透視的に見たときに第１の半導体チップ１０２の中心位
置と第２の半導体チップ１１２の中心位置とが重なって
いなくても、分割ラインにより区画される各所定領域ご
とにコア基板１００の上面及び下面にそれぞれ第１の半
導体チップ１０２及び第２の半導体チップ１１２が搭載
されていれば同様の効果が得られる。
【０２１８】また、第４の実施形態において、第１の半
導体チップ１０２及び第２の半導体チップ１１２として
同種の半導体メモリーを用いたが、これに限られず、端
子数及び端子位置が同一の半導体チップを用いてもよ
い。
【０２１９】また、第４の実施形態において、第２の実
施形態と同様に、第３の樹脂層１０７又は第６の樹脂層
１１７を形成しなくてもよい。
【０２２０】
【発明の効果】本発明によると、半導体チップを基板に
搭載する時点では半導体チップを厚さが大きいまま取り
扱うことができるので、外的損傷や反りの発生を防ぎつ
つ半導体チップのバンプ形成や基板搭載等を確実且つ簡
単に行なうことができる。また、基板に搭載された半導
体チップを研削して薄くするので、半導体チップの動作
により発生する熱量が外部に放散されやすくなると共
に、半導体チップを積層する場合にも半導体装置を薄型
化できる。従って、高信頼性及び高放熱性を有し、半導
体チップを高密度実装できる薄型の半導体装置を簡単に
製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。
【図２】本発明の第１の実施形態に係る半導体装置と他
の電子部品とが接続されている様子を示す図である。
【図３】本発明の第１の実施形態に係る半導体装置の製
造方法のフロー図でる。
【図４】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図７】本発明の第１の実施形態の第１変形例に係る半
導体装置の製造方法の一工程を示す断面図である。
【図８】本発明の第１の実施形態の第１変形例に係る半
導体装置の製造方法の一工程を示す断面図である。
【図９】本発明の第１の実施形態の第２変形例に係る半
導体装置の製造方法の一工程を示す断面図である。
【図１０】本発明の第１の実施形態の第２変形例に係る
半導体装置の製造方法の一工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は本発明の第１の実施形態の
第３変形例に係る半導体装置の製造方法の各工程を示す
断面図である。
【図１２】本発明の第２の実施形態に係る半導体装置の
断面図である。
【図１３】（ａ）〜（ｃ）は本発明の第２の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１４】本発明の第３の実施形態に係る半導体装置の
断面図である。
【図１５】本発明の第３の実施形態に係る半導体装置の
製造方法の一工程を示す平面図である。
【図１６】図１５のＩ−Ｉ線における断面図である。
【図１７】本発明の第３の実施形態に係る半導体装置同
士が接続されている様子を示す図である。
【図１８】本発明の第３の実施形態の変形例に係る半導
体装置の製造方法の一工程を示す平面図である。
【図１９】図１８のII−II線における断面図である。
【図２０】本発明の第４の実施形態に係る半導体装置の
断面図である。
【図２１】（ａ）及び（ｂ）は比較例（本発明の第３の
実施形態に係る半導体装置）における配線パターンを模
式的に示す図である。
【図２２】（ａ）及び（ｂ）は比較例における配線パタ
ーンを模式的に示す図である。
【図２３】（ａ）及び（ｂ）は本発明の第４の実施形態
に係る半導体装置における配線パターンを模式的に示す
図である。
【図２４】（ａ）及び（ｂ）は本発明の第４の実施形態
に係る半導体装置における配線パターンを模式的に示す
図である。
【図２５】本発明の第４の実施形態に係る半導体装置の
製造方法のフロー図でる。
【図２６】（ａ）〜（ｃ）は本発明の第４の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図２７】（ａ）〜（ｃ）は本発明の第４の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図２８】（ａ）及び（ｂ）は本発明の第４の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図２９】（ａ）及び（ｂ）は本発明の第４の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図３０】（ａ）〜（ｃ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【符号の説明】
１００ コア基板 １０１ 第１の内層配線 １０１ａ 第１の素子接続用ランド部 １０２ 第１の半導体チップ １０３ 第１のバンプ １０４ 導電性ペースト １０５ 第１の樹脂層 １０５Ａ 接着フィルム １０５Ｂ 接着剤 １０６ 第２の樹脂層 １０７ 第３の樹脂層 １０８ 第１の外層配線 １０８ａ 第１の外部接続端子１０８ａ １０８Ａ 第１の外層配線用導電膜 １１１ 第２の内層配線 １１１ａ 第２の素子接続用ランド部 １１１Ａ 第２の内層配線用導電膜 １１２ 第２の半導体チップ １１３ 第２のバンプ １１４ 導電性ペースト １１５ 第４の樹脂層 １１６ 第５の樹脂層 １１７ 第６の樹脂層 １１８ 第２の外層配線 １１８ａ 第２の外部接続端子 １１８Ａ 第２の外層配線用導電膜 １２１ 導通穴 １２２ 接続配線 １２３ ソルダーレジスト膜 １２４ 半田材料 １２５ 分割ライン ２００ 電子部品 ３００ 半導体パッケージ ｔ１ 研削前の第１の半導体チップ１０２の厚さ ｔ２ 第１の半導体チップ１０２の搭載高さ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年６月７日（２００１．６．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１７
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項２１
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項２２
【補正方法】変更
【補正内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項２３
【補正方法】変更
【補正内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】請求項２４
【補正方法】変更
【補正内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】請求項３０
【補正方法】変更
【補正内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正内容】
【０１０７】また、第１の実施形態によると、第２の半
導体チップ１１２に対して研削を行なうときには、第１
の半導体チップ１０２が第３の樹脂層１０７及び第１の
外層配線１０８によって保護されているため、第１の半
導体チップ１０２に機械的ダメージが生じにくい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０２１７
【補正方法】変更
【補正内容】
【０２１７】尚、第４の実施形態において、第１の半導
体チップ１０２の外形寸法と第２の半導体チップ１１２
の外形寸法とが同一であると共に、コア基板１００の上
方から透視的に見たときに第１の半導体チップ１０２の
中心位置と第２の半導体チップ１１２の中心位置とが重
なっていたが、これに代えて、第１の半導体チップ１０
２の外形寸法と第２の半導体チップ１１２の外形寸法と
が異なっていても、或いは、コア基板１００の上方から
透視的に見たときに第１の半導体チップ１０２の中心位
置と第２の半導体チップ１１２の中心位置とが重なって
いなくても、分割ラインにより区画される各所定領域ご
とにコア基板１００の上面に第１の半導体チップ１０２
及び第２の半導体チップ１１２が積層されていれば同様
の効果が得られる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 越智 岳雄 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 楢岡 浩喜 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 本間 太 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 新井 良之 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 野々山 茂 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 川端 毅 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F061 AA02 BA03 CA22 CB13

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 第１の面に配線を有する基板の前記第１
    の面に半導体チップを、その回路形成面が前記基板の前
    記第１の面と対向すると共に該回路形成面に設けられた
    電極が前記配線と接続するように搭載する第１の工程
    と、 前記基板の前記第１の面に前記半導体チップを覆うよう
    に封止用樹脂層を形成する第２の工程と、 前記封止用樹脂層及び前記半導体チップを前記回路形成
    面の反対側から研削して前記半導体チップを薄くする第
    ３の工程とを備えていることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 前記封止用樹脂層には無機物質よりなる
    フィラーが混入されていることを特徴とする請求項１に
    記載の半導体装置の製造方法。
  3. 【請求項３】 前記第１の工程と前記第２の工程との間
    に、前記基板と前記半導体チップとの間に樹脂層を形成
    する工程をさらに備えていることを特徴とする請求項１
    に記載の半導体装置の製造方法。
  4. 【請求項４】 前記第２の工程は、前記封止用樹脂層を
    大気圧よりも低い気圧下において形成する工程を含むこ
    とを特徴とする請求項１に記載の半導体装置の製造方
    法。
  5. 【請求項５】 前記第３の工程は、前記半導体チップと
    前記封止用樹脂層とが面一になるように研削する工程を
    含むことを特徴とする請求項１に記載の半導体装置の製
    造方法。
  6. 【請求項６】 前記第３の工程は、前記半導体チップ及
    び前記封止用樹脂層が研削されることにより生じる研削
    クズを含む研削液の電気抵抗の変化を検出することによ
    り、前記半導体チップに対する研削の開始点を認識する
    工程を含むことを特徴とする請求項１に記載の半導体装
    置の製造方法。
  7. 【請求項７】 前記第３の工程は、前記半導体チップ及
    び前記封止用樹脂層を研削するための研削盤に働く研削
    抵抗力の変化を検出することにより、前記半導体チップ
    に対する研削の開始点を認識する工程を含むことを特徴
    とする請求項１に記載の半導体装置の製造方法。
  8. 【請求項８】 前記第３の工程は、前記半導体チップ及
    び前記封止用樹脂層に対して光を照射して前記光の反射
    量又は吸収量の変化を検出することにより、前記半導体
    チップに対する研削の開始点を認識する工程を含むこと
    を特徴とする請求項１に記載の半導体装置の製造方法。
  9. 【請求項９】 前記第３の工程よりも後に、前記半導体
    チップの前記回路形成面の反対側の面に絶縁層を形成す
    る工程をさらに備えていることを特徴とする請求項１に
    記載の半導体装置の製造方法。
  10. 【請求項１０】 前記絶縁層は前記封止用樹脂層とは異
    なる材料よりなることを特徴とする請求項９に記載の半
    導体装置の製造方法。
  11. 【請求項１１】 前記絶縁層は、樹脂付き銅箔のうちの
    樹脂を硬化させることにより形成されることを特徴とす
    る請求項９に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記第３の工程よりも後に、前記半導
    体チップの前記回路形成面の反対側の面に導電層を形成
    する工程をさらに備えていることを特徴とする請求項１
    に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記第３の工程よりも後に、前記封止
    用樹脂層若しくは前記半導体チップにおける前記回路形
    成面の反対側の面、又は前記基板の第２の面に外部接続
    端子を形成する工程をさらに備えていることを特徴とす
    る請求項１に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記第３の工程よりも後に、前記封止
    用樹脂層又は前記半導体チップにおける前記回路形成面
    の反対側の面に第１の外部接続端子を形成すると共に前
    記基板の第２の面に第２の外部接続端子を形成する工程
    をさらに備え、 前記第１の外部接続端子と前記第２の外部接続端子と
    は、前記基板の前記第１の面の上方から透視的に見たと
    きに同一の領域に配置されていることを特徴とする請求
    項１に記載の半導体装置の製造方法。
  15. 【請求項１５】 第１の面に第１の配線を有する基板の
    前記第１の面に第１の半導体チップを、その第１の回路
    形成面が前記基板の前記第１の面と対向すると共に該第
    １の回路形成面に設けられた第１の電極が前記第１の配
    線と接続するように搭載する第１の工程と、 前記基板の前記第１の面に前記第１の半導体チップを覆
    うように第１の封止用樹脂層を形成する第２の工程と、 前記第１の封止用樹脂層及び前記第１の半導体チップを
    前記第１の回路形成面の反対側から研削して前記第１の
    半導体チップを薄くする第３の工程と、 前記第１の封止用樹脂層又は前記第１の半導体チップに
    おける前記第１の回路形成面の反対側の面に第２の配線
    を形成する第４の工程と、 前記第１の封止用樹脂層又は前記第１の半導体チップに
    おける前記第１の回路形成面の反対側の面に第２の半導
    体チップを、その第２の回路形成面が前記基板の前記第
    １の面と対向すると共に該第２の回路形成面に設けられ
    た第２の電極が前記第２の配線と接続するように搭載す
    る第５の工程と、 前記第１の封止用樹脂層又は前記第１の半導体チップに
    おける前記第１の回路形成面の反対側の面に前記第２の
    半導体チップを覆うように第２の封止用樹脂層を形成す
    る第６の工程と、 前記第２の封止用樹脂層及び前記第２の半導体チップを
    前記第２の回路形成面の反対側から研削して前記第２の
    半導体チップを薄くする第７の工程とをさらに備えてい
    ることを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 前記第１の半導体チップと前記第２の
    半導体チップとは、端子数及び端子位置が同一であるこ
    とを特徴とする請求項１５に記載の半導体装置の製造方
    法。
  17. 【請求項１７】 第１の面に第１の配線を有すると共に
    第２の面に第２の配線を有する基板の前記第１の面に第
    １の半導体チップを、その第１の回路形成面が前記基板
    の前記第１の面と対向すると共に該第１の回路形成面に
    設けられた第１の電極が前記第１の配線と接続するよう
    に搭載する第１の工程と、 前記基板の前記第１の面に前記第１の半導体チップを覆
    うように第１の封止用樹脂層を形成する第２の工程と、 前記第１の封止用樹脂層及び前記第１の半導体チップを
    前記第１の回路形成面の反対側から研削して前記第１の
    半導体チップを薄くする第３の工程と、 前記基板の前記第２の面に第２の半導体チップを、その
    第２の回路形成面が前記基板の前記第２の面と対向する
    と共に該第２の回路形成面に設けられた第２の電極が前
    記第２の配線と接続するように搭載する第４の工程と、 前記基板の前記第２の面に前記第２の半導体チップを覆
    うように第２の封止用樹脂層を形成する第５の工程と、 前記第２の封止用樹脂層及び前記第２の半導体チップを
    前記第２の回路形成面の反対側から研削して前記第２の
    半導体チップを薄くする第６の工程とをさらに備えてい
    ることを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 前記第１の半導体チップと前記第２の
    半導体チップとは、前記基板の前記第１の面の上方から
    透視的に見たときに同一の領域に配置されていることを
    特徴とする請求項１５又は１７に記載の半導体装置の製
    造方法。
  19. 【請求項１９】 前記第３の工程は、前記基板の前記第
    ２の面に前記第２の配線が形成されていない状態で行な
    われることを特徴とする請求項１７に記載の半導体装置
    の製造方法。
  20. 【請求項２０】 前記第３の工程は、前記基板の前記第
    ２の面に前記第２の配線となるパターン化されていない
    導電膜が形成されている状態で行なわれることを特徴と
    する請求項１７に記載の半導体装置の製造方法。
  21. 【請求項２１】 第６の工程よりも後に、前記第１の半
    導体チップにおける前記第１の回路形成面の反対側の面
    と、前記第２の半導体チップにおける前記第２の回路形
    成面の反対側の面とを樹脂膜により同時に覆う工程をさ
    らに備えていることを特徴とする請求項１７に記載の半
    導体装置の製造方法。
  22. 【請求項２２】 第１の面における複数の所定領域ごと
    に複数の配線を有する基板の前記第１の面に前記複数の
    所定領域ごとに複数の半導体チップを、それぞれの回路
    形成面が前記基板の前記第１の面と対向すると共に各回
    路形成面に設けられた電極が前記複数の配線のそれぞれ
    と接続するように搭載する第１の工程と、 前記基板の前記第１の面に前記複数の半導体チップを覆
    うように封止用樹脂層を形成する第２の工程と、 前記封止用樹脂層及び前記複数の半導体チップを前記回
    路形成面の反対側から研削して前記複数の半導体チップ
    を薄くする第３の工程と、 前記複数の半導体チップが薄く研削された前記基板を前
    記複数の所定領域ごとに分割する第４の工程とを備えて
    いることを特徴とする半導体装置の製造方法。
  23. 【請求項２３】 第１の面における複数の所定領域ごと
    に複数の第１の配線を有する基板の前記第１の面に前記
    複数の所定領域ごとに複数の第１の半導体チップを、そ
    れぞれの第１の回路形成面が前記基板の前記第１の面と
    対向すると共に各第１の回路形成面に設けられた第１の
    電極が前記複数の第１の配線のそれぞれと接続するよう
    に搭載する第１の工程と、 前記基板の前記第１の面に前記複数の第１の半導体チッ
    プを覆うように第１の封止用樹脂層を形成する第２の工
    程と、 前記第１の封止用樹脂層及び前記複数の第１の半導体チ
    ップを前記第１の回路形成面の反対側から研削して前記
    複数の第１の半導体チップを薄くする第３の工程と、 前記第１の封止用樹脂層又は前記複数の第１の半導体チ
    ップにおける前記第１の回路形成面の反対側の面に前記
    複数の所定領域ごとに複数の第２の配線を形成する第４
    の工程と、 前記第１の封止用樹脂層又は前記複数の第１の半導体チ
    ップにおける前記第１の回路形成面の反対側の面に前記
    複数の所定領域ごとに複数の第２の半導体チップを、そ
    れぞれの第２の回路形成面が前記基板の前記第１の面と
    対向すると共に各第２の回路形成面に設けられた第２の
    電極が前記複数の第２の配線のそれぞれと接続するよう
    に搭載する第５の工程と、 前記第１の封止用樹脂層又は前記複数の第１の半導体チ
    ップにおける前記第１の回路形成面の反対側の面に前記
    複数の第２の半導体チップを覆うように第２の封止用樹
    脂層を形成する第６の工程と、 前記第２の封止用樹脂層及び前記複数の第２の半導体チ
    ップを前記第２の回路形成面の反対側から研削して前記
    複数の第２の半導体チップを薄くする第７の工程と、 前記複数の第２の半導体チップが薄く研削された前記基
    板を前記複数の所定領域ごとに分割する第８の工程とを
    さらに備えていることを特徴とする半導体装置の製造方
    法。
  24. 【請求項２４】 第１の面における複数の所定領域ごと
    に複数の第１の配線を有すると共に第２の面における前
    記複数の所定領域ごとに複数の第２の配線を有する基板
    の前記第１の面に前記複数の所定領域ごとに複数の第１
    の半導体チップを、それぞれの第１の回路形成面が前記
    基板の前記第１の面と対向すると共に各第１の回路形成
    面に設けられた第１の電極が前記複数の第１の配線のそ
    れぞれと接続するように搭載する第１の工程と、 前記基板の前記第１の面に前記複数の第１の半導体チッ
    プを覆うように第１の封止用樹脂層を形成する第２の工
    程と、 前記第１の封止用樹脂層及び前記複数の第１の半導体チ
    ップを前記第１の回路形成面の反対側から研削して前記
    複数の第１の半導体チップを薄くする第３の工程と、 前記基板の前記第２の面に前記複数の所定領域ごとに複
    数の第２の半導体チップを、それぞれの第２の回路形成
    面が前記基板の前記第２の面と対向すると共に各第２の
    回路形成面に設けられた第２の電極が前記複数の第２の
    配線のそれぞれと接続するように搭載する第４の工程
    と、 前記基板の前記第２の面に前記複数の第２の半導体チッ
    プを覆うように第２の封止用樹脂層を形成する第５の工
    程と、 前記第２の封止用樹脂層及び前記複数の第２の半導体チ
    ップを前記第２の回路形成面の反対側から研削して前記
    複数の第２の半導体チップを薄くする第６の工程と、 前記複数の第２の半導体チップが薄く研削された前記基
    板を前記複数の所定領域ごとに分割する第７の工程とを
    さらに備えていることを特徴とする半導体装置の製造方
    法。
  25. 【請求項２５】 第１の面に配線を有する基板の前記第
    １の面に、その回路形成面が前記基板の前記第１の面と
    対向すると共に該回路形成面に設けられた電極が前記配
    線と接続するように搭載された半導体チップと、 前記半導体チップを覆うと共に前記半導体チップにおけ
    る前記回路形成面の反対側の面と面一になるように前記
    基板の前記第１の面に形成された封止用樹脂層とを備え
    ていることを特徴とする半導体装置。
  26. 【請求項２６】 前記半導体チップにおける前記回路形
    成面の反対側の面に形成された絶縁層をさらに備えてい
    ることを特徴とする請求項２５に記載の半導体装置。
  27. 【請求項２７】 前記半導体チップにおける前記回路形
    成面の反対側の面に形成された導電層をさらに備えてい
    ることを特徴とする請求項２５に記載の半導体装置。
  28. 【請求項２８】 前記封止用樹脂層若しくは前記半導体
    チップにおける前記回路形成面の反対側の面、又は前記
    基板の第２の面に形成された外部接続端子をさらに備え
    ていることを特徴とする請求項２５に記載の半導体装
    置。
  29. 【請求項２９】 前記封止用樹脂層又は前記半導体チッ
    プにおける前記回路形成面の反対側の面に形成された第
    １の外部接続端子と、 前記基板の第２の面に形成された第２の外部接続端子と
    をさらに備え、 前記第１の外部接続端子と前記第２の外部接続端子と
    は、前記基板の前記第１の面の上方から透視的に見たと
    きに同一の領域に配置されていることを特徴とする請求
    項２５に記載の半導体装置。
  30. 【請求項３０】 第１の面に第１の配線を有する基板の
    前記第１の面に、その第１の回路形成面が前記基板の前
    記第１の面と対向すると共に該第１の回路形成面に設け
    られた第１の電極が前記第１の配線と接続するように搭
    載された第１の半導体チップと、 前記第１の半導体チップを覆うと共に前記第１の半導体
    チップにおける前記第１の回路形成面の反対側の面と面
    一になるように前記基板の前記第１の面に形成された第
    １の封止用樹脂層と、 前記第１の封止用樹脂層又は前記第１の半導体チップに
    おける前記第１の回路形成面の反対側の面に形成された
    第２の配線と、 前記第１の封止用樹脂層又は前記第１の半導体チップに
    おける前記第１の回路形成面の反対側の面に、その第２
    の回路形成面が前記基板の前記第１の面と対向すると共
    に該第２の回路形成面に設けられた第２の電極が前記第
    ２の配線と接続するように搭載された第２の半導体チッ
    プと、 前記第２の半導体チップを覆うと共に前記第２の半導体
    チップにおける前記第２の回路形成面の反対側の面と面
    一になるように前記基板の前記第２の面に形成された第
    ２の封止用樹脂層とを備えていることを特徴とする半導
    体装置。
  31. 【請求項３１】 前記第１の半導体チップと前記第２の
    半導体チップとは、端子数及び端子位置が同一であるこ
    とを特徴とする請求項３０に記載の半導体装置。
  32. 【請求項３２】 第１の面に第１の配線を有する共に第
    ２の面に第２の配線を有する基板の前記第１の面に、そ
    の第１の回路形成面が前記基板の前記第１の面と対向す
    ると共に該第１の回路形成面に設けられた第１の電極が
    前記第１の配線と接続するように搭載された第１の半導
    体チップと、 前記第１の半導体チップを覆うと共に前記第１の半導体
    チップにおける前記第１の回路形成面の反対側の面と面
    一になるように前記基板の前記第１の面に形成された第
    １の封止用樹脂層と、 前記基板の前記第２の面に、その第２の回路形成面が前
    記基板の前記第２の面と対向すると共に該第２の回路形
    成面に設けられた第２の電極が前記第２の配線と接続す
    るように搭載された第２の半導体チップと、 前記第２の半導体チップを覆うと共に前記第２の半導体
    チップにおける前記第２の回路形成面の反対側の面と面
    一になるように前記基板の前記第２の面に形成された第
    ２の封止用樹脂層とを備えていることを特徴とする半導
    体装置。
  33. 【請求項３３】 前記第１の半導体チップと前記第２の
    半導体チップとは、前記基板の前記第１の面の上方から
    透視的に見たときに同一の領域に配置されていることを
    特徴とする請求項３０又は３２に記載の半導体装置。
JP2000380645A 2000-12-14 2000-12-14 半導体装置及びその製造方法 Expired - Fee Related JP3420748B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000380645A JP3420748B2 (ja) 2000-12-14 2000-12-14 半導体装置及びその製造方法
US09/886,997 US6582991B1 (en) 2000-12-14 2001-06-25 Semiconductor device and method for fabricating the same
TW090126722A TW515079B (en) 2000-12-14 2001-10-29 Semiconductor device and method for fabricating the same
US10/407,185 US6905912B2 (en) 2000-12-14 2003-04-07 Semiconductor device and method for fabricating the same
US11/035,986 US7154189B2 (en) 2000-12-14 2005-01-18 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000380645A JP3420748B2 (ja) 2000-12-14 2000-12-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002184796A true JP2002184796A (ja) 2002-06-28
JP3420748B2 JP3420748B2 (ja) 2003-06-30

Family

ID=18848785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000380645A Expired - Fee Related JP3420748B2 (ja) 2000-12-14 2000-12-14 半導体装置及びその製造方法

Country Status (3)

Country Link
US (3) US6582991B1 (ja)
JP (1) JP3420748B2 (ja)
TW (1) TW515079B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP1447850A2 (en) * 2003-02-13 2004-08-18 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
JP2006059943A (ja) * 2004-08-19 2006-03-02 North:Kk 集積回路装置とその製造方法
US7352052B2 (en) 2004-04-30 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2009521116A (ja) * 2005-12-23 2009-05-28 トロワデー、プリュ ３ｄ電子モジュールを集積的に製造する方法
JP2009206229A (ja) * 2008-02-27 2009-09-10 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP2010239344A (ja) * 2009-03-31 2010-10-21 Fujikura Ltd 無線回路モジュール
US8207618B2 (en) 2009-01-29 2012-06-26 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2013197564A (ja) * 2012-03-23 2013-09-30 Murata Mfg Co Ltd 複合モジュールおよび複合モジュールの製造方法

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060117A (ja) * 2001-08-10 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6639309B2 (en) * 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US7413995B2 (en) * 2004-08-23 2008-08-19 Intel Corporation Etched interposer for integrated circuit devices
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
US7495330B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
DE102005034873B4 (de) * 2005-07-26 2013-03-07 Siemens Aktiengesellschaft Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
CN100459077C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 基板的制造方法
CN100459078C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 一种基板的制造方法
CN100459085C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 内埋元件的基板制造方法
CN100459083C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 内埋元件的基板制造方法
CN100459084C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 内埋元件的基板制造方法
US7569422B2 (en) * 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP2008159718A (ja) * 2006-12-21 2008-07-10 Sharp Corp マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
CN101212858B (zh) * 2006-12-27 2010-05-12 日月光半导体制造股份有限公司 线路基板
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US20100103634A1 (en) * 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
EP2259666A4 (en) * 2008-03-27 2011-09-07 Ibiden Co Ltd PRINTED CIRCUIT BOARD COMPRISING INTEGRATED ELECTRONIC COMPONENTS, AND METHOD FOR MANUFACTURING THE SAME
CN102067310B (zh) * 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
US9064716B2 (en) * 2009-09-30 2015-06-23 Virtium Technology, Inc. Stacking devices at finished package level
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
WO2013035714A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法および端子集合体
US8957531B2 (en) 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
US8815651B2 (en) * 2011-12-30 2014-08-26 Infineon Technologies Ag Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
JP5961055B2 (ja) 2012-07-05 2016-08-02 日東電工株式会社 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
TWI463634B (zh) * 2012-08-29 2014-12-01 Macronix Int Co Ltd 晶片堆疊結構及其製造方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
KR102130547B1 (ko) * 2013-03-27 2020-07-07 삼성디스플레이 주식회사 가요성 기판 및 이를 포함하는 가요성 표시 장치
TWI626395B (zh) 2013-06-11 2018-06-11 晶元光電股份有限公司 發光裝置
JP6103054B2 (ja) * 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
TWI496517B (zh) * 2013-08-22 2015-08-11 Unimicron Technology Corp 線路板結構
CN104427746A (zh) * 2013-08-30 2015-03-18 欣兴电子股份有限公司 线路板结构
US9184128B2 (en) * 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
TWI749860B (zh) * 2020-11-10 2021-12-11 菱生精密工業股份有限公司 晶片封裝方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869954A (en) * 1987-09-10 1989-09-26 Chomerics, Inc. Thermally conductive materials
JPH0231437A (ja) * 1988-07-21 1990-02-01 Oki Electric Ind Co Ltd 半導体チップの実装方法
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
JP2924320B2 (ja) 1991-06-22 1999-07-26 日本電気株式会社 ハイブリッドｉｃ
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
JP3696900B2 (ja) 1994-07-06 2005-09-21 イビデン株式会社 電子部品の封止用樹脂を研削するための平面研削装置
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5801072A (en) * 1996-03-14 1998-09-01 Lsi Logic Corporation Method of packaging integrated circuits
JPH10166262A (ja) * 1996-12-10 1998-06-23 Nikon Corp 研磨装置
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
JP3819574B2 (ja) 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
US6316276B1 (en) * 1998-12-17 2001-11-13 Lsi Lgoic Corporation Apparatus and method of planarizing a semiconductor wafer that includes a first reflective substance and a second reflective substance
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
JP3339838B2 (ja) 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
JP3803214B2 (ja) 1999-09-10 2006-08-02 ローム株式会社 半導体装置の製造方法
US6793561B2 (en) * 1999-10-14 2004-09-21 International Business Machines Corporation Removable/disposable platen top
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507602B2 (en) 2002-11-05 2009-03-24 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
EP1801866A2 (en) * 2002-11-05 2007-06-27 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
EP1801866A3 (en) * 2002-11-05 2007-12-19 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP1447850A2 (en) * 2003-02-13 2004-08-18 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
EP1447850A3 (en) * 2003-02-13 2010-07-21 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7964950B2 (en) 2003-02-13 2011-06-21 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7932605B2 (en) 2004-04-30 2011-04-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US7352052B2 (en) 2004-04-30 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2006059943A (ja) * 2004-08-19 2006-03-02 North:Kk 集積回路装置とその製造方法
JP2009521116A (ja) * 2005-12-23 2009-05-28 トロワデー、プリュ ３ｄ電子モジュールを集積的に製造する方法
JP2009206229A (ja) * 2008-02-27 2009-09-10 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
US8207618B2 (en) 2009-01-29 2012-06-26 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2010239344A (ja) * 2009-03-31 2010-10-21 Fujikura Ltd 無線回路モジュール
JP2013197564A (ja) * 2012-03-23 2013-09-30 Murata Mfg Co Ltd 複合モジュールおよび複合モジュールの製造方法

Also Published As

Publication number Publication date
US20030207492A1 (en) 2003-11-06
US20050121761A1 (en) 2005-06-09
JP3420748B2 (ja) 2003-06-30
US7154189B2 (en) 2006-12-26
TW515079B (en) 2002-12-21
US6582991B1 (en) 2003-06-24
US6905912B2 (en) 2005-06-14

Similar Documents

Publication Publication Date Title
JP3420748B2 (ja) 半導体装置及びその製造方法
US7640655B2 (en) Electronic component embedded board and its manufacturing method
TWI278048B (en) Semiconductor device and its manufacturing method
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI286373B (en) Semiconductor device and the fabricating method of the same
JP3877717B2 (ja) 半導体装置およびその製造方法
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
US7453153B2 (en) Circuit device
CN101877349B (zh) 半导体模块及便携式设备
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
TW200847379A (en) Semiconductor device and manufacturing method thereof
JP4950743B2 (ja) 積層配線基板及びその製造方法
TWI611523B (zh) 半導體封裝件之製法
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
TWI559464B (zh) 封裝模組及其基板結構
JP2002231765A (ja) 半導体装置
JP2004288815A (ja) 半導体装置及びその製造方法
JPH09148482A (ja) 半導体装置
JPH10303363A (ja) 電子部品及びその製造方法
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
JP2005109068A (ja) 半導体装置およびその製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
JP2006179806A (ja) 半導体装置及びその製造方法
JP2000208663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees