JPH0231437A - 半導体チップの実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、回路基板上に半導体チップを実装する際に
適用して好適な技術に閉するものであり、特に、フェー
スダウンボンディング技術を利用した実装技術に関する
。

（従来の技術） 従来、回路基板に形成された配線等に、種々の機能を担
った半導体チップを電気的に接続する実装技術として、
ワイヤポンデイジグ法とワイヤレスボンディング法とが
知られでいる。これらの実装技術は、回路基板に半導体
チップを実装して構成される機器の目的や用途に応じで
使い分けられでいる。

上述した実装技術のうち、ホンディングワイヤを用いる
ことなく実装し得るワイヤレスボンディング法は、当該
ワイヤの曲りや倒れによる短絡を回避することができ、
高密度実装が可能な技術として広く用いられている。

このようなワイヤレスボンディング法を利用した技術と
して、例えば特開昭６１−１７２７５５号公報に開示さ
れるものが知られている。この公報によれば、回路基板
上に具えられた発熱抵抗体に対する電力供給を制御する
ための駆動用ＩＣとして２リツプチツプを用い、フェー
スダウンボンディング法によってサーマルヘッドの小型
化を図るものである。

以下、図面を参照し、従来の実装技術につき説明する。

第３図は、上述した公報に開示されるサーマルヘッドの
駆動用ＩＣが実装された部分を概略的断面により示す説
明図である。尚、図中、断面を示すハツチングは一部省
略しである。

この図からも理解できるように、例えばアルミナのよう
な絶縁材料から構成される基板１１の表面には、アルミ
ニウムまたはその他の導電性材料を被着した後、製雪の
設計に応じたパターンを以って、配線１３が形成される
。このような基板１１と配線１３とにより、回路基板１
５が構成される。

上述した配線１３は、サーマルヘッドに対して電力を供
給するための入力電極と、実際に発熱する発熱抵抗体（
いずれも図示せず）との間に配設され、同図中に示す駆
動用ＩＣ＋７は、１９の符号を付して示すバンブを介し
で、上述した配線１３に接続される。

このように、フェースダウンポンディング法によって駆
動用ＩＣｌ７８英装する場合には、ｆ！々の半導体素子
か作り込まれた半導体チップのフェース面（図中、ａの
符号を付しで示す。）と回路基板１５とが対向する状態
で、これらを電気的に接続することができる。従って、
ワイヤボンディング法のようなマウント部の配設を必要
とせず、さらに、複数の配線に対して１回のボンディン
グ作業で接続することが可能であるため、平面的な実装
２度や作業効率の向上を図ることができる。

一方、種々の機器の高速化及び小型化を図る目的で、上
述した回路基板１５上に形成された配線１３の像線化が
進められている。これがため、微細な配線に接続するた
めのバンブに関しても、寸法の縮小が必要となる。従っ
て、係る要求に対処するため、上述した駆動用ＩＣのよ
うな半導体チップを樹脂で封止して回路基板１５上に固
定し、接続強度を確保することが成されている。また、
この樹脂封止は、バンブ、配線及び半導体チップ（特に
、フェース面ａに形成された半導体素子）への湿気等の
影１ｉを低減させる役割も果たし得る。

Ｃ発明が解決しようとする課題） しかしながら、上述した従来の技術では、半導体チップ
実装時の実装高さを、ウェハの厚さとバンブの高さとの
相似下とすることが難しく、立体的な実装密度の向上を
図ることが難しいという問題点が有った。

この点につき詳細に説明すれば、周知のように、半導体
チップの作製は、半導体材料から成るウェハ（こ複数の
チップを作り込むことによって行なわれている。例えば
、パックラップと称されるウェハの厚さを小ざくする技
術により、上述の実装高さの低減を図る場合、ウェハ自
体の損ｉｖ生したり、或いはチップとしで切り、出して
実装するまでの取り扱いが難しくなり、歩留りの低下を
招くという問題を生じる。

この発明の目的は、上述した従来の問題点に鑑み、歩留
りの低下を招くことなく、フェースダウンボンディング
による半導体チップの実装密度を向上させることか可能
な技術を提供し、延いては、小型で信頼性の高い機器を
安価にすることに有る。

（課題を解決するための手段） この目的の達成を図るため、この発明の半導体チップの
実装方法によれば、 回路基板上に半導体チップをフェースダウンボンディン
グする工程と、 上述した半導体チップを樹脂により、上述した回路基板
上に封着した後、この半導体チップの裏面を研削する工
程と を含むことを特徴としている。

尚、上述した樹脂による封着とは、少なくとも半導体チ
ップのフェース面と回路基板との間隙に樹脂を充填し、
さらに、樹脂によって当該チップの側面を被覆した状態
を示す表現として用いている。

（作用） この発明の半導体チップの実装方法によれば、ます、回
路基板上にフェースダウンボンディングした半導体チッ
プを樹脂で封着した状態とする。

然る後、この状態の半導体チップの裏面、即ち、フェー
ス面とは相対向し、半導体素子が形成されていない面を
研削する。これかため、樹脂によって回路基板との接続
強度を保った状態で半導体チップの厚さを小さくし、実
装高ざの低減を図ることができる。

（実施例） 以下、図面を参照しで、この発明の実施例につき説明す
る。尚、以下の説明で参照する図面はこの発明を理解し
得る程度に概略的に示しであるに過ぎず、この発明は、
これら図示例にのみ限定されるものではないことを理解
された。また、この発明は半導体チップを回路基板にフ
ェースダウンボンディングする場合に広く適用し得るも
のであり、このような実装技術を適用し得る機器は種々
のものが考えられるが、以下の実施例では、前述した従
来技術との比較を容易とする目的でサーマルヘッドを作
製する場合につき例示しで説明する。

第１図（Ａ）〜（Ｃ）は、実施例に係る実装技術を説明
するため、各実装工程毎に、前述した第３図と同様な概
略的断面により示す説明図である。これら図中、断面を
示すハツチングは一部省略し、既に説明した構成成分と
同一の機能を有するものについては同一の符号を付して
詳細な説明を省略する。

まず始めに、従来と同様に、基板１１の表面に配線１３
、または図示していない発熱抵抗体等、サーマルヘッド
の設計に応じた種々の構成成分を配設して、回路基板１
５を得る。然る復、前述したように、バンブ１９を介し
て、駆動用ＩＣ＋７と配線）３との間の電気的な接続を
フェースダウンボンディングによって行ない、第１図（
Ａ）に示す状態を得る。

ここで、上述した駆動用Ｉ（、＋７とバンブ１９との寸
法につき説明する。

まず、駆動用ＩＣ＋７を得るに当って、直径４インチ（
約７．３（ｃｍ））、厚ざ５２５（ｕｍ）のシリコンウ
ェハを用いて半導体素子を作り込んだ後（こ、約７．５
（ｍｍ）　ｘｌ、５（ｍｍ）のチップサイズで切り出し
て半導体チップを得た。

また、バンブ１９は、従来用いられている半田材料で、
半径が約１０１００（ｕ　、高さが約８０（ｕｍ）を以
って、上述した駆動用工ＣＩ７のフェース面ａに形成し
た。尚、このバンブを実装した後の高さは、約５０（μ
ｍ）であった。

このことからも理解できるように、第１図（Ａ）中、β
１の符号を付して示すボンディング直猜の実装高さは約
５７５（ｕｍ）となる。

次に、上述した駆動用ＩＣ＋７のフェース面ａと回路基
板１５との間、及び当該ＩＣ＋７の側面すや裏面Ｃに、
絶縁性を有する樹脂材料を充填・塗布して当該材料中に
埋め込んだ後、焼成硬化させて樹脂２１を形成する。こ
のようにして、駆動用ＩＣ１７を回路基板１５に封着固
定して第１図ＣＢ）に示す状態を得る。尚、上述した樹
１＠２１としでは、従来量も広く用いられているエポキ
シ系の樹脂を用いた。

続いて、図示していない小型研磨機を用い、上述した封
着状態に有る駆動用ＩＣ＋７の裏面Ｃ（第１図（Ｂ）参
照）側から研削し、第１図（Ｃ）に示す実装高さＪ２２
となるような新たな裏面ｄを形成して、半導体チップの
実装を終える。この実施例では、約４００（ｕｍ）に亙
って駆動用ＩＣ＋７を研削し、上述の研削後の実装高さ
１２を約１７５（ｕｍ）とした。尚、説明の理解を容易
とするため、第１図（Ｃ）には前述したボンディング直
後（研削前）の裏面Ｃを破線で示す。

ここで、上述した第１図（８）及び（Ｃ）を参照して、
駆動用ＩＣの封着がら研削に係る工程につき、ざらに詳
細に説明する。

既に説明したように、この発明によれば、回路基板上に
フェースダウンボンディングした半導体チップを樹脂で
封着した後、裏面を研削することにより当該チップの厚
さを小ざくしで、実装高ざの低減を図るものである。

まず、上述した実施例では、樹脂２１によって駆動用Ｉ
Ｃ＋７を完全に埋め込んだ状態で研削を行なう場合につ
き例示して説明した。従って、実際に研削を行なうに当
っては、裏面Ｃ（こ被着した樹脂を研削した後、駆動用
ＩＣ＋７自体と側面すに被着した樹脂とを研削すること
によって第１図（Ｃ）に示す状態を得ることとなる。こ
の発明に係る実装方法は、上述した樹脂２１で固定する
ことにより、駆動用ＩＣ＋７（半導体チップ（こ相当）
とバンブ１９との接続強度を維持した状態で研削を行な
うものである。これがため、接続強度の維持のみを目的
として行なう場合には、フェース面ａと回路基板１１と
の間隙にのみ樹脂を充填しで行なっても良い。しかしな
がら、上述の研削による半導体チップの損ＷＪ（例えば
チップ端部の欠け）を回避するため、少なくとも、前述
した側面すにも樹脂を被着させて実施するのが好適であ
る。従って、この実施例では、樹脂の塗布に係る作業性
を考慮して、半導体チップの裏面Ｃにも樹脂が被着した
状態で封着を行なった。

第１図（Ａ）〜（Ｃ）！参照して説明したように、この
発明の実装方法を適用することにより、前述した実装高
ざβ、とβ２との差に相当する寸法だけ、回路基板の厚
さ方向における実装２度を向上させることができる。し
かしながら、この発明の方法は、上述した方向における
と度向上にのみ効果を有するものではない。

次に、上述した実施例に係る実装技術をサーマルヘッド
の作製に適用した場合の効果につき図面を参照して説明
する。

第２図は、サーマルへ・ントの概略的な装置断面により
模式的に示す説明図である。同図中、既に説明した構成
成分と同一の機能を有するものについては同一の符号を
付し、断面を示すハツチングは一部省略しである。ざら
に、回路基板１５の詳細な構成については省略する。

この図からも見て取れるように、サーマルヘッドは、主
として、発熱抵抗体等を配設して構成される発熱素子部
２３と前述した駆動用ＩＣ＋７を配設して構成される駆
動制御部２５とから成っている。

このうち、発熱素子部２３には、例えば感熱紙や熱転写
テープを密着させる目的でプラテンローラ２７が当接配
置される。また、この発熱素子部２３と駆動制御部２５
との間は、前述した配線１３（図示省略）によって電気
的に接続されている。

このような装置構成において、プラテンローラ２７によ
って搬送される感熱紙等と駆動制御部２５との接触を回
避するため、発熱素子部２３と駆動制御部２５とは、所
定のＭ間距離Ｓ８以って配設する必要が有る。従って、
第２図からも理解できるように、この発明の方法を適用
して実装高さβ２とした場合、従来の実装高ざ１１であ
る場合に比して、離間距離Ｓを小さく設計し得る。換言
すれば、回路基板１５の厚さ方向の実装密度のみならず
、当該基板の延在方向に亙る実装密度をも向上させるこ
とができる。

また、一般に、サーマルヘッドを実際に駆動させる際、
回路基板と駆動用ＩＣとの熱膨張係数の差によって、バ
ンブ１９に繰り返し応力による疲労を生じる。しかしな
がら、この発明の方法により実装された駆動用ＩＣ１７
は、厚さを小ざくして配設されているため、上述の疲労
を軽減することができ、接続に間する信Ｎ性の向上が期
待できる。

以上、この発明の実施例につき、詳細に説明したが、こ
の発明の実装方法は上述の実施例にのみ限定されるもの
ではない。

例えば、この実施例では、サーマルヘッドを構成する駆
動用ＩＣの実装を例示しで説明した。

しかしながら、これに限定されるものではなく、ハイブ
リッドＩＣのような種々の機能を有する半導体チップに
適用することができる。

また、半導体チップと回路基板との電気的な接続を目的
として、バンブを配設してフェースダウンボンディング
した場合につき説明したが、例えばと−ムリードやペデ
スタルを用いた場合であっても上述と同様な効果を期待
できる。換言すれば、この発明の実装方法は、フェース
ダウンボンディングのように、実装後に研削しでも半導
体チップの機能を阻害しないような裏面Ｃを利用する技
術であれば、回路基板と半導体チップとの間の接続技術
に限定して実施されるものではない。

ざらに、上述した実施例では、サーマルヘッドを構成す
るための従来周知の材料を例示しで説明した。しかしな
がら、これらに限定されるものではなく、例えば研削を
行なうに当って、回路基板と半導体チップに形成される
裏面ｄとの平行度を高くするためには、撓みの少ない材
料を選択すれば良い。

これら材料、寸法、形状、配置関係、数値的条件及びそ
の他の条件は、この発明の目的の範囲内で、任意好適な
設計の変更及び変形を行ない得ること明らかである。

（発明の効果） 上述した説明から明らかなように、この発明の半導体チ
ップの実装方法によれば、回路基板上にフェースダウン
ポンディングした半導体チップを樹脂で封着した後、当
該チップの裏面を研削して実装高さを低減する構成とな
っている。これがため、半導体チップの欠損をきたすこ
となく実装密度の向上を図ることができる。

従って、種々の機能を有する半導体チップを実装して構
成される機器に関して、歩留りを低下させることなく実
装密度の向上を図ることができ、小型で信頼性の高い機
器を安価に提供することができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は、この発明の詳細な説明するた
め、各実装工程の概略的な基板断面により示す説明図、 第２図は、実施例を説明するため、サーマルヘッドの概
略的な製画断面により示す説明図、第３図は従来の技術
を説明するため、概略的な基板断面により示す説明図で
ある。 １１・・・・基板、１３・・・・配線、■・・・・回路
基板１７・・・・駆動用ＩＣ（半導体チップ）１９・・
・・バンブ、２１・・・・樹脂、２３・・・・発熱素子
部２５・・・・駆動制御部、２７・・・・プラテンロー
ラａ・・・・フェース面、ｂ・・・・側面Ｃ・・・・裏
面（研削前）、ｄ・・・・裏面（研削後）！、・・・・
・ボンディング時の実装高さβ２・・・・・研削後の実
装高さ Ｓ・・・・離間距離。 （Ａ） （Ｃ） ｄ：裏面（研削後） ！２：研削後の実装高さ 実施例の説明図 第１図 ２１、樹脂　　ｂ＋側面　　Ｃ：裏面（研削前）実施例
の説明図 第１図 ２７：プラテンローラ ｓ：Ｍ間距離 寅施例の説明図 第２図 従来技術の説明図 第３図

Claims (1)

【特許請求の範囲】
1. （１）回路基板上に半導体チップをフェースダウンボン
   ディングする工程と、 前記半導体チップを樹脂により封着した後、該半導体チ
   ップの裏面を研削する工程と を含むことを特徴とする半導体チップの実装方法。