JPH04330744A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04330744A
JPH04330744A JP3130432A JP13043291A JPH04330744A JP H04330744 A JPH04330744 A JP H04330744A JP 3130432 A JP3130432 A JP 3130432A JP 13043291 A JP13043291 A JP 13043291A JP H04330744 A JPH04330744 A JP H04330744A
Authority
JP
Japan
Prior art keywords
inner lead
resin
tape
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3130432A
Other languages
English (en)
Inventor
Tetsuya Ueda
哲也 上田
Osamu Nakagawa
治 中川
Haruo Shimamoto
晴夫 島本
Yasuhiro Teraoka
寺岡　康宏
Seiji Takemura
竹村　誠次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3130432A priority Critical patent/JPH04330744A/ja
Priority to US07/759,912 priority patent/US5166099A/en
Priority to DE4130544A priority patent/DE4130544C2/de
Priority to FR9111385A priority patent/FR2666931A1/fr
Publication of JPH04330744A publication Critical patent/JPH04330744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は，金型を用いて低圧ト
ランスファー法等により半導体素子及びテープキャリア
を樹脂封止する半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】図８は従来の樹脂封止型半導体装置を示
す一部断面斜視図であり、ワイヤボンディング法を用い
て接合した半導体素子を低圧トランスファー法により樹
脂成形した様子を表している。図において、１は半導体
装置の中核をなしている、シリコン等の半導体基板の上
に電子回路を微細に形成した半導体素子であり、通常Ｉ
Ｃチップと呼ばれる。２はＩＣチップ１を載置する部分
であり、ダイボンディングパッドと呼ばれる。３はリー
ドであり、ＩＣチップ１の電極と電気的に接合されるイ
ンナーリード部と、外部装置や基板と電気接続を取るア
ウターリード部により構成されている。４はＩＣチップ
１の電極とリード３を電気的に接続するための金属細線
（ワイヤー）、５はＩＣチップ１を外部環境及び外的な
力から保護するためにＩＣチップ１の周囲をモールドし
ている封止樹脂である。
【０００３】ところで、集積回路素子（半導体素子）の
電極接合技術として、従来から最も多く用いられている
前記ワイヤーボンディング法に代わって、テープキャリ
アを用いた、いわゆるＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａ
ｔｅｄ　Ｂｏｎｄｉｎｇ）法が採用されようとしている
。これを図９〜図１０を用いて簡単に説明する。図にお
いて、６はテープキャリアの基材となるテープで、ポリ
イミド等の可撓性を有する絶縁材料により長尺フィルム
状に形成されている。前記テープ６には以下に示す様な
孔７〜９が形成されている。即ち、７はテープ６の幅方
向中央部に穿設され、後述するＩＣチップ１が設置され
る部位に相当するセンタデバイス孔（Ｃｅｎｔｅｒ　ｄ
ｅｖｉｃｅ　ｈｏｌｅ）、８はテープ６の幅方向側縁部
分に所定間隔をおいて穿設され、テープ６とＩＣチップ
１との接合時に粗い位置決めを行うためのスプロケット
ホール（Ｓｐｒｏｃｋｅｔ　ｈｏｌｅ）、９は前記セン
タデバイス孔７の周囲を取り囲むように穿設され、後述
するアウターリードボンディング（Ｏｕｔｅｒ−ｌｅａ
ｄ　Ｂｏｎｄｉｎｇ）時において使用される、複数のア
ウターリード孔（Ｏｕｔｅｒ−ｌｅａｄ　ｈｏｌｅ）で
あり、これらアウターリード孔９は、センタデバイス孔
７の四隅部に該当する部分に形成されている架橋部１０
を介して連接されている。１１はテープ６表面の所定箇
所に形成された同等の導電性材料からなる複数本のリー
ドパターンであり、前記センタデバイス孔７内に内方端
が臨むインナーリード１１ａ及び前記アウターリード孔
９を介して外方に延設されたアウターリード１１ｂから
構成されている。また１１ｃはインナーリード１１ａと
ＩＣチップ１の接続不良又は半導体素子の不良等をイン
ナーリードボンディング後に調べるためのテストパッド
である。１２はこのリードパターン１１のリードサポー
ト部である。なお、１３は半導体素子１とインナーリー
ド１１ａの間に存在する突起電極（バンプ）であり、通
常ＩＣチップ１の表面に形成されている。
【０００４】次に、この様に構成されたキャリアテープ
にＩＣチップ１を実装する方法について説明する。まず
、図１０（ａ）に示す様に、テープ６のセンタデバイス
孔７内にＩＣチップ１を置き、前記ＩＣチップ１上のバ
ンプ１３がインナーリード１１ａの所定の位置に対向す
るように、ＩＣチップ１又はテープを位置決めする。次
に、このＩＣチップ１のバンプ１３とインナーリード１
１ａを熱圧着することにより接続する。これにより、Ｉ
Ｃチップ１を搭載したテープキャリアが形成される。そ
して、この様にして得られたテープキャリアの一例を図
１０（ｂ）に示す。
【０００５】次に図１１により、前記テープキャリアを
、液状樹脂を用いて封止する方法について説明する。図
において、１４ａは硬化前の液状樹脂、１５は硬化前の
液状樹脂１４ａを滴下するためのシリンジ、１４ｂは硬
化後の液状樹脂である。その動作について説明すると、
まず、図１１（ａ）に示すテープキャリアに、硬化前の
液状樹脂１４ａを滴下し、その後、加熱等により液状樹
脂を硬化させて封止するのである（図１１（ｂ））。
【０００６】
【発明が解決しようとする課題】従来の半導体装置及び
その製造方法は以上の様であり、下記に示す様な問題点
があるため、半導体装置の薄型化に対して現状１．０ｍ
ｍの厚さが１つの壁となっていた。まず問題点の第１と
して、ワイヤボンディング法とＴＡＢ法の比較を図１０
について説明する。図１２（ａ）はワイヤーボンディン
グ法におけるＩＣチップ上の必要樹脂厚さを説明する拡
大断面図であり、図１２（ｂ）はＴＡＢ法におけるＩＣ
チップ１上の必要樹脂厚さを説明する拡大断面図である
。図において、Ａはワイヤーボンディング法におけるワ
イヤー高さであり、通常１８０μｍ、最少でも１５０μ
ｍ程度と考えられる。Ｂは外部からの汚染源や水分から
ワイヤー４及びＩＣチップ１表面に設けた電子回路を保
護するために設けられた封止樹脂５の必要厚さである。 また、ＣはＩＣチップ１上の電極部に設けたバンプ１３
の高さで通常２５μｍ程度になる。Ｄはインナーリード
１１ａの厚さ（銅等金属箔）の厚さで通常３５μｍであ
る。以上の結果から、ワイヤーボンディング法とＴＡＢ
法における必要樹脂厚さを比べると、ＴＡＢ法の方が、
（Ａ−Ｃ−Ｄ）だけ薄く出来る。通常の値としては約１
２０μｍ薄くなる。従って、薄型半導体装置を作成する
には、ＴＡＢ法の方が有利となり、実際、薄型半導体装
置が必要な場合は、従来よりＴＡＢ法が用いられて来た
。
【０００７】ところが、従来のＴＡＢ法においては、図
１１に示す様に液状樹脂１４により樹脂封止が行われ、
この液状樹脂１４は概して低圧トランスファー法で用い
る封止樹脂５より信頼性が低く、例えば表１に示す様に
、約１／１０〜１／２０程度である。
【０００８】
【表１】
【０００９】そこで、我々はＴＡＢの低圧トランスファ
ー化に取り組み、幾つかの発明も提案して来た（関連出
願；特開平１−１９８０４１号公報，特開平１−１５５
６３５号公報参照）。そして、一連の取り組みにおいて
、半導体装置の薄型化を図るためには、更に、■インナ
ーリード１１ａの垂れ下がり量の絶対値の縮少化を計る
こと。■インナーリード１１ａの垂れ下がり量のバラツ
キを抑えること。■封止樹脂の最低溶融粘度を極力小さ
くすること。■金型で型締めする際、キャリアテープの
リードサポート部の型締め量を抑えること。■リードサ
ポート部１２に孔の部分を設け、リードサポート部１２
上下での注入樹脂のばらつきを抑えること。の５つのポ
イントが必要であることが明瞭になった。
【００１０】上記５つのポイントのうち、■については
既に特許出願済み（特開平１−２３８０３１号公報，特
開平１−１２０８３５，特開平１−２４４６２９号公報
）である。他の項目のうち、■及び■，■に関して、図
１３及び図１４を用いて説明する。図１３は、ＴＡＢ法
を用いて低圧トランスファーにより樹脂封止した薄型半
導体装置を製造する際の前記■のポイントについて説明
した図である。従来のＴＡＢ法によるキャリアテープと
ＩＣチップ１の接合において、インナーリード１１ａの
垂れ量Ｅは非常に粗い制御しかされておらず、１００μ
ｍ以上の垂れ量も許容されていた。 従ってＩＣチップ１上の必要樹脂厚さＦは、図１２に示
した必要樹脂厚さ（Ｂ＋Ｃ＋Ｄ）よりも１００μｍ以上
も厚くなってしまう。一方低圧トランスファー法におい
ては、ＩＣチップ１の上下において樹脂厚さが等しいの
が基本である為、インナーリード１１ａの垂れ量の２倍
分が半導体装置として余分に厚くなってしまう問題点が
あった。
【００１１】また、図１４は、薄型のＴＡＢを用い低圧
トランスファー法により樹脂封止した半導体装置を製造
する際のポイントのうち、■及び■に関して説明したも
のである。従来のＴＡＢ法においては、インナーリード
１１ａの垂れ量Ｅだけではなく、垂れ量のばらつきＧも
制御されていなかった。垂れ量のばらつきＧを制御しな
い場合、例えば図１３（ｂ）断面を基準に金型１６ａ，
ｂを設計した場合に、図１４（ａ）のようにインナーリ
ード１１ａがＧの量だけ垂れ下がった際、ＩＣチップ１
上の樹脂厚さＨは基準（Ｂ＋Ｃ＋Ｄ）よりＧだけ増え、
（Ｂ＋Ｃ＋Ｄ＋Ｇ）になる。一方、ＩＣチップ１下の樹
脂厚さＪは、基準（Ｂ＋Ｃ＋Ｄ）よりＧだけ減り、（Ｂ
＋Ｃ＋Ｄ−Ｇ）となって、結局ＩＣチップ１の上下の樹
脂厚さの差は２Ｇになる。薄型半導体装置においては、
（Ｂ＋Ｃ＋Ｄ）自身の厚さが２００μｍ程度又は２００
μｍ以下であるので、例えばＧとして５０μｍもあると
、Ｈとしては２５０μｍ程度、Ｊとして１５０μｍ程度
となり、ＩＣチップの上下において樹脂厚さの差が非常
に大きくなり、低圧トランスファー法で樹脂を注入する
際に、図１４（ｂ）に示す様に樹脂の流れに大きな差が
できる。この樹脂の流れの差により、ＩＣチップには、
図１４（ｂ）に示す矢印Ｋ方向に回転移動し、結果とし
て図１４（ｃ）に示す様にＩＣチップ１以下の樹脂流路
が極端に薄くなって樹脂が途中で硬化し、ＩＣチップ１
の下にボイド１７ができることがある。さらに極端な場
合はＩＣチップ１が露出する危険性もある。そこで、こ
のインナーリード１１ａの垂れ量のばらつきによるチッ
プ裏面のボイド１７又はチップ裏面露出を抑え得るイン
ナーリード１１ａの垂れ量を評価した結果、垂れ量のば
らつきとして３０μｍ以下に制御すれば良いことがわか
った。また、垂れ量が存在する時に、図１２（ｂ）で示
したＩＣチップ１の回転を抑える為に封止樹脂粘度を検
討した結果、封止樹脂の最低溶融粘度として、２００ポ
イズ以下に抑えれば良いことが解った。
【００１２】この発明は、上記のような問題点を解消す
るためになされたもので、信頼性の高い、薄型の半導体
装置の製造方法を提供しようとするものである。
【００１３】
【課題を解決するための手段】第１の発明に係る半導体
装置の製造方法は、半導体素子とキャリアテ−プのイン
ナーリードとを電気的に接続するものにおいて、テープ
キャリアのインナリードの垂れ下がり量を８０μｍ以下
に制御したことを特徴とする。第２の発明に係る半導体
装置の製造方法は、半導体素子とキャリアテ−プのリー
ドとを電気的に接続するものにおいて、テープキャリア
のインナリードの垂れ下がり量のばらつきを３０μｍ以
下に制御したことを特徴とする。第３の発明に係る半導
体装置の製造方法は、半導体素子とキャリアテ−プのリ
ードとを電気的に接続し、半導体素子を外部環境から保
護するため射出成形により樹脂封止するものであって、
封止樹脂として、射出成形温度時の最低溶融粘度を２０
０ポイズ以下に抑えた超低粘度樹脂を使用したことを特
徴とする。第４の発明に係る半導体装置の製造方法は、
半導体素子とテープキャリアのリードとを電気的に接続
し、半導体素子を外部環境から保護するために射出成形
により樹脂封止するものであって、テープキャリアのイ
ンナリードの垂れ下がり量を８０μｍ以下に制御し、か
つ半導体素子自身の厚さを０．２５ｍｍ以下にしたこと
を特徴とする。第５の発明に係る半導体装置の製造方法
は、半導体素子とキャリアテ−プのリードとを電気的に
接続し、半導体素子を外部環境から保護するために射出
成形により樹脂封止する半導体装置の製造方法であって
、封止樹脂として、射出成形温度時の最低溶融粘度が２
００ポイズ以下に抑えられた超低粘度樹脂を使用し、キ
ャリアテープのリードサポート部に封止樹脂が流通しや
すい孔部を設け、上下金型の位置のばらつきを抑えると
共に、テープへの型締め量をテープ厚さの３０％以下に
したことを特徴とする。
【００１４】
【作用】第１の発明によれば半導体装置自体の厚さを薄
くすることができる。また、第２，３の発明によれば低
圧トランスファー法等による封止作業の際に、ＩＣチッ
プの露出ボイド等の不良を抑え、ＩＣチップの周囲に５
０μｍ以上の封止樹脂厚さを確保することができ、信頼
性の高い薄型半導体装置を製造することができる。更に
、第４の発明によれば、半導体装置を構成する各構成物
の厚さを薄くして、ＩＣパッケージの厚さを薄くするこ
とを可能ならしめる。また、第５の発明によれば、ＩＣ
チップの上下両方に低圧トランスファー法等により薄い
樹脂層を形成することを可能ならしめる。更に、前記第
４及び第５の発明を組み合わせることにより超薄型の半
導体装置を作成できる。
【００１５】
【実施例】以下、この出願に係る発明の実施例を図につ
いて説明する。 （１）まず第１の発明として、インナーリードの垂れ量
を極力少なくする（具体的には８０μｍ以下に抑える）
ために、次の様な工夫をした。まず図１〜２において、
ボンディング後のインナーリード１１ａの垂れ量は、■
ボンディング前のキャリアテープ状での垂れ量と、■イ
ンナーリード１１ａと突起電極（バンプ）１３とを位置
合わせした時のインナーリード１１ａと突起電極１３の
接触状態とに大きく依存することが解った。そこで、前
者については、インナーリード１１ａの垂れ量の少ない
もの又はインナーリード１１ａを故意に変形させるもの
を使用することによりボンディング前のインナーリード
１１ａの垂れ量を小さくすることができた。また、後者
については、図２に示す様にインナーリード１１ａと突
起電極１３とがボンディング位置合せ時に離れていると
、ボンディング後のインナーリードの垂れ下がり量が大
きくなるため、図３に示す様に、インナーリード１１ａ
を突起電極１３に接触させるか（図３（ａ））、あるい
は突起電極１３によりインナーリード１１ａをｍａｘ２
０μｍ程度持ち上げる様な状態（図３（ｂ））になる様
に、ボンディング装置のボンディングステージ位置を調
整して、インナーリード１１ａの垂れ量を８０μｍ以下
に制御した（図３（ｃ））。なお、図１はボンディング
装置の概略を示す側面図であり、図において、２３はキ
ャリアテープ、２４はボンディングステージ、２５はボ
ンディングツール、２７はテープガイド、２８はテープ
クランパ、２９，３０はテープ搬送ガイドを示す。その
他の構成は従来技術の項で説明したものと同様であるの
で省略する。
【００１６】（２）次に、第２の発明として、インナー
リードの垂れ量のばらつきを抑える（具体的には３０μ
ｍ以下に抑える）ために、次の様な工夫をした。まず、
インナーリードの垂れ量とインナーリードの垂れ量のば
らつきとの相違について説明する。■インナーリードの
垂れ量とは、リード１本１本の垂れ量のことを指し、１
つのＩＣチップにリードが２００本あれば、インナーリ
ードの垂れ量は２００個のデータが存在することになる
。■インナーリードの垂れ量のばらつきとは、１つのＩ
Ｃチップの中におけるそれぞれのインナーリードの垂れ
量の｜Ｍａｘ値−Ｍｉｎ値｜のことであり、ＩＣチップ
のボンディング後の傾きを表すものである。よって、１
つのＩＣチップでは１つのデータしか存在しないことに
なる。本実施例では、インナーリード１１ａの垂れ量の
ばらつきを制御するために、以下の手段を採用した。即
ち、図１においてキャリアテープ２３を固定保持してい
るテープガイド２７の傾きをボンディングステージ２４
の表面と平行になる様に調整することにより、ＩＣチッ
プ面内のインナーリード１１ａの垂れ量のばらつきを３
０μｍ以内に制御した。
【００１７】（３）次に、第３の発明として、封止樹脂
の最低溶融粘度を極力小さくするために、下記の手段を
採用した。樹脂の流動性を良くし、かつ、ＩＣチップに
与える応力を考慮して、封止樹脂中のフィラーの含有率
を従来樹脂相当以上の６５重量％以上とし、かつ線膨張
係数も従来樹脂相等以下の２．０×１０−５以下に抑え
た上で、通常３００〜４００ポイズもある樹脂粘度を金
型成形温度での最低溶融粘度を２００ポイズ以下（好ま
しくは１００ポイズ以内）に抑えた超低粘度樹脂を用い
た。即ち、従来に比べて最低樹脂粘度を極端に低くした
前記封止樹脂を使用することにより、低圧トランスファ
ー法における封止樹脂の注入時に、ＩＣチップ１の移動
が非常に少なくなる効果がある。
【００１８】（４）更に、第４の発明として、シリコン
等半導体基板（ＩＣチップ）と外部電極を電気的に接続
し、樹脂封止によりＩＣチップを外部環境から保護した
、いわゆるプラスチックパッケージにおいて、パッケー
ジ厚さを薄くするために以下の様な手法を用いた。■ま
ず、ＩＣチップ上の必要樹脂厚さを薄くするために、（
Ａ）ＩＣチップと外部電極の接合を従来の金属細線を用
いる、いわゆるワイヤーボンディング法に換えて、ＴＡ
Ｂ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）
法を用い、（Ｂ）従来、余り制御されていなかったＴＡ
Ｂ法におけるインナーリードの垂れ下がり量を、第１の
発明で述べた手段により８０μｍ以下に制御し、成形前
のチップの位置変動を抑えると共に、ＩＣチップが垂れ
下がることにより、不用意にチップ上の樹脂厚さが厚く
なることを抑え、■ＩＣチップ自身の厚さを迎える為に
、ＩＣチップの厚さを、従来の０．４ｍｍより薄い、０
．２５ｍｍ以下にした。なお、０．２５ｍｍは現状のＩ
Ｃチップ厚さの限界に近い厚さである。
【００１９】（５）更に、第５の発明は、ＩＣチップと
外部電極を電気的に接続し、ＩＣチップを外部環境から
保護するために低圧トランスファー法等により樹脂封止
した半導体装置の製造方法において、下記に示す手法を
用いることにより、ＩＣチップの周囲全てを５０μｍ以
上の封止樹脂にてモールド成形し、全体厚さを０．６ｍ
ｍ以下に抑えるものである。特に、ＩＳＯカード（通常
のキャシュカードと同じサイズのＩＣカード；サイズは
５４．０×８５．６×０．７６ｍｍ）に内蔵できるＩＣ
を開発するためには、パッケージ厚さを｛０，７６ｍｍ
（上記ＩＳＯカードの厚さ）−０，１０ｍｍ（基板厚さ
）−０，０６ｍｍ（外装シート厚さ）｝＝０，６ｍｍ以
内に抑えることが必要となる。■まず、樹脂の流動性を
良くし、かつ、ＩＣチップに与える応力を考慮して、封
止樹脂中のフィラーの含有率を従来樹脂相当以上の６５
重量％以上とし、かつ線膨張係数も従来樹脂相等以下の
２．０×１０−５以下に抑えた上で、通常３００〜４０
０ポイズもある樹脂粘度を金型成形温度での最低溶融粘
度を２００ポイズ以下に抑えた超低粘度樹脂を用い、■
金型内のＩＣチップの上下の樹脂の流動特性の違いを矯
正する為に、ＴＡＢ法で用いるキャリアテープのいわゆ
るリードサポート部１２に、リードサポート部１２の上
下方向に封止樹脂が流れることを可能とした孔状の通路
（例えば図４の流通孔５０又は図５の流通孔５１）を設
け、■金型内のＩＣチップ位置バラツキを抑える為に、
（Ａ）前記第２の発明の手段を採用することにより、イ
ンナーリードの垂れ下がり量のバラツキを、３０μｍ以
下に抑え、（Ｂ）金型で型締めした際に、キャリアテー
プのリードサポート部が変位して、金型内のチップ位置
をばらつかさない様に、上下金型の型当り部の位置バラ
ツキを抑えると共に、テープへの型締め量が強くなり過
ぎない様に型締め量をテープ厚さの３０％以下とした。 次に、第４の発明に係る手段を採用することによる作用
について説明する。■従来に比べて最低樹脂粘度を極端
に低くした封止樹脂を採用することにより、低圧トラン
スファー法における封止樹脂注入時に、ＩＣチップ１の
移動が少なくなる。■キャリアテープのリードサポート
部に設けた孔は、リードサポート部上下での樹脂の流れ
方のアンバランスを矯正する。■インナーリード１１ａ
の垂れ量のバラツキを抑えることにより、金型に載置し
た際の低圧トランスファー成形前の金型内のＩＣチップ
１の位置バラツキが抑えられる。■テープ厚さの３０％
以下とした金型によるテープの型締め量は、型締めによ
るキャリアテープのリードサポート部の上下方向の変位
を抑える。
【００２０】更に、第４及び第５の発明に係る手段を組
み合わせることにより、図６に示す様な厚さ０．６ｍｍ
以下の超薄型封止型半導体装置の作成を可能ならしめる
。 また、前記実施例では、ＩＣチップ１の表面及び裏面の
両方を樹脂封止した場合について説明したが、図７に示
す様にＩＣチップ１の表面側のみを樹脂封止しても良い
。この場合は、０．５ｍｍ以下の超薄型片面封止型半導
体装置の作成を可能ならしめる。
【００２１】
【発明の効果】以上のように、第１の発明によれば半導
体装置自体の厚さを薄くすることができる。また、第２
，３の発明によれば低圧トランスファー法等による封止
作業の際に、ＩＣチップの露出、ボイド等の不良を抑え
、ＩＣチップの周囲に５０μｍ以上の封止樹脂厚さを確
保することができ、信頼性の高い薄型半導体装置を製造
することができる。更に、第４の発明によれば、半導体
装置を構成する各構成物の厚さを薄くして、ＩＣパッケ
ージの厚さを薄くすることを可能ならしめる。また、第
５の発明によれば、ＩＣチップの上下両方に低圧トラン
スファー法等により薄い樹脂層を形成することを可能な
らしめる。更に、前記第４及び第５の発明を組み合わせ
ることにより超薄型の半導体装置を作成できる。
【図面の簡単な説明】
【図１】ボンディング装置の概略を示す側面図である。
【図２】従来のボンディング作業を表す概略断面図であ
る。
【図３】本発明の一実施例に係るボンディング作業を表
す概略断面図である。
【図４】本発明の一実施例に係る流通孔を設けたテープ
キャリアの平面図及び側面断面図である。
【図５】本発明の実施例に係る流通孔を設けたテープキ
ャリアの平面図である。
【図６】本発明の製造方法により作成された半導体装置
の一実施例を示す平面図，側面図及び部分拡大断面図で
ある。
【図７】本発明の製造方法により作成された半導体装置
の他の実施例を示す平面図，側面図及び部分拡大断面図
である。
【図８】ワイヤボンディングを施し樹脂封止した従来の
半導体装置を示す一部断面斜視図である。
【図９】テープキャリアを示す平面図及び側面断面図で
ある。
【図１０】キャリアテープと半導体素子を接合する工程
を示した斜視図である。
【図１１】テープキャリアを液状樹脂により封止する工
程を示す断面図である。
【図１２】従来のワイヤボンディング法とＴＡＢ法にお
けるＩＣチップ上の樹脂厚さを説明するための拡大断面
図である。
【図１３】ＴＡＢ法におけるインナーリードの垂れ量と
ＩＣチップ上の樹脂厚さの関係を示した断面図である。
【図１４】ＴＡＢ法におけるインナーリードの垂れ量の
ばらつきと成形性の関係を示した断面図である。
【符号の説明】
１　　　　　　ＩＣチップ ５　　　　　　封止樹脂 ６　　　　　　テープ １１　　　　　　リード １１ａ　　　　　インナーリード １２　　　　　　リードサポート部 １３　　　　　　突起電極 １６ａ，ｂ　　　モールド金型 ２３　　　　　　キャリアテープ ２４　　　　　　ボンディングステージ２５　　　　　
　ボンディングツール ５０　　　　　　流通孔 ５１　　　　　　流通孔

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】　　半導体素子の電極とキャリアテ−プの
    インナーリードとを電気的に接続する半導体装置の製造
    方法において、前記電極と前記インナーリードを接触さ
    せた状態又は前記電極により前記インナーリードを持上
    げた状態でボンディングを行い、前記インナリードの垂
    れ下がり量を８０μｍ以下に制御したことを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】　　半導体素子の電極とキャリアテ−プの
    インナーリードとを電気的に接続する半導体装置の製造
    方法において、前記キャリアテープを保持しているテー
    プガイドの傾きを半導体素子の表面と平行になるように
    調整してボンディングを行い、前記インナリードの垂れ
    下がり量のばらつきを３０μｍ以下に制御したことを特
    徴とする半導体装置の製造方法。
  3. 【請求項３】　　半導体素子とキャリアテ−プのインナ
    ーリードとを電気的に接続し、前記半導体素子を外部環
    境から保護するために射出成形により樹脂封止する半導
    体装置の製造方法であって、前記封止樹脂として、射出
    成形温度時の最低溶融粘度を２００ポイズ以下に抑えた
    超低粘度樹脂を使用した半導体装置の製造方法。
  4. 【請求項４】　　半導体素子とキャリアテ−プのインナ
    ーリードとを電気的に接続し、前記半導体素子を外部環
    境から保護するために射出成形により樹脂封止する半導
    体装置の製造方法であって、前記半導体素子としてその
    厚さが０，２５ｍｍ以内のものを使用し、前記キャリア
    テープのインナリードの垂れ下がり量を８０μｍ以下に
    制御した半導体装置の製造方法。
  5. 【請求項５】　　半導体素子とキャリアテ−プのインナ
    ーリードとを電気的に接続し、前記半導体素子を外部環
    境から保護するために射出成形により樹脂封止する半導
    体装置の製造方法であって、前記封止樹脂として、射出
    成型温度時の最低溶融粘度が２００ポイズ以下に抑えら
    れた超低粘度樹脂を使用し、前記キャリアテープのリー
    ドサポート部に封止樹脂が流通しやすい孔部を設け、上
    下金型の位置のばらつきを抑えると共に、テープへの型
    締め量をテープ厚さの３０％以下にした半導体装置の製
    造方法。
JP3130432A 1990-09-14 1991-05-02 半導体装置の製造方法 Pending JPH04330744A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3130432A JPH04330744A (ja) 1990-09-14 1991-05-02 半導体装置の製造方法
US07/759,912 US5166099A (en) 1990-09-14 1991-09-13 Manufacturing method for semiconductor device
DE4130544A DE4130544C2 (de) 1990-09-14 1991-09-13 Verfahren zum Herstellen von Halbleitervorrichtungen
FR9111385A FR2666931A1 (fr) 1990-09-14 1991-09-16 Procede de fabrication pour dispositif a semiconducteurs, a connexion de puces sur une bande de support.

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24474990 1990-09-14
JP2-244749 1990-09-14
JP3130432A JPH04330744A (ja) 1990-09-14 1991-05-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04330744A true JPH04330744A (ja) 1992-11-18

Family

ID=26465567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3130432A Pending JPH04330744A (ja) 1990-09-14 1991-05-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5166099A (ja)
JP (1) JPH04330744A (ja)
DE (1) DE4130544C2 (ja)
FR (1) FR2666931A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338705A (en) * 1992-09-10 1994-08-16 Texas Instruments Incorporated Pressure differential downset
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6024274A (en) * 1996-04-03 2000-02-15 Industrial Technology Research Institute Method for tape automated bonding to composite bumps
CN1124644C (zh) * 1996-10-17 2003-10-15 精工爱普生株式会社 半导体器件及其制造方法、电路基板和薄膜载带
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
JPS63200540A (ja) * 1987-02-17 1988-08-18 Toshiba Corp ボンデイングツ−ルの傾き測定装置
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
JPH0783036B2 (ja) * 1987-12-11 1995-09-06 三菱電機株式会社 キヤリアテープ
JPH02121342A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア
JPH02155245A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 電子部品の製造方法
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge

Also Published As

Publication number Publication date
FR2666931B1 (ja) 1995-01-06
DE4130544A1 (de) 1992-03-19
DE4130544C2 (de) 1996-07-04
US5166099A (en) 1992-11-24
FR2666931A1 (fr) 1992-03-20

Similar Documents

Publication Publication Date Title
JP3484554B2 (ja) 半導体装置
JPH04330744A (ja) 半導体装置の製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
JPH01183837A (ja) 半導体装置
KR0175676B1 (ko) 티에이비용 필름캐리어 테이프
US5621242A (en) Semiconductor package having support film formed on inner leads
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
CN107305879B (zh) 半导体器件及相应的方法
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP2005150350A (ja) 半導体装置の製造方法
JP2007081064A (ja) 半導体装置、基板及び半導体装置の製造方法
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH07122586A (ja) 樹脂封止型半導体装置及びその製造方法
JP2002270627A (ja) 半導体装置の製造方法
US6288439B1 (en) Tape carrier package for a semiconductor device
JP2669756B2 (ja) 表面実装部品及びその半製品
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JP2001358287A (ja) 半導体装置
JP3026126B2 (ja) 削り出しによるチップキャリア
JP4573472B2 (ja) 混成集積回路装置
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
KR20070007607A (ko) 솔더레지스트 댐을 갖는 수지 몰딩형 ｂｇａ 패키지
KR100384437B1 (ko) 반도체 장치 및 그 조립 방법
JP3227953B2 (ja) リードフレームとそれを用いた半導体装置