JP2007081064A - 半導体装置、基板及び半導体装置の製造方法 - Google Patents

半導体装置、基板及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007081064A
JP2007081064A JP2005266004A JP2005266004A JP2007081064A JP 2007081064 A JP2007081064 A JP 2007081064A JP 2005266004 A JP2005266004 A JP 2005266004A JP 2005266004 A JP2005266004 A JP 2005266004A JP 2007081064 A JP2007081064 A JP 2007081064A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die bonding
island
alignment
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005266004A
Other languages
English (en)
Other versions
JP4976673B2 (ja
Inventor
Motoharu Haga
基治 芳我
Yasumasa Kasuya
泰正 糟谷
Hiroaki Matsubara
弘招 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005266004A priority Critical patent/JP4976673B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US11/887,103 priority patent/US20090051049A1/en
Priority to CN201010162179A priority patent/CN101834167A/zh
Priority to PCT/JP2006/311014 priority patent/WO2006132130A1/ja
Priority to KR20077023933A priority patent/KR20080013865A/ko
Priority to CN200680013260.6A priority patent/CN101164162B/zh
Priority to TW095120053A priority patent/TW200735293A/zh
Publication of JP2007081064A publication Critical patent/JP2007081064A/ja
Priority to US13/036,869 priority patent/US8810016B2/en
Application granted granted Critical
Publication of JP4976673B2 publication Critical patent/JP4976673B2/ja
Priority to US14/322,461 priority patent/US9520374B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 半導体チップを基板に精度よくダイボンディングすることを可能とし得る半導体装置を提供すること。
【解決手段】 半導体チップと、半導体チップがダイボンディング材によりダイボンディングされたアイランドとを備えた半導体装置であって、アイランドの表面の一部には、アイランドよりダイボンディング材がぬれ難い被覆層が形成され、被覆層が形成されていない露出部は、半導体チップの裏面に対向し且つ半導体チップの裏面より面積が小さいダイボンディング部と、アイランドにおける半導体チップの裏面の角と対向する位置を含むようにダイボンディング部から延出するアライメント部とからなる半導体装置。
【選択図】 図１

Description

この発明は、半導体装置、基板及び半導体装置の製造方法に関する。
従来、半導体チップのダイボンディング方法としては、リードフレームや、銀、パラジウム、又は、金等のめっき層を表面に形成した有機基板等に、はんだを塗布し、その後、塗布したはんだを接合材にし、該接合材に半導体チップを押し付けて搭載するといった方法がある。
近年、半導体チップの高集積化に伴ない、ワイヤーボンディング技術の進歩によるボンディングパッドの小型化及び小ピッチ化により、同一半導体チップサイズにおけるワイヤーボンディング可能本数、つまり、１個の半導体チップを配線するのに必要なボンディングワイヤーの本数が増加している。
そのため、半導体チップの位置ずれにより、ワイヤーボンディングすることができなかったり、ワイヤーボンディング後のボンディングワイヤーの形状（ループ形状）が不均一となり、エッジタッチやショートなどの不良となったり、ボンディングワイヤー同士の間隔が狭くなり不良となりやすくなったりする等の問題が発生しやすくなり、半導体チップの取り付け位置精度が要求されるようになってきた。
このような問題を解決すべく、従来、例えば、互いに位置合わせされる２つの部品に、液体がぬれ易い部分とぬれ難い部分とを設け、一方の部品のぬれ易い部分に接着剤等の液体を置いた後に、他方の部品を重ね合わせ、その液体の表面張力によって２つの部品の相対位置を変化させて位置合わせを行う方法が存在する（例えば、特許文献１参照）。
特許文献１に記載の位置合わせ方法を半導体チップのダイボンディングに採用した場合について図６及び図７を用いて以下に説明する。
図６（ａ）は、従来のダイボンディングの工程において使用するアイランドの一例を模式的に示す平面図であり、（ｂ）は、そのアイランドを模式的に示す縦断面図である。
図６に示すように、アイランド８１には、その表面の一部にソルダーレジストが塗布され、ソルダーレジスト層８４が形成されている。ソルダーレジストが塗布されていない金属面８３は、アイランド８１が露出した部分であり、はんだがぬれ易い。一方、ソルダーレジスト層８４は、はんだがぬれない。金属面８３の形状は、正方形であり、ダイボンディングされる半導体チップの裏面形状と同形状である。
図７（ａ）〜（ｄ）は、従来のダイボンディングの工程の一例を模式的に示す工程図である。
まず、図７（ａ）に示すように、アイランド８１の金属面８３にメタルマスクを用いて、はんだ８６を塗布する。次に、図７（ｂ）に示すように、半導体チップ８２をはんだ８６に押し付けて固定する。次に、図７（ｃ）に示すように、はんだ８６を加熱溶融させると、溶融はんだ８６ａとなって半導体チップ８２の底面全体に広がり、その後、溶融はんだ８６ａの表面張力により、金属面８３と半導体チップ８２とが対向する方向に半導体チップ８２が移動する。そして、図７（ｄ）に示すように、この移動により、アイランド８１の金属面８３と半導体チップ８２とが対向するようになり、位置合わせが完了する。
上述の工程によれば、アイランド８１の特定部分にソルダーレジスト層８４を形成することにより、はんだ８６がぬれ易い部分（ソルダーレジスト層８４）とぬれない部分（金属面８３）とを設けることができ、表面張力は、液滴の表面積が小さくなるように作用するので、この溶融はんだ８６ａの表面張力により、半導体チップ８２は、半導体チップ８２の搭載目的位置である金属面８３上に引き寄せられ、アイランド８１の金属面８３と半導体チップ８２とが対向するようになり、位置合わせを行うことができる。
特開２００１−８７９５３号公報
しかしながら、半導体チップ８２が溶融はんだ８６ａの表面張力により金属面８３と対向するように移動するにつれて、移動中の溶融はんだ８６ａの表面積と、対向した状態の溶融はんだ８６ａの表面積との差が次第に小さくなってくる。このため、半導体チップ８２を表面張力により引き寄せる力が次第に小さくなり、はんだの粘性に起因する抵抗力等により所定の目的位置まで半導体チップ８２が移動することが困難となる場合があり、半導体チップ８２が精度よくアイランド８１上の目的位置に移動することができない場合があるという問題があった。
本発明は、上述した課題に鑑みてなされたものであり、その目的は、半導体チップを基板に精度よくダイボンディングすることを可能とし得る半導体装置、基板、及び、半導体装置の製造方法を提供することにある。
上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１）半導体チップと、
上記半導体チップがダイボンディング材によりダイボンディングされたアイランドと
を備えた半導体装置であって、
上記アイランドの表面の一部には、上記アイランドより上記ダイボンディング材がぬれ難い被覆層が形成され、
上記被覆層が形成されていない露出部は、上記半導体チップの裏面に対向し且つ上記半導体チップの裏面より面積が小さいダイボンディング部と、上記アイランドにおける上記半導体チップの裏面の角と対向する位置を含むように上記ダイボンディング部から延出するアライメント部とからなることを特徴とする半導体装置。
（１）の発明によれば、アイランドの被覆層が形成されていない露出部は、半導体チップの裏面に対向し且つ上記半導体チップの裏面より面積が小さいダイボンディング部と、上記半導体チップの裏面の角と対向する位置を含むように上記ダイボンディング部から延出するアライメント部とからなり、上記アライメント部上に半導体チップの角が位置している。このように、半導体チップの角がアライメント部上に位置しており、位置精度よくダイボンディングされているため、ボンディングワイヤーの形状（ループ形状）が不均一となったり、ボンディングワイヤー同士の間隔が狭くなることを防止することができる。
さらに、本発明は、以下のようなものを提供する。
（２） 上記（１）の半導体装置であって、
上記ダイボンディング材は、はんだであり、
上記被覆層は、はんだがぬれない材料から形成されていることを特徴とする。
（２）の発明によれば、溶融時における粘性が比較的低いはんだを用いている。従って、ダイボンディング時の半導体チップの位置合わせが行われるアライメント工程において、はんだを溶融させることにより、半導体チップの角が、アライメント部上の所望の目的位置に正確に移動し、正確に位置合わせが行われる。その結果、半導体チップは、より位置精度よくダイボンディングされることとなり、ボンディングワイヤーの形状（ループ形状）が不均一となったり、ボンディングワイヤー同士の間隔が狭くなることをより確実に防止することができる。
さらに、本発明は、以下のようなものを提供する。
（３） 半導体チップがダイボンディング材によりダイボンディングされるアイランドを有する基板であって、
上記アイランドの表面の一部には、上記アイランドより上記ダイボンディング材がぬれ難い被覆層が形成され、
上記被覆層が形成されていない露出部は、上記半導体チップの裏面に対向し且つ上記半導体チップの裏面より面積が小さいダイボンディング部と、上記アイランドにおける上記半導体チップの裏面の角と対向する位置を含むように上記ダイボンディング部から延出するアライメント部とからなることを特徴とする基板。
（３）の発明によれば、アイランドの被覆層が形成されていない露出部は、ダイボンディングされる半導体チップの裏面に対向し且つ上記半導体チップの裏面より面積が小さいダイボンディング部と、上記半導体チップの裏面の角が位置すべき位置と対向する位置を含むように上記ダイボンディング部から延出するアライメント部とからなる。従って、ダイボンディング時の半導体チップの位置合わせが行われるアライメント工程において、はんだを溶融させることにより、半導体チップの角がアライメント部に引き寄せられる。このように、半導体チップを目的位置に移動させる表面張力が有効に働き、半導体チップの位置合わせ（アライメント）が行われるので、この基板を用いて半導体装置を製造すれば、半導体チップの位置ずれにより半導体装置が不良となることを防止することができる。
また、アイランドよりもダイボンディング材がぬれ難い被覆層を形成することにより、被覆層が形成されていない部分、すなわち、ダイボンディング材がぬれ易い部分（露出部）を特定の形状とすることができる。このように、ダイボンディングする半導体チップの形状に応じて、当該半導体チップを目的位置に移動させる表面張力が有効に働くように露出部を形成しているため、アイランドに形成される露出部の形状を変えれば、半導体チップの形状が異なる他の半導体装置を同一の基板を用いて製造することが可能である。
さらに、本発明は、以下のようなものを提供する。
（４） 上記（３）の基板であって、
上記ダイボンディング材は、はんだであり、
上記被覆層は、はんだがぬれない材料から形成されていることを特徴とする。
（４）の発明によれば、溶融時における粘性が比較的低いはんだによりダイボンディングが行われることになる。従って、ダイボンディング時の半導体チップの位置合わせが行われるアライメント工程において、はんだを溶融させることにより、半導体チップの角が、アライメント部上の所望の目的位置に正確に移動し、正確に位置合わせが行われる。その結果、より位置精度よくダイボンディングすることができ、この基板を用いて半導体装置を製造すれば、半導体チップの位置ずれにより半導体装置が不良となることを防止することができる。
さらに、本発明は、以下のようなものを提供する。
（５） アイランドの表面の一部に、上記アイランドよりもダイボンディング材がぬれ難い被覆層が形成され、
上記被覆層が形成されていない露出部は、半導体チップの裏面より面積が小さいダイボンディング部と、上記半導体チップの裏面の角と対向すべき位置を含むように上記ダイボンディング部から延出するアライメント部とからなる上記アイランドの上記露出部に、上記ダイボンディング材を塗布する塗布工程と、
上記半導体チップの裏面を上記ダイボンディング部に対向させ、上記塗布工程により上記ダイボンディング材が塗布された上記アイランドに上記半導体チップを搭載する搭載工程と、
上記ダイボンディング材を溶融させることにより、上記半導体チップの角が上記アライメント部上に移動し、上記半導体チップの位置合わせが行われるアライメント工程と
を含むことを特徴とする半導体装置の製造方法。
（５）の発明によれば、アイランドの被覆層が形成されていない露出部は、ダイボンディングされる半導体チップの裏面に対向し且つ上記半導体チップの裏面より面積が小さいダイボンディング部と、上記半導体チップの裏面の角と対向する位置を含むように上記ダイボンディング部から延出するアライメント部とからなる。従って、半導体チップをアイランドに搭載した後、アライメント工程において、ダイボンディング材を溶融させることにより、半導体チップの角がアライメント部に引き寄せられる。このように、半導体チップを目的位置に移動させる表面張力が有効に働き、半導体チップの位置合わせ（アライメント）が行われるので、半導体チップの位置ずれにより半導体装置が不良となることを防止することができる。
さらに、本発明は、以下のようなものを提供する。
（６） 上記（５）の半導体装置の製造方法であって、
上記半導体チップの裏面より面積が小さい上記ダイボンディング部と、上記半導体チップの裏面の角と対向すべき位置を含むように上記ダイボンディング部から延出する上記アライメント部とからなる上記露出部を除いた上記アイランドに、上記アイランドより上記ダイボンディング材がぬれ難い材料を塗布して上記被覆層を形成する被覆層形成工程
を含むことを特徴とする。
（６）の発明によれば、ダイボンディングされる半導体チップの裏面形状に応じて、当該半導体チップを目的位置に移動させる表面張力が有効に働く形状となるように、ダイボンディング材がぬれ難い材料を塗布してダイボンディング部とアライメント部とを形成する。従って、ダイボンディングされる半導体チップの形状が夫々異なる複数種類の半導体装置を製造する場合であっても、ダイボンディングする半導体チップの形状に応じて、形成するダイボンディング部とアライメント部との形状を変えればよく、同一の基板を用いて、複数種類の半導体装置を製造することが可能である。
さらに、本発明は、以下のようなものを提供する。
（７） 上記（５）又は（６）の半導体装置の製造方法であって、
上記ダイボンディング材は、はんだであり、
上記被覆層は、はんだがぬれない材料から形成されていることを特徴とする。
（７）の発明によれば、溶融時における粘性が比較的低いはんだによりダイボンディングが行われる。従って、はんだを溶融させることにより、半導体チップの角がアライメント部上の所望の目的位置に正確に移動する。その結果、より位置精度よくダイボンディングすることができ、半導体チップの位置ずれにより半導体装置が不良となることを防止することができる。
本発明によれば、半導体チップを基板に精度よくダイボンディングすることを可能とする半導体装置、基板、及び、半導体装置の製造方法を提供することができ、さらに、同一の基板を用いて、複数種類の半導体装置を製造することが可能な基板、及び、半導体装置の製造方法を提供することができる。
まず、本発明に係る半導体装置の一例について図面を用いて説明する。
図１（ａ）は、本発明に係る半導体装置の一例を模式的に示す平面透視図である。図１（ｂ）は、その半導体装置を模式的に示す縦断面図である。
図１に示すように、半導体装置１は、表面に複数の電極８が形成された矩形の半導体チップ２、アイランド５、リード端子２０、ワイヤ２１、及び、樹脂パッケージ部２３を備えている。なお、図１（ａ）においては、樹脂パッケージ部２３を示していない。
半導体チップ２としては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成は、特に限定されるものではない。
図１（ｂ）に示すように、アイランド５は、はんだ３がぬれないソルダーレジスト層（被覆層）７が形成された被覆部１３と、ソルダーレジスト層７が形成されておらず、はんだ３のぬれ易い露出部６とからなり、半導体チップ２は、はんだ（ダイボンディング材）３を介して、はんだ３のぬれ易い露出部６にダイボンディングされている。
なお、ソルダーレジスト層７は、はんだ３がぬれない、エポキシアクリレート樹脂等のソルダーレジスト材によって、アイランド５の外周部分（被覆部１３）に形成されている。
露出部６は、矩形のダイボンディング部１０と、ダイボンディング部１０の４角にある各頂部１０ａから夫々延出する矩形のアライメント部１１とからなる。ダイボンディング部１０は、半導体チップ２の裏面２ｂに対向する位置にあり、平面視における面積が半導体チップ２の裏面２ｂの面積よりも小さい。また、各アライメント部１１は、半導体チップ２の裏面２ｂの角２ａと対向する角位置１２を含むようにダイボンディング部１０から延出している。なお、図１（ａ）では、半導体チップ２の裏面２ｂの角２ａとアイランド５の角位置１２との関係を説明するために、半導体チップ２の一部（図中、左上部）を破断して省略するとともに、はんだ３を省略して示している。
アイランド５の周辺には、アイランド５から所定間隔を空けて、複数のリード端子２０が配置されている。半導体チップ２の表面に形成された電極８と、リード端子２０とは、ワイヤ２１によって電気的に接続されている。半導体装置１には、リード端子２０の一部のみを露出させて半導体チップ２等を封止する樹脂パッケージ部２３が形成されている。樹脂パッケージ部２３は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
図１に示した半導体装置１によれば、アイランド５のソルダーレジスト層７が形成されていない露出部６は、半導体チップ２の裏面２ｂに対向し且つ半導体チップ２の裏面２ｂより面積が小さいダイボンディング部１０と、半導体チップ２の裏面２ｂの角２ａと対向する角位置１２を含むようにダイボンディング部１０から延出するアライメント部１１とからなり、アライメント部１１上に半導体チップ２の角２ａが位置している。このように、半導体チップ２の角２ａがアライメント部１１上に位置しており、位置精度よくダイボンディングされているため、ワイヤ２１の形状（ループ形状）が不均一となったり、ワイヤ２１同士の間隔が狭くなることを防止することができる。
また、図１に示した半導体装置１によれば、溶融時における粘性が比較的低いはんだ３を用いている。従って、ダイボンディング時のアライメント工程において、はんだ３を溶融させることにより、半導体チップ２の角２ａが、アライメント部１１上の所望の目的位置に正確に移動し、半導体チップ２の位置合わせが正確に行われる。その結果、より位置精度よくダイボンディングされることとなり、ワイヤ２１の形状（ループ形状）が不均一となったり、ワイヤ２１同士の間隔が狭くなることをより確実に防止することができる。
次に、本発明に係る基板の一例であるリードフレームについて図面を用いて説明する。
図２（ａ）は、本発明に係るリードフレームの一例を模式的に示す平面図であり、図２（ｂ）は、そのリードフレームが有するアイランドを模式的に示す縦断面図である。
図２（ａ）に示すように、リードフレーム３０は、平行して配置された２本のサイド枠２４と、２本のサイド枠２４の中央に配置された矩形状のアイランド５と、アイランド５へ向けて延びる複数のリード端子２０と、各リード端子２０の左右両側に横方向に延びるように一体的に設けられたダム部材２５と、サイド枠２４とアイランド５とを接続するように一体的に設けられた吊りリード２２とを備えている。
また、図２（ｂ）に示すように、アイランド５は、ソルダーレジスト層（被覆層）７が形成された被覆部１３とソルダーレジスト層７が形成されていない露出部６とからなり、ソルダーレジスト層７は、はんだがぬれないソルダーレジスト材（例えば、エポキシアクリレート樹脂）によって、アイランド５の外周部分（被覆部１３）に形成されている。
露出部６は、矩形のダイボンディング部１０と、ダイボンディング部１０の４角にある各頂部１０ａから夫々延出する矩形のアライメント部１１とからなる。ダイボンディング部１０は、平面視における面積が、搭載される半導体チップ２（図１参照）の裏面よりも小さい。また、各アライメント部１１は、半導体チップ２をダイボンディングする際に、半導体チップ２の裏面２ｂの角２ａと対向する角位置１２（図１参照）を含むようにダイボンディング部１０から延出している。
図２に示したリードフレーム３０によれば、アイランド５のソルダーレジスト層７が形成されていない露出部６は、ダイボンディングされる半導体チップ２の裏面２ｂに対向し且つ半導体チップ２の裏面２ｂより面積が小さいダイボンディング部１０と、半導体チップ２の裏面２ｂの角２ａが位置すべき位置と対向する角位置１２を含むようにダイボンディング部１０から延出するアライメント部１１とからなる。従って、ダイボンディング時の半導体チップ２の位置合わせが行われるアライメント工程（図４（ｃ）、（ｄ）参照）において、はんだ３を溶融させることにより、半導体チップ２の角２ａがアライメント部１１に引き寄せられる。このように、半導体チップ２を目的位置に移動させる表面張力が有効に働き、半導体チップ２の位置合わせ（アライメント）が行われるので、このリードフレーム３０を用いて半導体装置１を製造すれば、半導体チップ２の位置ずれにより半導体装置１が不良となることを防止することができる。
また、はんだ３がぬれないソルダーレジストを用いて所定の形状からなるソルダーレジスト層７を形成することにより、ソルダーレジスト層７が形成されていない部分、すなわち、はんだ３（溶融はんだ３ａ）がぬれ易い部分（露出部６）を特定の形状とすることができる。このように、ソルダーレジストを用い、ダイボンディングする半導体チップ２の形状に応じ、半導体チップ２を目的位置に移動させる表面張力が有効に働くように露出部６を形成しているため、アイランド５に形成される露出部６の形状を変えれば、半導体チップの形状が異なる他の半導体装置を同一のリードフレーム３０を用いて製造することが可能である。
また、図２に示したリードフレーム３０によれば、溶融時における粘性が比較的低いはんだ３によりダイボンディングが行われることになる。従って、ダイボンディング時の半導体チップの位置合わせが行われるアライメント工程において、はんだ３を溶融させることにより、半導体チップ２の角２ａが、アライメント部１１上の所望の目的位置に正確に移動し、正確に位置合わせが行われる。その結果、より位置精度よくダイボンディングすることができ、このリードフレーム３０を用いて半導体装置１を製造すれば、半導体チップ２の位置ずれにより半導体装置１が不良となることを防止することができる。
次に、本発明の半導体装置の製造方法について、図３〜図５を用いて説明することにする。
図３（ａ）、（ｂ）及び図４（ａ）〜（ｄ）は、本発明の半導体装置の製造方法に係るダイボンディングの工程の一例を模式的に示す工程図である。本実施形態では、リードフレームに半導体チップをダイボンディングする場合について説明する。なお、図３及び図４では、リードフレームのアイランド以外の部分を省略して示している。
図３（ａ）は、本発明の被覆層形成工程の一例を示す平面図であり、図３（ｂ）は、その断面図である。
まず、図３に示すように、リードフレーム３０（図２参照）のアイランド５に、ダイボンディングされる半導体チップ２（図１参照）の裏面２ｂの形状に応じた形状となるように、メタルマスクを用いてソルダーレジスト材を塗布し、ソルダーレジスト層７を形成する。このとき、矩形のダイボンディング部１０とダイボンディング部１０から延出するアライメント部１１を除いて、アイランド５にソルダーレジスト層７を形成する。
なお、ダイボンディング部１０は、平面視における面積が、搭載される半導体チップ２（図１参照）の裏面２ｂの面積よりも小さい。図３に示す工程は、本発明の被覆層形成工程に相当するものである。
次に、図４（ａ）に示すように、アイランド５の露出部６にメタルマスクを用いてはんだ３を塗布する。図４（ａ）に示す工程は、本発明の塗布工程に相当するものである。
次に、図４（ｂ）に示すように、はんだ３が塗布されたアイランド５に半導体チップ２を押し付けて固定する。図４（ｂ）に示す工程は、本発明の搭載工程に相当するものである。
次に、図４（ｃ）に示すように、はんだ３を加熱溶融させると、溶融はんだ３ａとなって半導体チップ２の裏面２ｂ全体に広がり、その後、溶融はんだ３ａの表面張力により、半導体チップ２が移動する。このとき、ダイボンディング部１０の面積が、半導体チップ２の裏面２ｂの面積よりも小さいため、半導体チップ２の角２ａが、アライメント部１１に引き寄せられる（図５参照）。そして、図４（ｄ）に示すように、半導体チップ２の角２ａが露出部６のアライメント部１１上に移動し、位置合わせが完了する。
次に、半導体チップの位置合わせの詳細について図５を用いて説明する。
図５は、図４（ｃ）に示したアイランド及び半導体チップのアライメント部近傍の拡大図である。
はんだ３は、溶融されると溶融はんだ３ａとなって半導体チップ２の裏面２ｂ全体に広がる（図４（ｃ）参照）。このとき、溶融はんだ３ａは、半導体チップ２の裏面２ｂの角２ａにもぬれ広がり、溶融はんだ３ａを介して角２ａとアライメント部１１とが繋がる。このとき、図５に矢印で示したように、角２ａには、アライメント部１１に近づく方向に角２ａを引き寄せる力が働く。このように、ダイボンディング部１０の面積が、半導体チップ２の裏面２ｂの面積よりも小さくなっており、さらに、ダイボンディング部１０から延出するアライメント部１１があることにより、半導体チップ２を目的位置に移動させる表面張力が有効に働く。
本実施形態に係る半導体装置の製造方法によれば、アイランド５のソルダーレジスト層７が形成されていない露出部６は、ダイボンディングされる半導体チップ２の裏面２ｂに対向し且つ半導体チップ２の裏面２ｂより面積が小さいダイボンディング部１０と、半導体チップ２の裏面２ｂの角２ａと対向する角位置１２を含むようにダイボンディング部１０から延出するアライメント部１１とからなる。従って、半導体チップ２をアイランド５に搭載した後、アライメント工程において、はんだ３を溶融させることにより、半導体チップ２の角２ａがアライメント部１１に引き寄せられる。このように、半導体チップ２を目的位置に移動させる表面張力が有効に働き、半導体チップ２の位置合わせ（アライメント）が行われるので、半導体チップ２の位置ずれにより半導体装置１が不良となることを防止することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ダイボンディングされる半導体チップ２の裏面２ｂの形状に応じて、半導体チップ２を目的位置に移動させる表面張力が有効に働く形状となるようにソルダーレジストを用いてダイボンディング部１０とアライメント部１１とを形成する。従って、ダイボンディングされる半導体チップの形状が夫々異なる複数種類の半導体装置を製造する場合であっても、ダイボンディングする半導体チップの形状に応じて、形成するダイボンディング部１０とアライメント部１１との形状を変えればよく、同一のリードフレーム３０を用いて、複数種類の半導体装置を製造することが可能である。
また、本実施形態に係る半導体装置の製造方法によれば、溶融時における粘性が比較的低いはんだ３によりダイボンディングが行われる。従って、はんだ３を溶融させることにより、半導体チップ２の角２ａがアライメント部１１上の所望の目的位置に正確に移動する。その結果、より位置精度よくダイボンディングすることができ、半導体チップ２の位置ずれにより半導体装置１が不良となることを防止することができる。
以上、本発明の半導体装置、基板及び半導体装置の製造方法の実施形態について説明したが、本発明の半導体装置、基板及び半導体装置の製造方法は、上述した例に限定されるものではない。
本実施形態では、基板がリードフレームである場合について説明したが、本発明における基板はこれに限定されず、例えば、銀、パラジウム、又は、金等のめっき層を表面に形成した有機基板であってもよい。
本実施形態では、半導体チップ２の形状が矩形である場合について説明したが、本発明における半導体チップの形状は、矩形に限定されない。
また、本実施形態では、ダイボンディング部１０の形状が矩形である場合について説明したが、本発明におけるダイボンディング部は、その面積が半導体チップの裏面の面積よりも小さければその形状は特に限定されず、例えば、多角形形状、円形形状、楕円形形状であってもよい。
本実施形態では、各アライメント部１１の形状が矩形である場合について説明したが、本発明において、アライメント部の形状は特に限定されるものではなく、例えば、楔形形状や楕円形状であってもよい。
また、本実施形態では、アイランド５における半導体チップ２の裏面２ａの角２ｂに対向する角位置１２を含むアライメント部１１が、半導体チップ２の裏面２ａの４つの角２ｂの夫々に対応するように、４つ設けられている場合について説明した。ただし、本発明は、この例に限定されず、必ずしも、半導体チップの裏面の角の全てに対応するアライメント部が設けられている必要はない。
なお、本発明におけるアライメント部は、本実施形態のように、半導体チップの角のうちの対角位置にある少なくとも１組の角（本実施形態では、２組）がアライメント部上に位置するように設けられていることが好ましい。各アライメント部に働く、半導体チップの角を引き寄せる力の釣り合いがとれることとなり、半導体チップを目的とする位置に移動させ易いからである。
また、本実施形態では、各アライメント部１１が同一形状である場合について説明したが、本発明はこれに限定されず、各アライメント部が異なる形状であってもよい。このように各アライメント部の形状を異なる形状とする場合、各アライメント部に働く、半導体チップの角を引き寄せる力の釣り合いがとれていれることが好ましい。半導体チップの角を引き寄せる力の釣り合いがとれていれば、半導体チップを目的とする位置に移動させ易いからである。
また、本実施形態では、アライメント部１１が半導体チップ２の裏面２ｂの角２ａと対向する角位置１２を含む場合について説明したが、本発明においてアライメント部は、半導体チップの裏面の角と対向する位置を含まなくともよい。
本実施形態では、ダイボンディング材がはんだ３である場合について説明したが、本発明におけるダイボンディング材はこの例に限定されず、エポキシ系接着剤であってもよい。
また、本実施形態では、本発明における被覆層が、ソルダーレジスト材が塗布されて形成されたソルダーレジスト層７である場合について説明したが、この例に限定されるものではない。
また、本実施形態では、ソルダーレジスト層７を形成して、はんだがぬれ易い部分とぬれない部分とを設けたが、本発明は、ダイボンディング材がぬれ易い部分とぬれない部分とを基板が有していればこの例に限定されるものではない。
（ａ）は、本発明に係る半導体装置の一例を模式的に示す平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。 （ａ）は、本発明に係る基板の一例であるリードフレームの一例を模式的に示す平面透視図であり、（ｂ）は、そのアイランドを模式的に示す縦断面図である。 本発明の半導体装置の製造方法に係るダイボンディングの工程の一例を模式的に示す工程図である。 （ａ）〜（ｄ）は、本発明の半導体装置の製造方法に係るダイボンディングの工程の一例を模式的に示す工程図である。 図４（ｃ）に示した平面図のアライメント領域近傍の拡大図である。 （ａ）は、従来のダイボンディングの工程において使用するアイランドの一例を模式的に示す平面図であり、（ｂ）は、そのアイランドを模式的に示す縦断面図である。 （ａ）〜（ｄ）は、従来のダイボンディングの工程の一例を模式的に示す工程図である。
符号の説明
１ 半導体装置
２ 半導体チップ
２ａ 角
２ｂ 裏面
３ はんだ
３ａ 溶融はんだ
５ アイランド
６ 露出部
７ ソルダーレジスト層
８ 電極
１０ ダイボンディング部
１０ａ 頂部
１１ アライメント部
１２ 角位置
２０ リード端子
２１ ワイヤ
２３ 樹脂パッケージ部
３０ リードフレーム

Claims (7)

  1. 半導体チップと、
    前記半導体チップがダイボンディング材によりダイボンディングされたアイランドと
    を備えた半導体装置であって、
    前記アイランドの表面の一部には、前記アイランドより前記ダイボンディング材がぬれ難い被覆層が形成され、
    前記被覆層が形成されていない露出部は、前記半導体チップの裏面に対向し且つ前記半導体チップの裏面より面積が小さいダイボンディング部と、前記アイランドにおける前記半導体チップの裏面の角と対向する位置を含むように前記ダイボンディング部から延出するアライメント部とからなることを特徴とする半導体装置。
  2. 前記ダイボンディング材は、はんだであり、
    前記被覆層は、はんだがぬれない材料から形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 半導体チップがダイボンディング材によりダイボンディングされるアイランドを有する基板であって、
    前記アイランドの表面の一部には、前記アイランドより前記ダイボンディング材がぬれ難い被覆層が形成され、
    前記被覆層が形成されていない露出部は、前記半導体チップの裏面に対向し且つ前記半導体チップの裏面より面積が小さいダイボンディング部と、前記アイランドにおける前記半導体チップの裏面の角と対向する位置を含むように前記ダイボンディング部から延出するアライメント部とからなることを特徴とする基板。
  4. 前記ダイボンディング材は、はんだであり、
    前記被覆層は、はんだがぬれない材料から形成されていることを特徴とする請求項３に記載の基板。
  5. アイランドの表面の一部に、前記アイランドよりもダイボンディング材がぬれ難い被覆層が形成され、
    前記被覆層が形成されていない露出部は、半導体チップの裏面より面積が小さいダイボンディング部と、前記半導体チップの裏面の角と対向すべき位置を含むように前記ダイボンディング部から延出するアライメント部とからなる前記アイランドの前記露出部に、前記ダイボンディング材を塗布する塗布工程と、
    前記半導体チップの裏面を前記ダイボンディング部に対向させ、前記塗布工程により前記ダイボンディング材が塗布された前記アイランドに前記半導体チップを搭載する搭載工程と、
    前記ダイボンディング材を溶融させることにより、前記半導体チップの角が前記アライメント部上に移動し、前記半導体チップの位置合わせが行われるアライメント工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記半導体チップの裏面より面積が小さい前記ダイボンディング部と、前記半導体チップの裏面の角と対向すべき位置を含むように前記ダイボンディング部から延出する前記アライメント部とからなる前記露出部を除いた前記アイランドに、前記アイランドより前記ダイボンディング材がぬれ難い材料を塗布して前記被覆層を形成する被覆層形成工程
    を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記ダイボンディング材は、はんだであり、
    前記被覆層は、はんだがぬれない材料から形成されていることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
JP2005266004A 2005-06-06 2005-09-13 半導体装置、基板及び半導体装置の製造方法 Active JP4976673B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005266004A JP4976673B2 (ja) 2005-09-13 2005-09-13 半導体装置、基板及び半導体装置の製造方法
CN201010162179A CN101834167A (zh) 2005-06-06 2006-06-01 半导体装置、基板及半导体装置的制造方法
PCT/JP2006/311014 WO2006132130A1 (ja) 2005-06-06 2006-06-01 半導体装置、基板および半導体装置の製造方法
KR20077023933A KR20080013865A (ko) 2005-06-06 2006-06-01 반도체 장치, 기판 및 반도체 장치의 제조 방법
US11/887,103 US20090051049A1 (en) 2005-06-06 2006-06-01 Semiconductor device, substrate and semiconductor device manufacturing method
CN200680013260.6A CN101164162B (zh) 2005-06-06 2006-06-01 半导体装置及其制造方法
TW095120053A TW200735293A (en) 2005-06-06 2006-06-06 Semiconductor device, substrate and manufacturing method thereof
US13/036,869 US8810016B2 (en) 2005-06-06 2011-02-28 Semiconductor device, substrate and semiconductor device manufacturing method
US14/322,461 US9520374B2 (en) 2005-06-06 2014-07-02 Semiconductor device, substrate and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266004A JP4976673B2 (ja) 2005-09-13 2005-09-13 半導体装置、基板及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007081064A true JP2007081064A (ja) 2007-03-29
JP4976673B2 JP4976673B2 (ja) 2012-07-18

Family

ID=37941053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005266004A Active JP4976673B2 (ja) 2005-06-06 2005-09-13 半導体装置、基板及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4976673B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076524A (ja) * 2007-09-19 2009-04-09 Nichia Corp 発光装置
JP2010056399A (ja) * 2008-08-29 2010-03-11 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2013038375A (ja) * 2011-08-10 2013-02-21 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板
JP2016122799A (ja) * 2014-12-25 2016-07-07 ローム株式会社 半導体装置
JP2018101803A (ja) * 2013-03-05 2018-06-28 日亜化学工業株式会社 発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420630A (en) * 1987-07-15 1989-01-24 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JPH09162203A (ja) * 1995-12-07 1997-06-20 Denso Corp 集積回路装置
JP2002353255A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体チップ半田付け用ランドパターン

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420630A (en) * 1987-07-15 1989-01-24 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JPH09162203A (ja) * 1995-12-07 1997-06-20 Denso Corp 集積回路装置
JP2002353255A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体チップ半田付け用ランドパターン

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076524A (ja) * 2007-09-19 2009-04-09 Nichia Corp 発光装置
JP2010056399A (ja) * 2008-08-29 2010-03-11 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2013038375A (ja) * 2011-08-10 2013-02-21 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板
US8736077B2 (en) 2011-08-10 2014-05-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor package substrate
JP2018101803A (ja) * 2013-03-05 2018-06-28 日亜化学工業株式会社 発光装置
JP2016122799A (ja) * 2014-12-25 2016-07-07 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP4976673B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US10504822B2 (en) Semiconductor device
JP4270282B2 (ja) 半導体装置の製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JPH08236584A (ja) 半導体装置
JP2000200859A (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
JP2005332965A (ja) 半導体装置及びその製造方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
JP2007150045A (ja) 半導体装置
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2019091922A (ja) 半導体装置
JP2005311137A (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP4031005B2 (ja) 半導体装置の製造方法
JP2007305759A (ja) 電子部品の実装方法
JP5131206B2 (ja) 半導体装置
JP2007220740A (ja) 半導体装置及びその製造方法
JP7312814B2 (ja) 電子装置および電子装置の製造方法
TW201306197A (zh) 以金屬柱銲接為晶片連接之半導體封裝構造
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP4615360B2 (ja) 半導体装置
JP4668729B2 (ja) 半導体装置の製造方法
JP2011009773A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120413

R150 Certificate of patent or registration of utility model

Ref document number: 4976673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250