JP7312814B2 - 電子装置および電子装置の製造方法 - Google Patents

電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP7312814B2
JP7312814B2 JP2021509011A JP2021509011A JP7312814B2 JP 7312814 B2 JP7312814 B2 JP 7312814B2 JP 2021509011 A JP2021509011 A JP 2021509011A JP 2021509011 A JP2021509011 A JP 2021509011A JP 7312814 B2 JP7312814 B2 JP 7312814B2
Authority
JP
Japan
Prior art keywords
region
electronic device
bonding material
grooves
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021509011A
Other languages
English (en)
Other versions
JPWO2020195847A1 (ja
Inventor
和則 富士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020195847A1 publication Critical patent/JPWO2020195847A1/ja
Priority to JP2023113325A priority Critical patent/JP2023126979A/ja
Application granted granted Critical
Publication of JP7312814B2 publication Critical patent/JP7312814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、電子装置および電子装置の製造方法に関する。
特許文献１には、従来の電子装置が記載されている。特許文献１に記載の電子装置は、リードフレーム（金属部材）と、半導体素子（電子部品）と、モールド樹脂（樹脂部材）とを備えている。半導体素子は、たとえばはんだ付けにより、リードフレームに搭載されている。モールド樹脂は、リードフレームの一部と半導体素子とを覆っている。
特開２００６－３１０６０９号公報
先述のはんだ付けには、たとえばリフロー方式がある。このリフロー方式のはんだ付けにおいては、はんだが、一時的に液体となる。このとき、液体状のはんだが意図せぬ場所に流出する可能性がある。このようなはんだの流出は、電子装置における、短絡異常、電気特性や熱特性の低下、および、半導体素子の接合異常などの原因であり、電子装置の信頼性の低下を招く。
本開示は、上記課題に鑑みて考え出されたものであり、その目的は、信頼性の向上を図った電子装置および当該電子装置の製造方法を提供することにある。
本開示の第１の側面によって提供される電子装置は、電子部品と、前記電子部品が搭載された搭載面を有する支持部材と、前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、前記搭載面は、複数の溝が形成された第１領域、および、第１方向に見て前記第１領域を包囲する第２領域を有しており、前記接合材は、前記第１領域に接しており、前記第２領域に接していない。
本開示の第２の側面によって提供される電子装置の製造方法は、搭載面を有する支持部材を準備する第１工程と、前記搭載面に、第１領域、および、第１方向に見て前記第１領域を包囲する第２領域を形成する第２工程と、前記第１領域に接合材を塗布する第３工程と、前記接合材の上に電子部品を載置する第４工程と、前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第５工程と、を有しており、前記第２工程において、前記搭載面の一部に複数の溝を形成することで前記第１領域を形成し、前記第５工程の後の前記接合材は、前記第１領域に接しており、前記第２領域に接していない。
本開示の電子装置によれば、信頼性の向上を図ることができる。また、本開示の製造方法によれば、信頼性の向上を図った電子装置を製造できる。
第１実施形態にかかる電子装置を示す平面図である。 図１の平面図において、電子部品および接合材を想像線で示し、接続部材を省略した図である。 第１実施形態にかかる電子装置を示す底面図である。 第１実施形態にかかる電子装置を示す側面図（右側面図）である。 図１のＶ－Ｖ線に沿う断面図である。 図５の領域ＶＩを拡大した部分拡大断面図である。 図５の領域ＶＩＩを拡大した部分拡大断面図である。 変形例にかかる第１領域を示す部分拡大断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す平面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す平面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す平面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す平面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す平面図である。 第２実施形態にかかる電子装置を示す平面図である。 図１４のＸＶ－ＸＶ線に沿う断面図である。 第３実施形態にかかる電子装置を示す平面図である。 図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 第４実施形態にかかる電子装置を示す平面図である。 図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。 第５実施形態にかかる電子装置を示す平面図である。 図２０の一部を拡大した要部拡大図である。 第５実施形態にかかる電子装置を示す側面図（右側面図）である。 図２０のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。 変形例にかかる第１領域を示す平面図である。 変形例にかかる第１領域を示す平面図である。
本開示の電子装置の好ましい実施の形態について、図面を参照して、以下に説明する。なお、同一あるいは類似の構成要素については、同じ符号を付して、重複する説明を省略する。
図１～図７は、第１実施形態にかかる電子装置を示している。第１実施形態の電子装置Ａ１は、電子部品１、リードフレーム２、接合材３、接続部材４および樹脂部材５を備えている。
図１は、電子装置Ａ１を示す平面図であり、樹脂部材５を想像線（二点鎖線）で示している。図２は、図１の平面図において、接合材３および接続部材４を省略し、かつ、電子部品１を想像線で示している。図３は、電子装置Ａ１を示す底面図である。図４は、電子装置Ａ１を示す側面図（右側面図）である。図５は、図１のＶ－Ｖ線に沿う断面図である。図６は、図５の領域ＶＩを拡大した部分拡大断面図である。図７は、図５の領域ＶＩＩを拡大した部分拡大断面図である。
説明の便宜上、図１～図７において、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｚ方向は、電子装置Ａ１の厚さ方向である。ｘ方向は、電子装置Ａ１の平面図（図１参照）における左右方向である。ｙ方向は、電子装置Ａ１の平面図（図１参照）における上下方向である。なお、以下の説明において、ｚ方向の一方（図５に示す断面図において上）を上方、ｚ方向の他方（図５に示す断面図において下）を下方という場合があるが、電子装置Ａ１の姿勢を限定するものではない。ｚ方向が、特許請求の範囲に記載の「第１方向」に相当する。
電子装置Ａ１は、表面実装されるパッケージ型である。電子装置Ａ１は、図１～図７に示すように、平面視において、リード線（後述の端子リード部２３）が樹脂部材５から突き出ていないパッケージで構成されている。
電子部品１は、電子装置Ａ１における機能中枢である。電子部品１は、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。なお、電子部品１は、ＩＣに限定されず、ＬＤＯ（Low Drop Out）などの電圧制御用素子、オペアンプなどの増幅用素子、あるいは、トランジスタやダイオード、ＬＥＤ、テラヘルツ素子などのディスクリート部品などであってもよい。また、電子部品１は、たとえば抵抗器、インダクタ、キャパシタなどであってもよい。
電子部品１は、たとえば平面視矩形状である。電子部品１は、接合材３によって、リードフレーム２の一部（後述のダイパッド部２１）に接合されている。電子部品１は、図４および図５に示すように、主面１１および裏面１２を有する。
主面１１および裏面１２は、ｚ方向において離間している。主面１１は、電子部品１の上面であり、裏面１２は、電子部品１の下面である。主面１１および裏面１２はともに、平坦である。
電子部品１は、複数の電極パッド１３を有している。各電極パッド１３は、電子部品１の端子である。各電極パッド１３は、主面１１から露出している。
リードフレーム２は、電子機器などの回路基板に実装されることにより、電子部品１と回路基板との導通経路をなす。リードフレーム２は、電子部品１を支持する。リードフレーム２は、導電性材料を含んでいる。この導電性材料は、たとえばＣｕ（銅）を含む金属である。具体的には、リードフレーム２は、ＣｕあるいはＣｕ合金の金属板であってもよいし、有機基板の表面にＣｕが形成されたものであってもよい。リードフレーム２の表層は、Ｃｕを含む金属である。リードフレーム２が、特許請求の範囲に記載の「支持部材」に相当する。リードフレーム２は、図１に示すように、ダイパッド部２１、複数の吊りリード部２２および複数の端子リード部２３を含んでいる。電子装置Ａ１においてリードフレーム２は、図１に示すように、１つのダイパッド部２１、２つの吊りリード部２２および８つの端子リード部２３を含んでいる。
ダイパッド部２１は、図１および図５に示すように、接合材３を介して、電子部品１が固着されており、電子部品１が搭載される。ダイパッド部２１は、たとえば平面視矩形状である。ダイパッド部２１は、図５に示すように、主面２１１および裏面２１２を有する。
主面２１１および裏面２１２は、ｚ方向において、離間している。主面２１１は、ダイパッド部２１の上面である。裏面２１２は、ダイパッド部２１の下面である。裏面２１２は、図３～図５に示すように、樹脂部材５から露出している。なお、裏面２１２が樹脂部材５に覆われていてもよい。ただし、裏面２１２を樹脂部材５から露出させることで、電子部品１からの熱を放熱させる効果が高くなる。主面２１１は、図２に示すように、第１領域２１１ａおよび第２領域２１１ｂを有する。これら第１領域２１１ａおよび第２領域２１１ｂの詳細については、後述する。主面２１１が、特許請求の範囲に記載の「搭載面」に相当する。
複数の吊りリード部２２はそれぞれ、図１および図５に示すように、ダイパッド部２１に繋がる。複数の吊りリード部２２は、平面視において、ダイパッド部２１のｙ方向の各端縁からそれぞれ１つずつｙ方向に延び出ている。各吊りリード部２２は、一部がｚ方向に屈曲している。図５に示す例示においては、各吊りリード部２２は、ｙ方向において、ダイパッド部２１に繋がる側の端縁が、それと反対側の端縁よりも、ｚ方向下方に位置しているが、反対にｚ方向上方に位置していてもよい。
複数の端子リード部２３はそれぞれ、一部が樹脂部材５から露出し、電子装置Ａ１の外部端子となる。各端子リード部２３は、図１に示すように、ダイパッド部２１および吊りリード部２２から離間している。各端子リード部２３は、図１～図４に示すように、パッド部２３１および端子部２３２をそれぞれ含んでいる。
パッド部２３１は、接続部材４の一端が接合される。端子部２３２は、一部が樹脂部材５から露出している。各端子リード部２３において、パッド部２３１と端子部２３２とは繋がっており、一体的に形成されている。
接合材３は、図４および図５に示すように、電子部品１とダイパッド部２１（リードフレーム２）との間に介在し、これらを接合する。接合材３の構成材料は、第１組成物の固体を含んでいる。第１組成物は、たとえばはんだである。当該はんだは、鉛フリーはんだであってもよいし、鉛含有はんだであってよい。なお、接合材３は、はんだとは異なる導電性接合材であってもよい。また、接合材３は、導電性接合材ではなく、絶縁性接合材であってもよい。第１組成物は、加熱されることで、液体状に相転移する材料である。
接合材３は、図５に示すように、第１面３１、第２面３２および第３面３３を有する。第１面３１は、ｚ方向上方を向き、電子部品１に接する。第２面３２は、ｚ方向下方を向き、リードフレーム２のダイパッド部２１に接する。本実施形態においては、第２面３２は、平面視において、第１領域２１１ａと略一致で重なる。第３面３３は、第１面３１と第２面３２とに繋がる。第３面３３は、曲面である。本実施形態においては、第３面３３の一部（平面視おける外周部）は、図２に示すように、平面視において、第２領域２１１ｂに重なる。なお、第３面３３は、平面視において、第２領域２１１ｂに重ならなくてもよい。
複数の接続部材４はそれぞれ、電子部品１とリードフレーム２（各端子リード部２３）とを導通させる。各接続部材４は、たとえばボンディングワイヤである。なお、各接続部材４は、ボンディングワイヤに限定されず、ボンディングリボンであってもよいし、板状のクリップ部材であってもよい。各接続部材４の構成材料は、Ｃｕ、Ａｕ（金）あるいはＡｌ（アルミニウム）のいずれであってもよい。
各接続部材４は、一端が電子部品１の電極パッド１３に接合され、他端が各端子リード部２３のパッド部２３１にそれぞれ接合される。本実施形態においては、各接続部材４は、ボンディングワイヤであって、電極パッド１３にボールボンディングによって接合され、パッド部２３１にウェッジボンディングによって接合される。なお、反対に、パッド部２３１にボールボンディングされ、電極パッド１３にウェッジボンディングされてもよい。
樹脂部材５は、電子装置Ａ１における封止材である。樹脂部材５は、図４および図５に示すように、電子部品１、リードフレーム２の一部、接合材３および複数の接続部材４を覆っている。樹脂部材５の構成材料は、第２組成物の固体を含んでいる。第２組成物は、たとえばエポキシ樹脂である。樹脂部材５は、たとえば平面視矩形状である。樹脂部材５は、図１～図５に示すように、樹脂主面５１、樹脂裏面５２および複数の樹脂側面５３を有する。
樹脂主面５１および樹脂裏面５２は、ｚ方向において、離間している。樹脂主面５１は、樹脂部材５の上面である。樹脂裏面５２は、樹脂部材５の下面である。図３に示すように、樹脂裏面５２からは、リードフレーム２の一部（ダイパッド部２１の裏面２１２および各端子部２３２の一部）が露出している。複数の樹脂側面５３は、樹脂主面５１および樹脂裏面５２の双方に繋がり、かつ、ｚ方向においてこれらに挟まれている。樹脂部材５は、ｘ方向において離間した一対の樹脂側面５３１、および、ｙ方向において離間した一対の樹脂側面５３２を有する。本実施形態においては、各端子リード部２３の端子部２３２は、その一部が、樹脂裏面５２において露出しており、かつ、一対の樹脂側面５３１のいずれかにおいて露出している。
次に、ダイパッド部２１の主面２１１が有する、第１領域２１１ａおよび第２領域２１１ｂについて、説明する。
第１領域２１１ａは、図５に示すように、接合材３に接する。第１領域２１１ａは、たとえば平面視矩形状である。平面視において、電子部品１は、この第１領域２１１ａに重なる。第１領域２１１ａは、図６に示すように、複数の溝７１１、複数の隆起部７１２および複数の介在部７１３を有している。
複数の溝７１１はそれぞれ、各介在部７１３よりもｚ方向下方に窪んでいる。複数の溝７１１は、たとえばレーザ光を照射するレーザ加工によって形成されうる。なお、複数の溝７１１の形成方法は、レーザ加工に限定されず、たとえばエッチングなどであってもよい。複数の溝７１１は、次に示す配置パターンとなっている。各溝７１１は、ｚ方向に直交する方向に沿って直線状に延びている。本実施形態においては、各溝７１１は、図２に示すように、ｘ方向に沿って延びているが、ｙ方向に沿って延びていてもよい。複数の溝７１１は、互いに平行に配置されている。各溝７１１の幅Ｗ１（図６参照）は、たとえば２０～４０μｍ程度である。各溝７１１の深さｄ１（図６参照）は、たとえば５～２０μｍ程度である。隣り合う２つの溝７１１の間隔Ｐ１（図６参照）はそれぞれ、たとえば３０～２００μｍ程度である。なお、当該間隔Ｐ１は、隣接する２つの溝７１１の各幅方向中央の離間距離である。
複数の隆起部７１２はそれぞれ、図６に示すように、１つの溝７１１のｙ方向の各端縁にそれぞれ１つずつ繋がっている。各隆起部７１２は、ｙ方向の２つの端縁のうち、一方が溝７１１に繋がり、他方が介在部７１３に繋がっている。各隆起部７１２は、各介在部７１３よりもｚ方向上方に突き出ている。
複数の介在部７１３はそれぞれ、図６に示すように、隣り合う２つの溝７１１の間に配置される。各介在部７１３は、ｙ方向において、隆起部７１２を介して、隣り合う２つの溝７１１に挟まれている。各介在部７１３は、各溝７１１の形成時において、レーザ光が照射されないために形成される。なお、レーザ加工によって形成される複数の溝７１１の幅Ｗ１および間隔Ｐ１によって、図８に示すように、介在部７１３が形成されないこともある。たとえば、間隔Ｐ１が各溝７１１の幅Ｗ１よりも小さい場合、介在部７１３が形成されない。この場合、各隆起部７１２は、図８に示すように、隣り合う２つの溝７１１に挟まれており、ｙ方向の各端縁がともに溝７１１に繋がっている。
第１領域２１１ａは、複数の溝７１１、複数の隆起部７１２および複数の介在部７１３によって、起伏している。よって、第１領域２１１ａは、粗面である。また、複数の溝７１１および複数の隆起部７１２の各表面は、レーザ加工によって、微細な凹凸を有している。よって、これらの各表面は、この微細な凹凸により、粗面である。これらの各表面の粗面粗さは、第１領域２１１ａの粗面粗さよりも微細である。
第１領域２１１ａは、第１組成物（たとえばはんだ）の液体に対して、親液性を示す。本実施形態においては、第１領域２１１ａに形成された複数の溝７１１によって、第１領域２１１ａは第１組成物の液体に対し親液性となる。また、複数の溝７１１が形成された第１領域２１１ａは、複数の溝７１１が形成されていない場合よりも、第１組成物の液体に対する親液性が高い。
第２領域２１１ｂは、図５に示すように、接合材３に接しておらず、樹脂部材５に接する。第２領域２１１ｂは、たとえば平面視矩形環状である。第２領域２１１ｂは、平面視において、第１領域２１１ａを包囲する。第２領域２１１ｂは、平面視において、内縁が第１領域２１１ａの外縁に接する。第２領域２１１ｂは、図７に示すように、複数の溝７２１、複数の隆起部７２２および複数の介在部７２３を有している。
複数の溝７２１はそれぞれ、図７に示すように、各介在部７２３よりもｚ方向下方に窪んでいる。複数の溝７２１は、たとえばレーザ加工によって形成されうる。なお、複数の溝７２１の形成方法は、レーザ加工に限定されず、たとえばエッチングなどであってもよい。複数の溝７２１は、次に示す配置パターンとなっている。各溝７２１は、ｚ方向に直交する方向に沿って直線状に延びている。本実施形態においては、各溝７２１は、図２に示すように、ｘ方向に沿って延びているが、ｙ方向に沿って延びていてもよい。複数の溝７２１は、互いに平行に配置されている。各溝７２１の幅Ｗ２（図７参照）は、たとえば５～１０μｍ程度である。各溝７２１の深さｄ２（図７参照）は、たとえば５～１０μｍ程度である。隣り合う２つの溝７２１の間隔Ｐ２（図７参照）はそれぞれ、たとえば１０～２０μｍ程度である。なお、当該間隔Ｐ２は、隣接する２つの溝７２１の各幅方向中央の離間距離である。
複数の隆起部７２２はそれぞれ、図７に示すように、１つの溝７２１のｙ方向の各端縁にそれぞれ１つずつ繋がっている。各隆起部７２２は、ｙ方向の２つの端縁のうち、一方が溝７２１に繋がり、他方が介在部７２３に繋がっている。各隆起部７２２は、各介在部７２３よりもｚ方向上方に突き出ている。
複数の介在部７２３はそれぞれ、図７に示すように、隣り合う２つの溝７２１の間に配置される。各介在部７２３は、ｙ方向において、隆起部７２２を介して、隣り合う２つの溝７２１に挟まれている。各介在部７２３は、各溝７２１の形成時において、レーザ光が照射されないために形成される。なお、レーザ加工によって形成される複数の溝７２１の幅Ｗ２および間隔Ｐ２によって、介在部７１３と同様に、介在部７２３が形成されないこともある（図８参照）。たとえば、間隔Ｐ２が各溝７２１の幅Ｗ２よりも小さい場合、介在部７２３が形成されない。この場合、各隆起部７２２は、隣り合う２つの溝７２１に挟まれており、ｙ方向の各端縁がともに溝７２１に繋がっている。
第２領域２１１ｂは、複数の溝７２１、複数の隆起部７２２および複数の介在部７２３によって、起伏している。よって、第２領域２１１ｂは、粗面である。また、複数の溝７２１および複数の隆起部７２２の各表面は、レーザ加工によって、微細な凹凸を有している。よって、これらの各表面は、この微細な凹凸により、粗面である。これらの各表面の粗面粗さは、第２領域２１１ｂの粗面粗さよりも微細である。
第２領域２１１ｂは、第２組成物（たとえばエポキシ樹脂）の液体に対して、親液性を示す。本実施形態においては、第２領域２１１ｂに形成された複数の溝７２１によって、第２領域２１１ｂは第２組成物の液体に対し親液性となる。
ダイパッド部２１の主面２１１において、第１領域２１１ａは、第２領域２１１ｂよりも、第１組成物の液体に対する親液性が高い。本実施形態においては、第１組成物がはんだであるので、第１領域２１１ａは、第２領域２１１ｂよりも、はんだ濡れ性が高い。たとえば、第１領域２１１ａに形成された溝７１１の幅Ｗ１、間隔Ｐ１および深さｄ１と、第２領域２１１ｂに形成された溝７２１の幅Ｗ２、間隔Ｐ２および深さｄ２と、を調整することで、第１組成物の液体に対する親液性と第２組成物の液性に対する親液性とに差を生じさせている。電子装置Ａ１においては、たとえば溝７１１の幅Ｗ１は溝７２１の幅Ｗ２よりも大きく、かつ、溝７１１の間隔Ｐ１は溝７２１の間隔Ｐ２よりも大きい。これにより、第１領域２１１ａの第１組成物の液体に対する親液性を、第２領域２１１ｂの第１組成物の液体に対する親液性よりも高くしている。
次に、電子装置Ａ１の製造方法について、図９～図１３を参照して、説明する。図９～図１３は、電子装置Ａ１の製造方法における一工程を示す平面図である。
まず、図９に示すように、リードフレーム２を準備する。この工程が、特許請求の範囲に記載の「第１工程」に相当する。準備するリードフレーム２は、たとえば銅板に打ち抜き加工や折り曲げ加工などを施すことにより形成されうる。この時点でのリードフレーム２は、図９に示すように、ダイパッド部２１、複数の吊りリード部２２、複数の端子リード部２３および複数のタイバー２５を含んでおり、ダイパッド部２１、複数の吊りリード部２２および複数の端子リード部２３は、複数のタイバー２５によって、繋がっている。
次いで、図１０に示すように、リードフレーム２のダイパッド部２１に第１領域２１１ａおよび第２領域２１１ｂを形成する。この工程が、特許請求の範囲に記載の「第２工程」に相当する。第１領域２１１ａは、接合材３を形成し、電子部品１を搭載する部分である。第２領域２１１ｂは、接合材３を形成させない領域である。具体的には、リードフレーム２のダイパッド部２１の主面２１１にレーザ光を照射して、主面２１１を掘削し、複数の溝７１１および複数の溝７２１を形成する。レーザ光の照射は、周知のレーザ照射装置を用いる。複数の溝７１１は、たとえば平面視矩形状の領域内に形成される。複数の溝７１１が形成された領域が第１領域２１１ａである。複数の溝７２１は、複数の溝７１１が形成された領域（第１領域２１１ａ）を包囲する平面視矩形環状の領域内に形成される。複数の溝７２１が形成された領域が第２領域２１１ｂである。複数の溝７１１および複数の溝７２１の各配置パターンは、先述のとおりである。第１領域２１１ａと第２領域２１１ｂとは、どちらを先に形成してもよいし、同時に形成してもよい。なお、以降の図面（図１１～図１３）においては、当該溝７１１，７２１を省略する。
次いで、図１１に示すように、複数の溝７１１が形成された領域（第１領域２１１ａ）に、ペースト状の接合材３を塗布し、当該ペースト状の接合材３上に電子部品１を載置する。ペースト状の接合材３を塗布する工程が、特許請求の範囲に記載の「第３工程」に相当し、ペースト状の接合材３の上に電子部品１を載置する工程が、特許請求の範囲に記載の「第４工程」に相当する。接合材３の構成材料は、第１組成物である。この第１組成物は、たとえばはんだである。よって、第１領域２１１ａにはんだペーストを塗布する。
次いで、リフロー処理を行う。この工程が、特許請求の範囲に記載の「第５工程」に相当する。リフロー処理において、当該リフロー処理時の加熱によって、ペースト状の接合材３は、液体状になり、流動性が高くなる。液体状となった接合材３は、第１領域２１１ａに広がる。これは、第１領域２１１ａは、複数の溝７１１によって、液体状の接合材３に対して親液性を示すためである。このとき、液体状の接合材３は、第１領域２１１ａの接合材３の液体に対する親液性により、第１領域２１１ａに均等に広がる。また、液体状となった接合材３は、第１領域２１１ａに留まり、第２領域２１１ｂへ流出しない。これは、第２領域２１１ｂが第１領域２１１ａよりも液体状の接合材３に対する親液性が低いためであり、液体状の接合材３を第１領域２１１ａに留まらせる力が働き、第２領域２１１ｂへの流出が抑制される。その後、リフロー処理時の冷却によって、液体状の接合材３が固化し、固体状の接合材３となる。これにより、電子部品１が、固体状の接合材３によって、リードフレーム２（ダイパッド部２１）に接合される。
次いで、図１２に示すように、電子部品１の主面１１の各電極パッド１３と、リードフレーム２の各端子リード部２３のパッド部２３１とをそれぞれ、接続部材４で導通させる。接続部材４は、たとえばボンディングワイヤであって、接続部材４の形成は、たとえばキャピラリを備えたワイヤボンディング装置を用いて行われる。
次いで、図１３に示すように、樹脂部材５を形成する。樹脂部材５の形成は、たとえばトランスファ方式のモールド成形による。樹脂部材５の構成材料は、第２組成物の固体を含んでいる。この第２組成物は、たとえばエポキシ樹脂である。
次いで、リードフレーム２および樹脂部材５を切断して、電子部品１ごとに個片化する。たとえばブレードダイシングによって個片化される。
以上の工程を経ることで、図１～図７に示す電子装置Ａ１が形成される。なお、先述の製造方法は、一例である。
以上のように構成された電子装置Ａ１の作用効果は、次の通りである。
電子装置Ａ１によれば、電子部品１は、接合材３（固体）によってリードフレーム２（ダイパッド部２１）に固着されている。リードフレーム２（ダイパッド部２１）は、電子部品１が搭載された主面２１１を有している。主面２１１は、複数の溝７１１が形成された第１領域２１１ａ、および、平面視において第１領域２１１ａを包囲する第２領域２１１ｂを有している。接合材３は、第１領域２１１ａに接しており、第２領域２１１ｂには接していない。この構成によると、接合材３が、第１領域２１１ａを包囲する第２領域２１１ｂには形成されていないので、第１領域２１１ａにおいて、接合材３の厚さが薄くなることや不均一となることを抑制できる。たとえば、接合材３の厚みが不均一である場合、電子部品１が傾いた状態で固着されてしまい、電子部品１の接合不良や接続部材４の接合不良などが生じる。一方、電子装置Ａ１は、接合材３の厚みが不均一となることを抑制できるので、先述の各接合不良を抑制できる。したがって、電子装置Ａ１は、信頼性を向上させることができる。
電子装置Ａ１によれば、接合材３は、第１組成物（たとえばはんだ）の固体であり、第１領域２１１ａは、第２領域２１１ｂよりも、第１組成物の液体に対する親液性が高い。この構成によると、電子装置Ａ１の製造過程（リフロー処理）において、接合材３が液体状になったとき、当該液体状の接合材３は、第１組成物の液体に対する親液性が比較的高い第１領域２１１ａに留まろうとして、第１組成物の液体に対する親液性が比較的低い第２領域２１１ｂへの広がりが妨げられる。したがって、電子装置Ａ１は、第１領域２１１ａの第１組成物の液体に対する親液性が、第２領域２１１ｂの第１組成物の液体に対する親液性よりも高いことで、液体状の接合材３が第２領域２１１ｂに流出することを抑制できる。
電子装置Ａ１によれば、第１領域２１１ａは、複数の溝７１１が形成されている。この構成によると、第１領域２１１ａの複数の溝７１１に接合材３が充填されるため、アンカー効果によって、ダイパッド部２１（第１領域２１１ａ）に対する接合材３の接着強度が高くなる。さらに、複数の溝７１１は、レーザ加工によって形成されているため、複数の溝７１１の表面は、微細な凹凸が形成されている。そのため、アンカー効果によって、ダイパッド部２１（第１領域２１１ａ）に対する接合材３の接着強度をさらに向上させることができる。
電子装置Ａ１によれば、樹脂部材５は、第２組成物（たとえばエポキシ樹脂）の固体である。第２領域２１１ｂは、複数の溝７２１が形成されており、複数の溝７２１によって、第２領域２１１ｂは、第２組成物の液体に対して親液性を示す。この構成によると、第２領域２１１ｂの複数の溝７２１に樹脂部材５が充填されるため、アンカー効果によって、ダイパッド部２１（第２領域２１１ｂ）に対する樹脂部材５の接着強度が高くなる。さらに、複数の溝７２１は、レーザ加工によって形成されているため、複数の溝７２１の表面は、微細な凹凸が形成されている。そのため、アンカー効果によって、ダイパッド部２１（第２領域２１１ｂ）に対する樹脂部材５の接着強度をさらに向上させることができる。
図１４および図１５は、第２実施形態にかかる電子装置を示している。第２実施形態の電子装置Ａ２は、電子装置Ａ１と比較して、ダイパッド部２１の主面２１１において、第３領域２１１ｃをさらに備えている点で異なる。図１４は、電子装置Ａ２を示す平面図である。図１４においては、電子部品１、接合材３および樹脂部材５を想像線で示し、接続部材４を省略している。図１５は、図１４のＸＶ－ＸＶ線に沿う断面図である。
第３領域２１１ｃは、平面視において、第１領域２１１ａと第２領域２１１ｂとの間に介在する。第３領域２１１ｃは、たとえば平面視矩形環状である。第３領域２１１ｃは、平面視において、内縁が第１領域２１１ａの外縁に接し、外縁が第２領域２１１ｂの内縁に接する。第３領域２１１ｃは、溝が形成されておらず、平坦である。第３領域２１１ｃは、たとえばＡｇめっき（銀めっき）が施されている。第３領域２１１ｃは、図１５に示すように、接合材３に接する。本実施形態においては、接合材３の第２面３２は、第１領域２１１ａおよび第３領域２１１ｃの双方に接しており、かつ、平面視において、接合材３の第２面３２は、第１領域２１１ａおよび第３領域２１１ｃに重なる。なお、第３領域２１１ｃは、図１５に示す例示とは異なり、第１領域２１１ａから続く複数の溝７１１が形成された上に、Ａｇめっきが施された構成であってもよい。第３領域２１１ｃは、リードフレーム２のダイパッド部２１に第１領域２１１ａおよび第２領域２１１ｂを形成する工程において、形成される。
第３領域２１１ｃは、形成されたＡｇめっきによって、第１組成物の液体に対して親液性を示す。第３領域２１１ｃは、第１領域２１１ａよりも、第１組成物の液体に対する親液性が高い。先述の通り、第１領域２１１ａは、第２領域２１１ｂよりも、第１組成物の液体に対する親液性が高いので、第３領域２１１ｃは、第２領域２１１ｂよりも、第１組成物の液体に対する親液性が高い。
電子装置Ａ２の製造方法は、電子装置Ａ１の製造方法と比較して、第３領域２１１ｃを形成する点が異なる。その他は、電子装置Ａ１の製造方法と略同じである。
電子装置Ａ２によれば、ダイパッド部２１（リードフレーム２）の主面２１１は、複数の溝７１１が形成された第１領域２１１ａを有しており、接合材３は、第１領域２１１ａに接している。この構成によると、電子装置Ａ２は、電子装置Ａ１と同様に、接合材３が、第１領域２１１ａを包囲する第２領域２１１ｂには形成されていないので、第１領域２１１ａにおいて、接合材３の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置Ａ２は、電子装置Ａ１と同様に、信頼性を向上させることができる。
電子装置Ａ２によれば、ダイパッド部２１の主面２１１には、平面視において第１領域２１１ａと第２領域２１１ｂとの間に介在する第３領域２１１ｃが形成されている。第３領域２１１ｃは、第２領域２１１ｂよりも、第１組成物の液体に対する親液性が高い。この構成によると、電子装置Ａ２の製造過程（リフロー処理）において、接合材３が液体状になったとき、当該液体状の接合材３は、第１組成物の液体に対する親液性が比較的高い第３領域２１１ｃに留まろうとして、第１組成物の液体に対する親液性が比較的低い第２領域２１１ｂへの広がりが妨げられる。したがって、電子装置Ａ２は、第３領域２１１ｃの第１組成物の液体に対する親液性が、第２領域２１１ｂの第１組成物の液体に対する親液性よりも高いことで、液体状の接合材３が第２領域２１１ｂに流出することを抑制できる。
電子装置Ａ２によれば、第３領域２１１ｃは、第１領域２１１ａよりも、第１組成物の液体に対する親液性が高い。この構成によると、第３領域２１１ｃと第２領域２１１ｂとの境界における、第１組成物の液体に対する親液性の差が、第１領域２１１ａと第２領域２１１ｂとの境界における、第１組成物の液体に対する親液性の差よりも大きい。したがって、電子装置Ａ２は、電子装置Ａ１よりも、液体状の接合材３が第２領域２１１ｂに流出することを、より効果的に抑制できる。つまり、電子装置Ａ２は、電子装置Ａ１よりもさらに信頼性を向上させることができる。
電子装置Ａ２によれば、その他、電子装置Ａ１と共通する構成によって、電子装置Ａ１と同様の効果を奏することができる。
第２実施形態においては、第３領域２１１ｃにＡｇめっきを施すことで、第３領域２１１ｃが、第１組成物（接合材３）の液体に対して親液性を示し、当該親液性を、第３領域２１１ｃを第１領域２１１ａよりも高くする場合を示したが、これに限定されない。第３領域２１１ｃの第１組成物の液体に対する親液性が、第１領域２１１ａの第１組成物の液体に対する親液性よりも高くなれば、Ａｇめっきの代わりに、その他の各コーティング剤などを代用してもよい。
図１６および図１７は、第３実施形態にかかる電子装置を示している。第３実施形態の電子装置Ａ３は、電子装置Ａ２と比較して、第３領域２１１ｃが第１領域２１１ａおよび第２領域２１１ｂよりも窪んでいる点で異なる。図１６は、電子装置Ａ３を示す平面図である。図１６においては、電子部品１、接合材３および樹脂部材５を想像線で示し、接続部材４を省略している。図１７は、図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。
電子装置Ａ３において、第３領域２１１ｃは、先述のとおり、第１領域２１１ａおよび第２領域２１１ｂよりも窪んでいる。第３領域２１１ｃは、第１領域２１１ａを囲う溝７３１が形成されている。本実施形態の第３領域２１１ｃは、図１７に示すように、接合材３に接していない。本実施形態においては、接合材３の第２面３２は、第１領域２１１ａに接しており、第３領域２１１ｃには接していない。また、接合材３の第３面３３は、平面視において、その一部（平面視おける外周部）が、第２領域２１１ｂには重ならず、第３領域２１１ｃに重なっている。溝７３１は、平面視において、たとえば矩形環状であり、内縁が第１領域２１１ａの外縁に繋がり、外縁が第２領域２１１ｂの内縁に繋がっている。溝７３１の幅は、たとえば５０～２００μｍ程度であり、溝７３１の深さは、たとえば３０～１００μｍ程度である。溝７３１は、たとえばレーザ加工あるいはエッチングによって形成されうる。
電子装置Ａ３の製造方法は、電子装置Ａ２の製造方法と比較して、第３領域２１１ｃの形成方法が異なる。その他は、電子装置Ａ２の製造方法と略同じである。
電子装置Ａ３によれば、ダイパッド部２１（リードフレーム２）の主面２１１は、複数の溝７１１が形成された第１領域２１１ａを有しており、接合材３は、第１領域２１１ａに接している。この構成によると、電子装置Ａ３は、電子装置Ａ１と同様に、接合材３が、第１領域２１１ａを包囲する第２領域２１１ｂには形成されていないので、第１領域２１１ａにおいて、接合材３の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置Ａ３は、電子装置Ａ１と同様に、信頼性を向上させることができる。
電子装置Ａ３によれば、ダイパッド部２１の主面２１１には、平面視において第１領域２１１ａと第２領域２１１ｂとの間に介在する第３領域２１１ｃが形成されている。第３領域２１１ｃには、溝７３１が形成されており、当該溝７３１によって、第１領域２１１ａおよび第２領域２１１ｂよりも、ｚ方向下方に窪んでいる。この構成によると、電子装置Ａ３の製造過程（リフロー処理）において、液体状の接合材３は、第１領域２１１ａと第３領域２１１ｃとの境界での表面張力の作用によって、第１領域２１１ａに留まり、第３領域２１１ｃへの流出が抑制される。このため、第３領域２１１ｃは、接合材３が接していない。したがって、電子装置Ａ３は、液体状の接合材３が第２領域２１１ｂに流出することを抑制できる。つまり、電子装置Ａ３は、信頼性を向上させることができる。
電子装置Ａ３によれば、その他、電子装置Ａ１（Ａ２）と共通する構成によって、電子装置Ａ１（Ａ２）と同様の効果を奏することができる。
図１８および図１９は、第４実施形態にかかる電子装置を示している。第４実施形態の電子装置Ａ４は、電子装置Ａ２と比較して、第３領域２１１ｃが、第１組成物の液体に対して撥液性を示す点で異なる。図１８は、電子装置Ａ４を示す平面図である。図１８においては、電子部品１、接合材３および樹脂部材５を想像線で示し、接続部材４を省略している。図１９は、図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。
電子装置Ａ４において、第３領域２１１ｃは、図１９に示すように、接合材３に接していない。本実施形態においては、接合材３の第２面３２は、第１領域２１１ａに接しており、第３領域２１１ｃには接していない。また、接合材３の第３面３３は、平面視において、その一部（平面視における外周部）が、第２領域２１１ｂには重ならず、第３領域２１１ｃに重なっている。第３領域２１１ｃは、先述のとおり、第１組成物の液体に対して撥液性を示す。つまり、第１組成物は、はんだであるので、第３領域２１１ｃは、はんだ濡れ性が低い。第３領域２１１ｃには、溝７３１が形成されており、この溝７３１には、その底面からｚ方向上方に突き出た複数の突起が形成されている。よって、第３領域２１１ｃは、複数の突起がある粗面となる。この第３領域２１１ｃの表面構造（形状）は、たとえば、ハスの葉やサトイモの葉などの表面構造（形状）と類似する。第３領域２１１ｃは、その表面構造によって、第１組成物の液体に対して撥液性を示している。溝７３１は、たとえばレーザ加工あるいはエッチングにより形成されうる。
電子装置Ａ４の製造方法は、電子装置Ａ２の製造方法と比較して、第３領域２１１ｃの形成方法が異なる。その他は、電子装置Ａ２の製造方法と略同じである。
電子装置Ａ４によれば、ダイパッド部２１（リードフレーム２）の主面２１１は、複数の溝７１１が形成された第１領域２１１ａを有しており、接合材３は、第１領域２１１ａに接している。この構成によると、電子装置Ａ４は、電子装置Ａ１と同様に、接合材３が、第１領域２１１ａを包囲する第２領域２１１ｂには形成されていないので、第１領域２１１ａにおいて、接合材３の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置Ａ４は、電子装置Ａ１と同様に、信頼性を向上させることができる。
電子装置Ａ４によれば、ダイパッド部２１の主面２１１には、平面視において、第１領域２１１ａと第２領域２１１ｂとの間に介在する第３領域２１１ｃが形成されている。第３領域２１１ｃは、第１組成物の液体に対して撥液性を示す。この構成によると、電子装置Ａ４の製造過程（リフロー処理）において、液体状の接合材３は、第１領域２１１ａと第３領域２１１ｃとの境界での表面張力の作用によって、第１領域２１１ａに留まり、第３領域２１１ｃへの流出が抑制される。このため、第３領域２１１ｃは、接合材３が接していない。したがって、電子装置Ａ４は、液体状の接合材３が第２領域２１１ｂに流出することを抑制できる。つまり、電子装置Ａ４は、信頼性を向上させることができる。
電子装置Ａ４によれば、その他、電子装置Ａ１（Ａ２，Ａ３）と共通する構成によって、電子装置Ａ１（Ａ２，Ａ３）と同様の効果を奏することができる。
図２０～図２３は、第５実施形態にかかる電子装置を示している。第５実施形態の電子装置Ａ５は、電子装置Ａ１と比較して、主に、リードフレーム２の構成が異なっている。
図２０は、電子装置Ａ５を示す平面図である。図２０において、樹脂部材５を想像線で示している。図２１は、図２０の一部を拡大した要部拡大図である。図２０において、電子部品１および樹脂部材５を想像線で示し、接合材３および接続部材４を省略している。図２２は、電子装置Ａ５を示す側面図（右側面図）である。図２２において、樹脂部材５を想像線で示している。図２３は、図２０のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。
電子装置Ａ５は、いわゆるＴＯ（Transistor Outline）パッケージで構成されている。
電子装置Ａ５において、電子部品１の電極パッド１３は、図２３に示すように、主面電極１３１および裏面電極１３２を含んでいる。主面電極１３１は、主面１１において露出し、裏面電極１３２は、裏面１２において露出している。裏面電極１３２は、接合材３を介して、ダイパッド部２１（リードフレーム２）に導通している。よって、本実施形態における接合材３は、導電性である。
リードフレーム２において、複数の端子リード部２３のうち、１つの端子リード部２３がダイパッド部２１に繋がっている。電子装置Ａ５においては、図２０に示すように、ｘ方向の中央に配置された端子リード部２３がダイパッド部２１に繋がっている。このダイパッド部２１に繋がる端子リード部２３は、パッド部２３１を含まず、端子部２３２を含んでいる。また、各端子リード部２３は、樹脂部材５から突き出ている。
リードフレーム２において、ダイパッド部２１の主面２１１は、電子装置Ａ１と同様に、第１領域２１１ａおよび第２領域２１１ｂを有している。第１領域２１１ａおよび第２領域２１１ｂの構成は、電子装置Ａ１と同様である。なお、電子装置Ａ５においては、図２１に示すように、第１領域２１１ａに形成された複数の溝７１１は、ｙ方向に延びた直線状であって、互いに平行に配置されている。また、第２領域２１１ｂに形成された複数の溝７２１は、ｙ方向に延びた直線状であって、互いに平行に配置されている。なお、複数の溝７１１および複数の溝７２１は、電子装置Ａ１と同様に、ｘ方向に延びた直線状であってもよい。
電子装置Ａ５の製造方法は、電子装置Ａ１の製造方法と比較して、準備するリードフレーム２が異なる。その他は、電子装置Ａ１の製造方法と略同じである。
電子装置Ａ５によれば、ダイパッド部２１（リードフレーム２）の主面２１１は、複数の溝７１１が形成された第１領域２１１ａを有しており、接合材３は、第１領域２１１ａに接している。この構成によると、電子装置Ａ５は、電子装置Ａ１と同様に、接合材３が、第１領域２１１ａを包囲する第２領域２１１ｂには形成されていないので、第１領域２１１ａにおいて、接合材３の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置Ａ５は、電子装置Ａ１と同様に、信頼性を向上させることができる。
電子装置Ａ５によれば、その他、電子装置Ａ１と共通する構成によって、電子装置Ａ１と同様の効果を奏することができる。
第５実施形態では、リードフレーム２のダイパッド部２１の主面２１１には、第１領域２１１ａおよび第２領域２１１ｂが形成されている場合を示したが、これに限定されない。主面２１１には、たとえば、第２実施形態ないし第４実施形態のいずれかにかかる各第３領域２１１ｃがさらに形成されていてもよい。この場合、第２実施形態ないし第４実施形態のいずれかと同様の効果を奏することができる。
第１実施形態ないし第５実施形態においては、第１領域２１１ａに形成された複数の溝７１１が、平面視において、直線状であり、かつ、互いに平行に配置された場合を示したが、これに限定されない。たとえば、複数の溝７１１が、平面視において、直線状であり、かつ、メッシュ状に配置されていてもよい。図２４は、平面視直線状の複数の溝７１１をメッシュ状に配置した場合の、第１領域２１１ａを示している。この場合、各溝７１１の幅Ｗ１１，Ｗ１２（図２４参照）や間隔Ｐ１１，Ｐ１２（図２４参照）を調整することで、第１組成物の液体に対する親液性や第２組成物の液体に対する親液性を変化させればよい。本変形例においても、第１領域２１１ａは、第１組成物の液体に対して親液性となる。なお、第２領域２１１ｂに形成された複数の溝７２１においても、同様である。つまり、複数の溝７２１は、平面視において、直線状であり、かつ、メッシュ状に配置されていてもよい。
第１実施形態ないし第５実施形態においては、第１領域２１１ａに形成された複数の溝７１１が、平面視において、直線状である場合を示したが、これに限定されない。たとえば、複数の溝７１１が、平面視において、円形状（点状）であり、かつ、マトリクス状に配置されていてもよい。図２５は、平面視円形状の複数の溝７１１をマトリクス状に配置した場合の、第１領域２１１ａを示している。この場合、各溝７１１の幅Ｗ１（直径）（図２５参照）や配置間隔Ｐｘ，Ｐｙ（図２５参照）を調整することで、第１組成物の液体に対する親液性や第２組成物の液体に対する親液性を変化させればよい。本変形例においても、第１領域２１１ａは、第１組成物の液体に対して親液性となる。なお、第２領域２１１ｂに形成された複数の溝７２１においても、同様である。つまり、複数の溝７２１は、平面視において、円形状であり、かつ、マトリクス状に配置されていてもよい。
第１実施形態ないし第５実施形態においては、第１領域２１１ａに形成された複数の溝７１１が、平面視において、直線状である場合を示したが、これに限定されない。たとえば、複数の溝７１１の各々が、平面視において、波状あるいはクランク状の曲線であってもよい。たとえば、溝７１１を形成する際、レーザ光を直線状に移動させるのではなく、波状あるいはクランク状に移動させることで、平面視において、波状あるいはクランク状の溝７１１が形成されうる。なお、クランク状とは、屈曲した部分の屈曲角度が、直角であるものに限定されず、その角度が鋭角であるものも鈍角であるものも含む。本変形例においても、第１領域２１１ａは、第１組成物の液体に対して親液性となる。なお、第２領域２１１ｂに形成された複数の溝７２１においても、同様である。つまり、複数の溝７２１は、平面視において、波状あるいはクランク状の曲線であってもよい。
第１実施形態ないし第５実施形態においては、第１領域２１１ａに形成された複数の溝７１１、第２領域２１１ｂに形成された複数の溝７２１および第３領域２１１ｃに形成された溝７３１の配置パターンは、先述したものに限定されない。第１領域２１１ａ、第２領域２１１ｂおよび第３領域２１１ｃをそれぞれ、先述する親液性あるいは撥液性を示すように構成すればよい。たとえば、各溝７１１，７２１，７３１をそれぞれ、周知のバイオミメティクス（生物模倣）に基づいて、親液性あるいは撥液性を示す配置パターンにしてもよい。
第１実施形態ないし第５実施形態においては、１つの電子部品１を備える場合を示したが、複数の電子部品１を備えていてもよい。この場合、各電子部品１の下方に、第１領域２１１ａを形成して、第１領域２１１ａ上に接合材３を介して、各電子部品１を接合すればよい。
第１実施形態ないし第５実施形態においては、第２領域２１１ｂに複数の溝７２１が形成されている場合を示したが、これに限定されない。たとえば第２領域２１１ｂは、平坦であってもよい。
本開示にかかる電子装置および電子装置の製造方法は、上記した実施形態に限定されるものではない。本開示の電子装置の各部の具体的な構成、および、本開示の電子装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
本開示の電子装置および電子装置の製造方法は、以下の付記に関する実施形態を含む。
［付記１］
電子部品と、
前記電子部品が搭載された搭載面を有する支持部材と、
前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、
前記搭載面は、複数の溝が形成された第１領域、および、第１方向に見て前記第１領域を包囲する第２領域を有しており、
前記接合材は、前記第１領域に接しており、前記第２領域に接していない、電子装置。
［付記２］
前記接合材は、第１組成物の固体を含んでおり、
前記第１領域は、前記第１組成物の液体に対して親液性を示し、かつ、前記第２領域よりも、前記第１組成物の液体に対する親液性が高い、付記１に記載の電子装置。
［付記３］
前記第１組成物は、はんだである、付記２に記載の電子装置。
［付記４］
前記搭載面は、前記第１方向に見て、前記第１領域と前記第２領域との間に介在する第３領域をさらに有している、付記２または付記３のいずれかに記載の電子装置。
［付記５］
前記第３領域は、前記接合材が接する、付記４に記載の電子装置。
［付記６］
前記第３領域は、前記第１領域よりも、前記第１組成物の液体に対する親液性が高い、付記５に記載の電子装置。
［付記７］
前記第３領域は、Ａｇめっきが施されている、付記５または付記６に記載の電子装置。
［付記８］
前記第３領域は、前記接合材が接していない、付記４に記載の電子装置。
［付記９］
前記第３領域は、前記第１領域および前記第２領域よりも窪んでいる、付記８に記載の電子装置。
［付記１０］
前記第３領域は、前記第１組成物の液体に対して撥液性を示す、付記８に記載の電子装置。
［付記１１］
前記電子部品および前記搭載面を覆う樹脂部材をさらに備えており、
前記樹脂部材は、第２組成物の固体を含んでいる、付記１ないし付記１０のいずれかに記載の電子装置。
［付記１２］
前記第２領域は、前記第２組成物の液体に対して親液性を示す、付記１１に記載の電子装置。
［付記１３］
前記第２組成物は、エポキシ樹脂である、付記１１または付記１２に記載の電子装置。
［付記１４］
前記支持部材は、前記搭載面を有するダイパッド部と、前記ダイパッド部から離間した端子リード部とを含んでいる、付記１ないし付記１３のいずれかに記載の電子装置。
［付記１５］
前記ダイパッド部の表層は、Ｃｕを含んだ金属である、付記１４に記載の電子装置。
［付記１６］
前記電子部品と前記端子リード部とを導通させる接続部材をさらに備えている、付記１４または付記１５に記載の電子装置。
［付記１７］
前記第２領域は、複数の溝が形成されており、
前記第２領域の前記複数の溝は、前記第１領域の前記複数の溝と、異なる、付記１ないし付記１６のいずれかに記載の電子装置。
［付記１８］
前記第１領域の前記複数の溝の幅は、前記第２領域の前記複数の溝の幅よりも、大きい、付記１７に記載の電子装置。
［付記１９］
前記第１領域の前記複数の溝の配置間隔は、前記第２領域の前記複数の溝の配置間隔よりも、大きい、付記１７または付記１８に記載の電子装置。
［付記２０］
前記第１領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記１７ないし付記１９のいずれかに記載の電子装置。
［付記２１］
前記第２領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記１７ないし付記２０のいずれかに記載の電子装置。
［付記２２］
前記第１領域は、前記第１方向に見て矩形状である、付記１ないし付記２１のいずれかに記載の電子装置。
［付記２３］
搭載面を有する支持部材を準備する第１工程と、
前記搭載面に、第１領域、および、第１方向に見て前記第１領域を包囲する第２領域を形成する第２工程と、
前記第１領域に接合材を塗布する第３工程と、
前記接合材の上に電子部品を載置する第４工程と、
前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第５工程と、を有しており、
前記第２工程において、前記搭載面の一部に複数の溝を形成することで前記第１領域を形成し、
前記第５工程の後の前記接合材は、前記第１領域に接しており、前記第２領域に接していない、電子装置の製造方法。

Claims (22)

  1. 電子部品と、
    前記電子部品が搭載された搭載面を有する支持部材と、
    前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、
    前記搭載面は、複数の溝が形成された第１領域、および、第１方向に見て前記第１領域を包囲する第２領域、および、前記第１方向に見て前記第１領域と前記第２領域との間に介在する第３領域を有しており、
    前記接合材は、前記第１領域に接しており、前記第２領域に接しておらず、
    前記接合材は、第１組成物の固体を含んでおり、
    前記第１領域は、前記第１組成物の液体に対して親液性を示し、かつ、前記第２領域よりも、前記第１組成物の液体に対する親液性が高く、
    前記第３領域には、前記接合材が接しており、
    前記第３領域は、前記第１領域よりも、前記第１組成物の液体に対する親液性が高い、電子装置。
  2. 前記第３領域は、前記接合材が接する、請求項１に記載の電子装置。
  3. 前記第３領域は、前記第１領域よりも、前記第１組成物の液体に対する親液性が高い、請求項２に記載の電子装置。
  4. 前記第３領域は、Ａｇめっきが施されている、請求項２または請求項３に記載の電子装置。
  5. 電子部品と、
    前記電子部品が搭載された搭載面を有する支持部材と、
    前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、
    前記搭載面は、複数の溝が形成された第１領域、および、第１方向に見て前記第１領域を包囲する第２領域、および、前記第１方向に見て前記第１領域と前記第２領域との間に介在する第３領域を有しており、
    前記接合材は、前記第１領域に接しており、前記第２領域に接しておらず、
    前記接合材は、第１組成物を含んでおり、
    前記第３領域は、前記接合材が接していない、電子装置。
  6. 前記第３領域は、前記第１領域および前記第２領域よりも窪んでいる、請求項５に記載の電子装置。
  7. 前記第３領域は、前記第１組成物の液体に対して撥液性を示す、請求項５に記載の電子装置。
  8. 前記接合材は、前記第１組成物の固体を含んでおり、
    前記第１領域は、前記第１組成物の液体に対して親液性を示し、かつ、前記第２領域よりも、前記第１組成物の液体に対する親液性が高い、請求項５ないし請求項７のいずれか一項に記載の電子装置。
  9. 前記第１組成物は、はんだである、請求項１ないし請求項８のいずれか一項に記載の電子装置。
  10. 前記電子部品および前記搭載面を覆う樹脂部材をさらに備えており、
    前記樹脂部材は、第２組成物の固体を含んでいる、請求項１ないし請求項９のいずれか一項に記載の電子装置。
  11. 前記第２領域は、前記第２組成物の液体に対して親液性を示す、請求項１０に記載の電子装置。
  12. 前記第２組成物は、エポキシ樹脂である、請求項１０または請求項１１に記載の電子装置。
  13. 前記支持部材は、前記搭載面を有するダイパッド部と、前記ダイパッド部から離間した端子リード部とを含んでいる、請求項１ないし請求項１２のいずれか一項に記載の電子装置。
  14. 前記ダイパッド部の表層は、Ｃｕを含んだ金属である、請求項１３に記載の電子装置。
  15. 前記電子部品と前記端子リード部とを導通させる接続部材をさらに備えている、請求項１３または請求項１４に記載の電子装置。
  16. 前記第２領域は、複数の溝が形成されており、
    前記第２領域の前記複数の溝は、前記第１領域の前記複数の溝と、異なる、請求項１ないし請求項１５のいずれか一項に記載の電子装置。
  17. 前記第１領域の前記複数の溝の幅は、前記第２領域の前記複数の溝の幅よりも、大きい、請求項１６に記載の電子装置。
  18. 前記第１領域の前記複数の溝の配置間隔は、前記第２領域の前記複数の溝の配置間隔よりも、大きい、請求項１６または請求項１７に記載の電子装置。
  19. 前記第１領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、請求項１６ないし請求項１８のいずれか一項に記載の電子装置。
  20. 前記第２領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、請求項１６ないし請求項１９のいずれか一項に記載の電子装置。
  21. 前記第１領域は、前記第１方向に見て矩形状である、請求項１ないし請求項２０のいずれか一項に記載の電子装置。
  22. 搭載面を有する支持部材を準備する第１工程と、
    前記搭載面に、第１領域、第１方向に見て前記第１領域を包囲する第２領域、および、前記第１方向に見て前記第１領域と前記第２領域との間に介在する第３領域を形成する第２工程と、
    前記第１領域に接合材を塗布する第３工程と、
    前記接合材の上に電子部品を載置する第４工程と、
    前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第５工程と、
    を有しており、
    前記第２工程において、前記搭載面の一部に複数の溝を形成することで前記第１領域を形成し、
    前記第５工程の後の前記接合材は、前記第１領域および前記第３領域に接しており、前記第２領域に接しておらず、
    前記第５工程の後の前記接合材は、第１組成物の固体を含んでおり、
    前記第１領域は、前記第１組成物の液体に対して親液性を示し、かつ、前記第２領域よりも、前記第１組成物の液体に対する親液性が高く、
    前記第３領域は、前記第１領域よりも、前記第１組成物の液体に対する親液性が高い、電子装置の製造方法。
JP2021509011A 2019-03-26 2020-03-11 電子装置および電子装置の製造方法 Active JP7312814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023113325A JP2023126979A (ja) 2019-03-26 2023-07-10 電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019057932 2019-03-26
JP2019057932 2019-03-26
PCT/JP2020/010600 WO2020195847A1 (ja) 2019-03-26 2020-03-11 電子装置および電子装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023113325A Division JP2023126979A (ja) 2019-03-26 2023-07-10 電子装置

Publications (2)

Publication Number Publication Date
JPWO2020195847A1 JPWO2020195847A1 (ja) 2020-10-01
JP7312814B2 true JP7312814B2 (ja) 2023-07-21

Family

ID=72609243

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021509011A Active JP7312814B2 (ja) 2019-03-26 2020-03-11 電子装置および電子装置の製造方法
JP2023113325A Pending JP2023126979A (ja) 2019-03-26 2023-07-10 電子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023113325A Pending JP2023126979A (ja) 2019-03-26 2023-07-10 電子装置

Country Status (5)

Country Link
US (1) US20220148944A1 (ja)
JP (2) JP7312814B2 (ja)
CN (2) CN113632215A (ja)
DE (1) DE112020001452T5 (ja)
WO (1) WO2020195847A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165990A (ja) 2009-01-19 2010-07-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN102148213A (zh) 2011-03-08 2011-08-10 日月光半导体（威海）有限公司 高功率芯片封装构造的导线架及其制造方法
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP2015144228A (ja) 2013-12-24 2015-08-06 アイシン精機株式会社 半導体装置
JP2017054878A (ja) 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2017118050A (ja) 2015-12-25 2017-06-29 アイシン精機株式会社 半導体ユニット
JP2019040994A (ja) 2017-08-25 2019-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019186326A (ja) 2018-04-05 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
JP4609172B2 (ja) * 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置
JP2006310609A (ja) 2005-04-28 2006-11-09 Toshiba Corp 半導体装置
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
CN101295695A (zh) * 2007-04-29 2008-10-29 飞思卡尔半导体（中国）有限公司 具有焊料流动控制的引线框架
JP2010062365A (ja) * 2008-09-04 2010-03-18 Hitachi Ltd 半導体装置およびその製造方法
US11302652B2 (en) * 2019-12-20 2022-04-12 Texas Instruments Incorporated Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165990A (ja) 2009-01-19 2010-07-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN102148213A (zh) 2011-03-08 2011-08-10 日月光半导体（威海）有限公司 高功率芯片封装构造的导线架及其制造方法
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP2015144228A (ja) 2013-12-24 2015-08-06 アイシン精機株式会社 半導体装置
JP2017054878A (ja) 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2017118050A (ja) 2015-12-25 2017-06-29 アイシン精機株式会社 半導体ユニット
JP2019040994A (ja) 2017-08-25 2019-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019186326A (ja) 2018-04-05 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN113632215A (zh) 2021-11-09
US20220148944A1 (en) 2022-05-12
JP2023126979A (ja) 2023-09-12
CN118610182A (zh) 2024-09-06
JPWO2020195847A1 (ja) 2020-10-01
DE112020001452T5 (de) 2021-12-02
WO2020195847A1 (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP5149854B2 (ja) 半導体装置
JP2006303216A (ja) 樹脂封止型半導体装置
US8310049B2 (en) Semiconductor device having lead free solders between semiconductor chip and frame and fabrication method thereof
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
JP2009054690A (ja) リードフレーム構造体
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP7312814B2 (ja) 電子装置および電子装置の製造方法
JP6619119B1 (ja) 半導体装置
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP2004228166A (ja) 半導体装置及びその製造方法
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
TWI624009B (zh) 引線框架及半導體裝置
JP5011879B2 (ja) 半導体装置及びリードフレーム組立体の製法
JP2021027211A (ja) 電子装置
JPH08306721A (ja) 半導体装置及びその製造方法
KR20190118501A (ko) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
US20070054438A1 (en) Carrier-free semiconductor package with stand-off member and fabrication method thereof
JP2716355B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230710

R150 Certificate of patent or registration of utility model

Ref document number: 7312814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150