JP2019040994A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2019040994A JP2019040994A JP2017161816A JP2017161816A JP2019040994A JP 2019040994 A JP2019040994 A JP 2019040994A JP 2017161816 A JP2017161816 A JP 2017161816A JP 2017161816 A JP2017161816 A JP 2017161816A JP 2019040994 A JP2019040994 A JP 2019040994A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- chip
- semiconductor device
- semiconductor chip
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】半導体装置の信頼性を向上させる。【解決手段】ダイパッドDPの上面のめっき層PL1上に接合材BDを介して半導体チップCPが搭載されている。平面視において、半導体チップCPはめっき層PL1に内包されている。めっき層PL1の辺SD1,SD2,SD3,SD4のそれぞれの少なくとも一部に接合材BDが達しているが、平面視において接合材BDはめっき層PL1から、はみ出していない。角部KD1と角部KD3とを結ぶ対角線に沿ったZ1方向における、半導体チップCPの角部KD1とめっき層PL1の外周との間の距離は、Y方向におけるめっき層PL1の辺SD1と半導体チップCPの辺CP1との間の距離以下で、かつ、X方向におけるめっき層PL1の辺SD2と半導体チップCPの辺CP2との間の距離以下である。【選択図】図9
Description
本発明は、半導体装置およびその製造方法に関し、例えば、チップ搭載部上に半導体チップを搭載してパッケージ化した半導体装置およびその製造方法に好適に利用できるものである。
ダイパッド上に半導体チップを搭載し、半導体チップのパッド電極とリードとをワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置を製造することができる。
特開2014−179541号公報(特許文献1)には、ダイパッド上にSiCチップを搭載してパッケージ化した半導体装置に関する技術が記載されている。特開2009−231805号公報(特許文献2)には、ダイパッド上にシリコンチップを搭載してパッケージ化した半導体装置に関する技術が記載されている。
チップ搭載部上に半導体チップを搭載してパッケージ化した半導体装置において、信頼性を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、チップ搭載部と、前記チップ搭載部の主面のめっき層上に第1接合材を介して搭載された半導体チップと、複数のリードと、それらを封止する封止体と、を有している。平面視において、前記半導体チップは前記めっき層に内包されている。平面視において、前記半導体チップは、第1方向に延在する第1チップ辺と、前記第1方向と直交する第2方向に延在する第2チップ辺と、前記第1チップ辺の反対側に位置しかつ前記第1方向に延在する第3チップ辺と、前記第2チップ辺の反対側に位置しかつ前記第2方向に延在する第4チップ辺と、を有している。前記半導体チップは、前記第1チップ辺と前記第2チップ辺とにより形成される第1角部と、前記第2チップ辺と前記第3チップ辺とにより形成される第2角部と、前記第3チップ辺と前記第4チップ辺とにより形成される第3角部と、前記第4チップ辺と前記第1チップ辺とにより形成される第4角部と、を有している。平面視において、前記めっき層は、前記第1チップ辺に沿うように延在する第1辺と、前記第2チップ辺に沿うように延在する第2辺と、前記第3チップ辺に沿うように延在する第3辺と、前記第4チップ辺に沿うように延在する第4辺と、を有している。前記めっき層の前記第1辺、前記第2辺、前記第3辺および前記第4辺のそれぞれの少なくとも一部に前記第1接合材が達しているが、平面視において前記第1接合材は前記めっき層から、はみ出していない。前記第1角部と前記第3角部とを結ぶ第1対角線に沿った第3方向における、前記半導体チップの前記第1角部と前記めっき層の外周との間の第1距離は、前記第2方向における前記めっき層の前記第1辺と前記半導体チップの前記第1チップ辺との間の第2距離以下で、かつ、前記第1方向における前記めっき層の前記第2辺と前記半導体チップの前記第2チップ辺との間の第3距離以下である。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態)
本発明の一実施の形態の半導体装置を図面を参照して説明する。
本発明の一実施の形態の半導体装置を図面を参照して説明する。
<半導体装置(半導体パッケージ)の構造について>
図1は、本発明の一実施の形態である半導体装置PKGの上面図であり、図2は、半導体装置PKGの下面図(裏面図)であり、図3〜図6は、半導体装置PKGの平面透視図であり、図7および図8は、半導体装置PKGの断面図であり、図9は、半導体装置PKGの一部を拡大した平面透視図(部分拡大平面透視図)である。
図1は、本発明の一実施の形態である半導体装置PKGの上面図であり、図2は、半導体装置PKGの下面図(裏面図)であり、図3〜図6は、半導体装置PKGの平面透視図であり、図7および図8は、半導体装置PKGの断面図であり、図9は、半導体装置PKGの一部を拡大した平面透視図(部分拡大平面透視図)である。
図3には、封止部MRを透視したときの半導体装置PKGの上面側の平面透視図が示されている。また、図4は、図3において、更にワイヤBWを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示されている。また、図5は、図4において、更に半導体チップCPを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示されている。また、図6は、図4において、更に接合材BDを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示されている。図6は、平面図であるが、理解を簡単にするために、ダイパッドDPの上面DPaに形成されているめっき層PL1にハッチングを付してある。また、図1および図3〜図6では、半導体装置PKGの向きは同じであり、また、図3〜図6では、封止部MRの外周の位置を点線で示してある。また、図1〜図3のA−A線の位置での半導体装置PKGの断面が、図7にほぼ対応し、図1〜図3のB−B線の位置での半導体装置PKGの断面が、図8にほぼ対応している。また、図9では、半導体装置PKGにおけるダイパッドDP付近を拡大して示してある。なお、図9では、ダイパッドDPの上面DPa上に搭載されている半導体チップCPの位置(外周位置)を実線で示し、ダイパッドDPの上面DPaに形成されているめっき層PL1の位置(外周位置)を実線で示し、接合材BDの位置(外周位置)を一点鎖線で示してある。また、各平面図に示されているX方向(第1方向)およびY方向(第2方向)は、互いに交差する方向であり、より特定的には、互いに直交する方向である。なお、X方向およびY方向は、ダイパッドDPの上面DPaに略平行な方向でもある。
図1〜図9に示される本実施の形態の半導体装置(半導体パッケージ)PKGは、樹脂封止型の半導体パッケージ形態の半導体装置であり、ここではQFP(Quad Flat Package)形態の半導体装置である。以下、図1〜図9を参照しながら、半導体装置PKGの構成について説明する。
図1〜図9に示される本実施の形態の半導体装置PKGは、半導体チップCPと、半導体チップCPを搭載するダイパッドDPと、導電体によって形成された複数のリードLDと、半導体チップCPの複数のパッド電極PDと複数のリードLDとを電気的に接続する複数のワイヤBWと、これらを封止する封止部(封止体)MRと、を備えている。
樹脂封止部(樹脂封止体)としての封止部MRは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部MRを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部MRの材料として用いても良い。
封止部MRは、一方の主面である上面MRaと、上面MRaの反対側の主面である下面(裏面、底面)MRbと、上面MRaおよび下面MRbに交差する側面MRc1,MRc2,MRc3,MRc4と、を有している。すなわち、封止部MRの外観は、上面MRa、下面MRbおよび側面MRc1,MRc2,MRc3,MRc4で囲まれた薄板状とされている。封止部MRの側面MRc1,MRc2,MRc3,MRc4のうち、側面MRc1と側面MRc3とが互いに反対側に位置し、側面MRc2と側面MRc4とが互いに反対側に位置し、側面MRc1と側面MRc2,MRc4とが互いに交差し、側面MRc3と側面MRc2,MRc4とが互いに交差している。
封止部MRの平面形状、すなわち、封止部MRの上面MRaおよび下面MRbの平面形状は、例えば矩形状(長方形状)であり、この矩形の角に丸みを帯びさせることもでき、また、この矩形の4つの角のうち、任意の角を落とす(面取りする)こともできる。
複数のリードLDのそれぞれは、一部が封止部MR内に封止され、他の一部が封止部MRの側面から封止部MRの外部に突出している。以下では、リードLDのうちの封止部MR内に位置する部分をインナリード部と呼び、リードLDのうちの封止部MR外に位置する部分をアウタリード部と呼ぶものとする。
なお、本実施の形態の半導体装置PKGは、各リードLDの一部(アウタリード部)が封止部MRの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではない。例えば、封止部MRの側面から各リードLDがほとんど突出せず、かつ封止部MRの下面MRbで各リードLDの一部が露出した構成(QFN(Quad Flat Non leaded package)型の構成)などを採用することもできる。
ダイパッドDPは、半導体チップCPを搭載するチップ搭載部である。ダイパッドDPの平面形状は、例えば矩形状である。ダイパッドDPは、一方の主面である上面DPaと、上面DPaの反対側の主面である下面(裏面、底面)DPbと、封止部MRの側面MRc1に沿った側面と、封止部MRの側面MRc2に沿った側面と、封止部MRの側面MRc3に沿った側面と、封止部MRの側面MRc4に沿った側面と、を有している。ダイパッドDPの各側面は、上面MRaおよび下面MRbに交差している。
ダイパッドDPは封止部MR内に封止されているが、封止部MRの下面MRbからダイパッドDPの下面DPbが露出されている。ダイパッドDPの上面DPaおよび側面は、封止部MRから露出されていない。なお、図2、図7および図8には、封止部MRの下面MRbからダイパッドDPの下面DPbが露出されている場合が示されているが、他の形態として、封止部MRの下面MRbからダイパッドDPが露出しないようにすることもでき、その場合は、ダイパッドDPの下面DPbは封止部MRで覆われた状態になる。
ダイパッドDPと複数のリードLDとは、導電体で構成されており、好ましくは銅(Cu)を主成分とする金属材料からなり、具体的には、銅(Cu)または銅合金からなる。ダイパッドDPと複数のリードLDにおける銅(Cu)の含有率は、好ましくは、約95原子%以上である。また、ダイパッドDPと複数のリードLDとは、同じ材料(金属材料)で形成されていることが好ましく、これにより、ダイパッドDPおよび複数のリードLDが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置PKGの製造が容易になる。
半導体装置PKGが有する複数のリードLDは、平面視においてダイパッドDPの周囲に配置されている。なお、平面視とは、ダイパッドDPの上面DPaに略平行な平面で見た場合に対応している。このため、半導体装置PKGが有する複数のリードLDは、封止部MRの側面MRc1側に配置された複数のリードLDと、封止部MRの側面MRc2側に配置された複数のリードLDと、封止部MRの側面MRc3側に配置された複数のリードLDと、封止部MRの側面MRc4側に配置された複数のリードLDとで構成されている。
すなわち、ダイパッドDPと封止部MRの側面MRc1との間に、封止部MRの側面MRc1に沿って、複数のリードLDのインナリード部が配置(配列)され、ダイパッドDPと封止部MRの側面MRc2との間に、封止部MRの側面MRc2に沿って、複数のリードLDのインナリード部が配置(配列)されている。また、ダイパッドDPと封止部MRの側面MRc3との間に、封止部MRの側面MRc3に沿って、複数のリードLDのインナリード部が配置(配列)され、ダイパッドDPと封止部MRの側面MRc4との間に、封止部MRの側面MRc4に沿って、複数のリードLDのインナリード部が配置(配列)されている。
封止部MRの側面MRc1側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc1から封止部MR外に突出している。また、封止部MRの側面MRc2側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc2から封止部MR外に突出している。また、封止部MRの側面MRc3側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc3から封止部MR外に突出している。また、封止部MRの側面MRc4側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc4から封止部MR外に突出している。
各リードLDのアウタリード部は、アウタリード部の端部近傍の下面が封止部MRの下面MRbとほぼ同一平面上に位置するように、折り曲げ加工されている。リードLDのアウタリード部は、半導体装置PKGの外部接続用端子部(外部端子)として機能する。
ダイパッドDPの平面形状を構成する矩形の四隅には、それぞれ吊りリードTLが一体的に接続されている。各吊りリードTLは、ダイパッドDPと同じ材料によりダイパッドDPと一体的に形成されている。ダイパッドDPの外縁の四隅のそれぞれに、吊りリードTLが一体的に形成され、その吊りリードTLは、平面矩形状の封止部MRの四隅に向かって、封止部MR内を延在している。吊りリードTLは、封止部MRの形成後に封止部MRから突出する部分が切断されており、吊りリードTLの切断により生じた切断面(端面)が封止部MRの四隅側面で露出している。
ダイパッドDPの上面DPa上には、半導体チップCPが、その表面(上面)を上に向け、かつ、その裏面(下面)をダイパッドDPに向けた状態で搭載されている。ダイパッドDPの平面寸法(平面積)は、半導体チップCPの平面寸法(平面積)よりも大きく、平面視において、半導体チップCPは、ダイパッドDPの上面に内包されている。
ここで、半導体チップCPにおいて、互いに反対側に位置する2つの主面のうち、複数のパッド電極PDが形成されている側の主面を半導体チップCPの表面(上面)と呼び、この表面とは反対側でかつダイパッドDPに対向する側の主面を半導体チップCPの裏面と呼ぶものとする。
半導体チップCPは、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップCPは、その厚さと交差する平面形状が矩形状である。このため、平面視において、半導体チップCP(の表面)は、X方向(第1方向)に延在する辺(第1チップ辺)CP1と、X方向と直交するY方向(第2方向)に延在する辺(第2チップ辺)CP2と、辺CP1の反対側に位置しかつX方向に延在する辺(第3チップ辺)CP3と、辺CP2の反対側に位置しかつY方向に延在する辺(第4チップ辺)CP4と、を有している(図9参照)。辺CP1と辺CP3とは互いに平行で、かつ互いに反対側に位置し、また、辺CP2と辺CP4とは互いに平行で、かつ互いに反対側に位置している。半導体チップCPの辺CP1は、封止部MRの側面MRc1に沿った辺であり、半導体チップCPの辺CP2は、封止部MRの側面MRc2に沿った辺であり、半導体チップCPの辺CP3は、封止部MRの側面MRc3に沿った辺であり、半導体チップCPの辺CP4は、封止部MRの側面MRc4に沿った辺である。また、平面視において、半導体チップCP(の表面)は、辺CP1と辺CP2とにより形成される角部(第1角部)KD1と、辺CP2と辺CP3とにより形成される角部(第2角部)KD2と、辺CP3と辺CP4とにより形成される角部(第3角部)KD3と、辺CP4と辺CP1とにより形成される角部(第4角部)KD4と、を有している(図9参照)。角部KD1,KD2,KD3,KD4は、それぞれ、略直角の角部である。半導体チップCPの平面寸法は、例えば2mm×2mm程度であるが、これに限定されない。
平面視において、ダイパッドDP(の上面DPa)は、半導体チップCPの辺CP1に沿うようにX方向に延在する辺DP1と、半導体チップCPの辺CP2に沿うようにY方向に延在する辺DP2と、半導体チップCPの辺CP3に沿うようにX方向に延在する辺DP3と、半導体チップCPの辺CP4に沿うようにY方向に延在する辺DP4と、を有している(図9参照)。辺DP1と辺DP3とは、互いに略平行であり、かつ、互いに反対側に位置し、また、辺DP2と辺DP4とは、互いに略平行であり、かつ、互いに反対側に位置している。
なお、ダイパッドDPの上面DPaには、めっき層(めっき膜)PL1が形成されている。めっき層PL1は、好ましくは、銀(Ag)めっき層、金(Au)めっき層、または白金(Pt)めっき層である。このため、めっき層PL1は、好ましくは、めっき法で形成された銀層(Ag層)、金層(Au層)または白金層(Pt層)である。めっき層PL1は、ダイパッドDPの上面DPa全体に形成されているのではなく、ダイパッドDPの上面DPaの一部(中央部付近)に部分的に形成されている。
半導体チップCPは、ダイパッドDPの上面DPaのめっき層PL1上に、接合材(接合材層、接着層)BDを介して搭載されている。すなわち、半導体チップCPの裏面が、接合材BDを介してダイパッドDPの上面DPaのめっき層PL1に接合(接着)されて固定されている。半導体チップCPは、封止部MR内に封止されており、封止部MRから露出されない。
平面視において、めっき層PL1(の上面)は、半導体チップCPの辺CP1に沿うように延在する辺(第1辺)SD1と、半導体チップCPの辺CP2に沿うように延在する辺(第2辺)SD2と、半導体チップCPの辺CP3に沿うように延在する辺(第3辺)SD3と、半導体チップCPの辺CP4に沿うように延在する辺(第4辺)SD4と、を有している(図9参照)。めっき層PL1の辺SD1と辺SD3とは、互いに略平行であり、それぞれX方向に延在しており、互いに反対側に位置している。また、めっき層PL1の辺SD2と辺SD4とは、互いに略平行であり、それぞれY方向に延在しており、互いに反対側に位置している。
めっき層PL1は、辺SD1,SD2,SD3,SD4を有しているが、辺SD1と辺SD2とが交わることで形成される直角の角部は有しておらず、また、辺SD2と辺SD3とが交わることで形成される直角の角部は有していない。また、めっき層PL1は、辺SD3と辺SD4とが交わることで形成される直角の角部は有しておらず、また、辺SD4と辺SD1とが交わることで形成される直角の角部は有していない。めっき層PL1の平面形状は、矩形をベースとし、その矩形の角を内側(矩形の内側、半導体チップCPに近づく側)に後退させたような形状を有している。例えば、めっき層PL1の平面形状は、矩形の角に丸みを付けた形状(図8および図9参照)、または、矩形の角を落とした形状(後述の図30参照)を有している。
このため、平面視において、めっき層PL1(の上面)は、辺SD1と辺SD2との間をつなぐ辺(第5辺)SD5と、辺SD2と辺SD3との間をつなぐ辺(第6辺)SD6と、辺SD3と辺SD4との間をつなぐ辺(第7辺)SD7と、辺SD4と辺SD1との間をつなぐ辺(第8辺)SD8と、を有している(図9参照)。辺SD5,SD6,SD7,SD8のそれぞれは、直線であっても、曲線であってもよく、あるいはジグザグ状(階段状)であってもよい。辺SD5,SD6,SD7,SD8のそれぞれは、図9の場合は円弧状の曲線であり、後述の図30の場合は直線である。
辺SD1,SD2,SD3,SD4,SD5,SD6,SD7,SD8により、めっき層PL1の外周が形成され、辺SD1,SD2,SD3,SD4,SD5,SD6,SD7,SD8は、それぞれ、めっき層PL1の外周の一部を構成している。
なお、本実施の形態では、「辺」というときは、その辺は直線である場合には限定されず、曲線である場合も含む。但し、「X方向に延在する辺」や「Y方向に延在する辺」のように、一方向に延在することに言及した辺は、実質的に直線の辺に該当する。このため、辺SD1,SD2,SD3,SD4は、実質的に直線の辺であるが、辺SD5,SD6,SD7,SD8は、直線であっても、曲線であってもよく、あるいはジグザグ状であってもよい。
接合材BDは、導電性材料と樹脂材料とを含有する導電性接合材からなる。接合材BDとして、銀(Ag)ペーストのような導電性ペースト型の接合材(接着材)を好適に用いることができるが、製造された半導体装置PKGにおいては、接合材BDは既に硬化している。
ダイパッドDPは、半導体チップCPで発生した熱を放散するためのヒートシンクとしての機能も有することができる。半導体チップCPで発生した熱は、接合材BDおよびめっき層PL1を介してダイパッドDPに伝導される。封止部MRの下面MRbからダイパッドDPの下面DPbが露出する場合は、半導体チップCPからダイパッドDPに伝導された熱を、封止部MRから露出されるダイパッドDPの下面DPbから、半導体装置PKGの外部に放散することができる。半導体チップCPとダイパッドDPとの間に介在する接合材BDは、導電性を有しているため、熱伝導率が高くなる。接合材BDの熱伝導率が高いことは、半導体チップCPで発生した熱を、接合材BDを介してダイパッドDPに効率よく伝導させる上で、有利に作用する。また、半導体チップCPの裏面に裏面電極が形成されている場合は、接合材BDが導電性を有することで、半導体チップCPの裏面電極を、導電性の接合材BDおよびめっき層PL1を介して、ダイパッドDPに電気的に接続することができる。
図4〜図9からも分かるように、めっき層PL1の平面寸法(平面積)は、半導体チップCPの平面寸法(平面積)よりも大きく、平面視において、半導体チップCPはめっき層PL1に内包されている。すなわち、平面視において、半導体チップCPはめっき層PL1から、はみ出していない。半導体チップCPが平面視においてめっき層PL1に内包されていることで、めっき層PL1における外周領域は半導体チップCPと平面視において重なっておらず、めっき層PL1における外周領域よりも内側の領域が、半導体チップCPと平面視において重なっている。半導体チップCP(の裏面)全体の下方に接合材BDが存在しており、半導体チップCP(の裏面)とめっき層PL1との間には、接合材BDが介在し、封止部MRは介在していない。
また、平面視において、接合材BDはめっき層PL1から、はみ出していない。そして、めっき層PL1の各辺SD1,SD2,SD3,SD4の少なくとも一部に、接合材BDが達している(到達している)。すなわち、平面視において、めっき層PL1の辺SD1の少なくとも一部に接合材BDが達し、かつ、めっき層PL1の辺SD2の少なくとも一部に接合材BDが達し、かつ、めっき層PL1の辺SD3の少なくとも一部に接合材BDが達し、かつ、めっき層PL1の辺SD4の少なくとも一部に接合材BDが達している。従って、平面視において、接合材領域BDRはめっき層PL1に内包されているが、めっき層PL1の各辺SD1,SD2,SD3,SD4の少なくとも一部は、接合材領域BDRの外周と平面視で重なっている。ここで、接合材BDが存在している(配置されている)平面領域を、接合材領域BDRと称することとする。平面視において、接合材BDは、接合材領域BDR内全体に存在している。
また、平面視において、半導体チップCPは、接合材領域BDRに内包されており、すなわち、半導体チップCPは接合材領域BDRから、はみ出していない。このため、半導体チップCPの裏面全体の下には接合材BDが存在し、半導体チップCPの裏面全体が、接合材BDで覆われている。
平面視において接合材領域BDRはめっき層PL1に内包されているが、これには、めっき層PL1と接合材領域BDRとが平面視で一致している場合と、めっき層PL1の上面が、接合材BD1で覆われている部分だけではなく、接合材BD1で覆われていない部分も有する場合と、があり得るが、本実施の形態は、その両方の場合を許容する。但し、より好ましいのは、めっき層PL1と接合材領域BDRとが平面視で一致している場合である。めっき層PL1と接合材領域BDRとが平面視で一致している場合には、めっき層PL1の上面全体が接合材BDで覆われるため、めっき層PL1の上面は、封止部MRとは接しない。一方、めっき層PL1の上面が、接合材BD1で覆われている部分だけではなく、接合材BD1で覆われていない部分も有する場合には、接合材BD1で覆われない部分のめっき層PL1の上面は、封止部MRと接する。
半導体チップCPの表面には、複数のパッド電極(パッド、ボンディングパッド)PDが形成されている。半導体チップCPの複数のパッド電極PDと、複数のリードLDとは、複数のワイヤ(ボンディングワイヤ)BWを介してそれぞれ電気的に接続されている。すなわち、各ワイヤBWの一端が半導体チップCPのパッド電極PDに接続され、各ワイヤBWの他端がリードLDに接続されており、それによって、半導体チップCPのパッド電極PDとリードLDとがワイヤBWを介して電気的に接続される。
半導体チップCPの表面において辺CP1に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc1側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。また、半導体チップCPの表面において辺CP2に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc2側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。半導体チップCPの表面において辺CP3に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc3側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。半導体チップCPの表面において辺CP4に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc4側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。
ワイヤ(ボンディングワイヤ)BWは、導電性の接続部材であり、より特定的には導電性のワイヤである。ワイヤBWは、金属からなるため、金属線(金属細線)とみなすこともできる。ワイヤBWとしては、金(Au)ワイヤ、銀(Ag)ワイヤ、銅(Cu)ワイヤ、あるいはアルミニウム(Al)ワイヤなどを好適に用いることができる。ワイヤBWは、封止部MR内に封止されており、封止部MRから露出されない。各リードLDにおいて、ワイヤBWの接続箇所は、封止部MR内に位置するインナリード部(より特定的にはインナリード部の上面)である。
また、各リードLDのインナリード部の上面に、めっき層PL2を設けることもできる。めっき層PL2を設けた場合は、各ワイヤBWの一方の端部(パッド電極PDに接続された側とは反対側の端部)は、リードLDのインナリード部の上面のめっき層PL2に接続される。ワイヤBWをリードLDのインナリード部の上面のめっき層PL2に接続することで、ワイヤBWの接続強度を高めることができる。めっき層PL2は、上記めっき層PL1と同じ材料により形成することができる。すなわち、めっき層PL1が銀(Ag)めっき層の場合は、めっき層PL2も銀(Ag)めっき層からなり、めっき層PL1が金(Au)めっき層の場合は、めっき層PL2も金(Au)めっき層からなり、めっき層PL1が白金(Pt)めっき層の場合は、めっき層PL2も白金(Pt)めっき層からなることが好ましい。めっき層PL2と上記めっき層PL1とが同じ材料により形成されていれば、めっき層PL2とめっき層PL1とを同じ(共通の)めっき工程で形成することが可能になるので、リードフレームを作製しやすくなり、リードフレームを用いた半導体装置PKGの製造が容易になる。
<粗面化について>
本実施の形態では、封止部MRの剥離を防止するために、ダイパッドDPとリードLDのインナリード部とに、粗面化処理を施している。図10は、本実施の形態の半導体装置PKGの断面図であり、上記図7と同じ断面が示されているが、ダイパッドDPおよびリードLDにおける粗面化領域が判別できるように、ダイパッドDPおよびリードLDにおいて、粗面化された領域を、細かい凹凸で模式的に示してある。
本実施の形態では、封止部MRの剥離を防止するために、ダイパッドDPとリードLDのインナリード部とに、粗面化処理を施している。図10は、本実施の形態の半導体装置PKGの断面図であり、上記図7と同じ断面が示されているが、ダイパッドDPおよびリードLDにおける粗面化領域が判別できるように、ダイパッドDPおよびリードLDにおいて、粗面化された領域を、細かい凹凸で模式的に示してある。
本実施の形態の半導体装置PKGにおいては、図10からも分かるように、ダイパッドDPの封止部MRと接触する領域は、粗面化されている。具体的には、ダイパッドDPの側面全体と、ダイパッドDPの上面DPaのうちのめっき層PL1が形成されていない領域とは、粗面化されている。これにより、ダイパッドDPと封止部MRとが接する領域において、ダイパッドDPと封止部MRとの密着性を向上させることができる。なお、めっき層PL1で覆われている領域のダイパッドDPの上面DPaは、封止部MRとは接しないため、粗面化されていても、粗面化されていなくともよい。
また、本実施の形態の半導体装置PKGにおいては、図10からも分かるように、リードLDの封止部MRと接触する領域は、粗面化されている。具体的には、リードLDのインナリード部の上面と側面と下面とは、粗面化されている。これにより、リードLDと封止部MRとの密着性を向上させることができる。なお、めっき層PL2で覆われている領域のリードLD(インナリード部)の上面は、封止部MRとは接しないため、粗面化されていても、粗面化されていなくともよい。
このように、封止部MRに接する部分のダイパッドDPの表面と、封止部MRに接する部分のリードLDの表面とに、粗面化処理が施されている。
一方、リードLDのアウタリード部は、粗面化しないことが好ましい。なぜなら、後述するリードフレームLFにおいて、リードLDのアウタリード部も粗面化してしまうと、モールド工程で封止部MRを形成した際に、リードフレームLFのリードLDのアウタリード部にも樹脂材料が樹脂バリとして付着してしまい、その樹脂バリを除去しにくくなるからである。各リードLDにおいて、インナリード部は粗面化するが、アウタリード部は粗面化しないことで、リードLDのインナリード部と封止部MRとの密着性を高めることができるとともに、リードLDのアウタリード部に樹脂バリが残るのを防止しやすくなる。
また、ダイパッドDPにおいて、封止部MRを形成すると封止部MRに接する部分は、粗面化することが好ましいが、封止部MRを形成しても封止部MRで覆われずに露出される部分は、粗面化しないことが好ましい。すなわち、図10のように、ダイパッドDPの下面DPbを封止部MRの下面MRbから露出させた場合は、ダイパッドDPの下面DPbは、粗面化しないことが好ましい。なぜなら、後述するリードフレームLFのダイパッドDPにおいて、封止部MRを形成しても封止部MRで覆われずに露出される部分(ここではダイパッドDPの下面DPb)も粗面化してしまうと、そこに、封止部MRを形成した際の樹脂バリが付着してしまい、その樹脂バリを除去しにくくなるからである。このため、ダイパッドDPにおいて、封止部MRを形成すると封止部MRで覆われる部分は粗面化するが、封止部MRで覆われずに露出される部分(ここではダイパッドDPの下面DPb)は粗面化しないことで、ダイパッドDPと封止部MRとの密着性を高めることができるとともに、ダイパッドDPの露出面(ここではダイパッドDPの下面DPb)に樹脂バリが残るのを防止しやすくなる。
一方、ダイパッドDPの下面DPbが封止部MRで覆われて露出されない場合は、ダイパッドDPの下面DPbにも粗面化処理を施すことが好ましく、これにより、ダイパッドDPの下面DPbと封止部MRとの密着性を向上させることができる。
ダイパッドDPおよびリードLDにおいて、粗面化された領域は、粗面化されていない領域よりも、表面粗さが粗くなっている。
このため、本実施の形態の半導体装置PKGにおいては、ダイパッドDPの上面DPaのうち、めっき層PL1が形成されていない領域の表面粗さは、リードLDのうち、封止部MRから露出する領域(アウタリード部)の表面粗さよりも粗くなっている。また、ダイパッドDPの側面の表面粗さは、リードLDのうち、封止部MRから露出する領域(アウタリード部)の表面粗さよりも粗くなっている。これにより、ダイパッドDPと封止部MRとの密着性を向上させることができるとともに、リードLDのアウタリード部に樹脂バリが残るのを防止しやすくなる。また、リードLDのうち、封止部MRで覆われた領域(インナリード部)の表面粗さは、リードLDのうち、封止部MRから露出する領域(アウタリード部)の表面粗さよりも粗くなっている。これにより、リードLDと封止部MRとの密着性を向上させることができるとともに、リードLDのアウタリード部に樹脂バリが残るのを防止しやすくなる。
なお、リードLDのうち、封止部MRから露出する領域(アウタリード部)の表面上に、めっき層(外装めっき層)を形成する場合もある。この場合、リードLDのうち、封止部MRから露出する領域(アウタリード部)の表面粗さは、外装めっき層の表面粗さではなく、外装めっき層の下地のリードLD(銅を主成分とするリードLD)自身の表面粗さである。
また、上述のように、ダイパッドDPの下面DPbが封止部MRの下面MRbから露出している場合は、ダイパッドDPの下面DPbには粗面化処理を施さないことが好ましい。そうした場合は、ダイパッドDPの上面DPaのうち、めっき層PL1が形成されていない領域の表面粗さと、ダイパッドDPの側面の表面粗さとは、ダイパッドDPの下面DPbの表面粗さよりも粗くなる。これにより、ダイパッドDPと封止部MRとの密着性を向上させることができるとともに、ダイパッドDPの下面DPbに樹脂バリが残るのを防止しやすくなる。また、リードLDのうち、封止部MRで覆われた領域(インナリード部)の表面粗さは、ダイパッドDPの下面DPbの表面粗さよりも粗くなる。これにより、リードLDと封止部MRとの密着性を向上させることができるとともに、ダイパッドDPの下面DPbに樹脂バリが残るのを防止しやすくなる。
また、めっき層PL1,PL2は、めっき法で形成しているため、表面の平坦性は高い。このため、ダイパッドDPの上面のうち、めっき層PL1が形成されていない領域の表面粗さは、めっき層PL1(の上面)の表面粗さよりも粗くなっている。
ダイパッドDPおよびリードLDにおいて、粗面化された領域の表面粗さは、例えば、Ra(算術平均粗さ)については0.20±0.12(μm)程度、Rzについては2.5±1.5(μm)程度を例示できる。
<半導体装置の製造工程について>
次に、上記図1〜図9に示される半導体装置PKGの製造工程(組立工程)について説明する。図11は、上記図1〜図8に示される半導体装置PKGの製造工程を示すプロセスフロー図である。図12〜図20は、半導体装置PKGの製造工程中の平面図または断面図である。図12〜図20のうち、図12、図14、図16および図18が平面図であり、図13、図15、図17、図19および図20が断面図であり、断面図としては、上記図7に相当する断面が示されている。
次に、上記図1〜図9に示される半導体装置PKGの製造工程(組立工程)について説明する。図11は、上記図1〜図8に示される半導体装置PKGの製造工程を示すプロセスフロー図である。図12〜図20は、半導体装置PKGの製造工程中の平面図または断面図である。図12〜図20のうち、図12、図14、図16および図18が平面図であり、図13、図15、図17、図19および図20が断面図であり、断面図としては、上記図7に相当する断面が示されている。
半導体装置PKGを製造するには、まず、リードフレームLFを準備し(図11のステップS1)、また、半導体チップCPを準備する(図11のステップS2)。リードフレームLFと半導体チップCPとは、どちらを先に準備してもよく、また、同時に準備してもよい。
図12および図13に示されるように、リードフレームLFは、フレーム枠(図示せず)と、フレーム枠に連結された複数のリードLDと、フレーム枠に複数の吊りリードTLを介して連結されたダイパッドDPと、を一体的に有している。リードフレームLFは、銅(Cu)を主成分とする金属材料からなり、具体的には、銅(Cu)または銅(Cu)合金からなる。リードフレームLFのダイパッドDPの上面DPaには、めっき層PL1が形成されている。また、リードフレームLFの各リードLDの先端部(インナリード部の先端部)の上面には、めっき層PL2が形成されている。めっき層PL1,PL2は、めっき法(好ましくは電解めっき法)を用いて形成することができる。リードフレームのダイパッドDPの上面DPaに形成されているめっき層PL1の平面寸法(平面積)は、後で搭載する半導体チップCPの平面寸法(平面積)よりも大きい。めっき層PL1は、ダイパッドDPの上面全体に形成されているのではなく、ダイパッドDPの上面の一部(例えば中央部)に形成されている。
リードフレームLFは、めっき層PL1,PL2を形成する前、または、めっき層PL1,PL2を形成した後に、粗面化処理が施される。めっき層PL1,PL2形成工程(めっき工程)と、粗面化処理工程とは、どちらが先でも良い。
すなわち、金属板(銅板または銅合金板)を加工してリードフレームLFを作製した後、リードフレームLFのダイパッドDPの上面のめっき層PL1と、リードフレームLFのリードLDのインナリード部の上面のめっき層PL2とを、めっき法(好ましくは電解めっき法)を用いて形成し、その後、リードフレームLFに対して粗面化処理を施す。これにより、粗面化処理が施され、かつ、めっき層PL1,PL2が形成されたリードフレームLFが準備される。
あるいは、金属板(銅板または銅合金板)を加工してリードフレームLFを作製した後、リードフレームLFに対して粗面化処理を施し、その後、リードフレームLFのダイパッドDPの上面のめっき層PL1と、リードフレームLFのリードLDのインナリード部の上面のめっき層PL2とを、めっき法(好ましくは電解めっき法)を用いて形成する。これにより、粗面化処理が施され、かつ、めっき層PL1,PL2が形成されたリードフレームLFが準備される。
粗面化処理は、対象物(対象面)の表面粗さを粗くする処理であり、例えばエッチングを用いて行うことができる。なお、表面粗さの程度を表す指標としては、算術平均粗さ(Ra)などがある。本実施の形態でも、算術平均粗さ(Ra)を表面粗さの程度を表す指標として好適に用いることができる。
めっき層PL1,PL2形成工程(めっき工程)の後に、粗面化処理工程を行った場合は、めっき層PL1の直下のダイパッドDPの上面は、粗面化処理されておらず、また、めっき層PL2の直下のリードLD(インナリード部)の上面も、粗面化処理されていない。
めっき層PL1,PL2形成工程(めっき工程)の後に、粗面化処理工程を行った場合は、粗面化処理に使用する薬液(例えばエッチング液)にめっき層PL1,PL2がさらされることになるが、銅を主成分とする金属材料からなるリードフレームLFに比べて、銀(Ag)、金(Au)または白金(Pt)からなるめっき層PL1,PL2は、その薬液によってエッチングされにくい。このため、めっき層PL1,PL2は、粗面化処理の影響をほとんど受けず、めっき層PL1で覆われていない領域のダイパッドDPの表面と、めっき層PL2で覆われていない領域のリードLDのインナリード部の表面とが、選択的に粗面化されることになる。めっき層PL1,PL2は、粗面化処理の影響をほとんど受けずに済むため、後でめっき層PL2にワイヤを接続する際に、不都合は生じないで済む。
一方、粗面化処理工程の後に、めっき層PL1,PL2形成工程(めっき工程)を行った場合は、めっき層PL1の直下のダイパッドDPの上面も、粗面化処理されており、また、めっき層PL2の直下のリードLD(インナリード部)の上面も、粗面化処理されている。粗面化処理工程の後にめっき層PL1,PL2を形成した場合は、粗面化された面上にめっき層PL1,PL2が形成されることになるが、その場合でも、めっき法で形成されためっき層PL1,PL2の表面の平坦度はある程度高い。このため、後でめっき層PL2にワイヤを接続する際に、不都合は生じないで済む。
ステップS1で準備されたリードフレームLFにおいて、ダイパッドDPのうち、封止部MRで覆われる予定の領域は、粗面化されている。また、ステップS1で準備されたリードフレームLFにおいて、リードLDのうち、封止部MRで覆われる予定の領域は、粗面化されている。ステップS1で準備されたリードフレームLFにおいて、ダイパッドDPおよびリードLDのそれぞれにおいて、封止部MRで覆われずに露出される予定の領域は、粗面化されていないことが好ましい。ダイパッドDPの封止部MRに接する面は、粗面化されずにある程度平坦な表面を有する場合よりも、粗面化されて粗い表面を有する場合の方が、封止部MRとの密着性が高くなる。リードLDについても、同様である。
次に、図14および図15に示されるように、半導体チップCPのダイボンディング工程を行って、リードフレームLFのダイパッドDP(めっき層PL1)上に半導体チップCPを導電性の接合材BD1を介して搭載する(図11のステップS3)。ステップS3のダイボンディング工程は、具体的には、次のようにして行うことができる。
すなわち、まず、リードフレームLFのダイパッドDPの上面DPaのめっき層PL1上に、接合材BD1を供給(塗布)する。接合材BD1は、導電性材料と樹脂材料とを含有する導電性接合材からなるが、銀(Ag)ペーストのような導電性ペースト型の接合材(接着材)を、接合材BD1として好適に用いることができる。接合材BD1が含有する導電性材料としては、銀(Ag)粒子のような金属粒子を好適に用いることができる。
接合材BD1は、後で上記接合材BDになるものであるが、この段階の接合材BD1は、まだ硬化しておらず、粘性を有している。すなわち、この段階の接合材BD1は、ペースト状の接合材であり、流動性がある。接合材BD1は、リードフレームのダイパッドDPの上面DPaにおいて、チップ搭載予定領域(半導体チップCPを搭載する予定の領域)に供給(塗布)される。リードフレームのダイパッドDPの上面DPaにおいて、半導体チップCPを搭載する予定の領域には、めっき層PL1が形成されているため、ダイパッドDPの上面DPaのめっき層PL1上に、接合材BD1が供給(塗布)されることになる。なお、この時点(接合材BD1供給後でかつ半導体チップCPを搭載する前の時点)では、接合材BD1は、めっき層PL1全体に拡がっているわけではなく、めっき層PL1上に局所的に配置されている。
それから、リードフレームのダイパッドDPの上面DPaのチップ搭載予定領域に半導体チップCPを配置(搭載)する。この際、半導体チップCPは、半導体チップCPの表面側が上方を向き、半導体チップCPの裏面側が下方(すなわちダイパッドDPの上面DPa側)を向くように、フェイスアップでダイパッドDPの上面DPa上に配置される。すなわち、半導体チップCPは、半導体チップCPの裏面がダイパッドDPの上面と対向するように、ダイパッドDPの上面DPaに配置される。リードフレームのダイパッドDPの上面DPaにおいて、半導体チップCPを搭載する予定の領域には、めっき層PL1が形成されているため、ダイパッドDPの上面DPaのめっき層PL1上に、接合材BD1を介して半導体チップCPが配置(搭載)されることになる。ダイパッドDPの上面DPaに形成されているめっき層PL1の平面寸法(平面積)は、半導体チップCPの平面寸法(平面積)よりも大きく、半導体チップCPがめっき層PL1に平面視において内包されるように、半導体チップCPがめっき層PL1上に配置される。
ダイパッドDPの上面DPaのめっき層PL1にペースト状の(すなわち流動性のある)接合材BD1を配置した状態で(すなわち接合材BD1が硬化していない状態で)、半導体チップCPをダイパッドDPの上面DPaのめっき層PL1上に配置する。この際、半導体チップCPの表面(パッド電極PDが形成された側の主面)に対して、半導体チップCPの表面に略垂直な方向の荷重(力)が印加される。このため、半導体チップCPの裏面によって接合材BD1が押し拡げられ、半導体チップCPの裏面とダイパッドDPの上面DPaのめっき層PL1との間の領域全体に接合材BD1が拡がることになる。これにより、半導体チップCPの裏面とめっき層PL1との間に、接合材BD1が充填された状態となる。また、半導体チップCPの裏面によって押し広げられた接合材BD1は、平面視において半導体チップCPから若干はみ出た状態になるが、平面視においてめっき層PL1から接合材BD1がはみ出ないように、めっき層PL1の面積および平面形状と接合材BD1の量とが予め調整されている。この段階で、めっき層PL1の辺SD1,SD2,SD3,SD4のそれぞれの少なくとも一部に接合材BD1が到達しているが、平面視において接合材BDはめっき層PL1からは、はみ出していない。また、この段階で、後述の第1〜第4の条件は満たされている。
次に、熱処理(ベーク処理)を行って、接合材BD1を硬化させる(図11のステップS4)。これにより、接合材BD1が硬化して、接合材BDとなる。接合材BDは、接合材BD1が硬化したものである。接合材BD1が含有する樹脂材料として、熱硬化性の樹脂材料を用いれば、熱処理により接合材に含まれる熱硬化性樹脂材料を硬化させ、それによって接合材BD1を硬化させることができる。半導体チップCPは、硬化した接合材BD1(すなわち接合材BD)によって、ダイパッドDP(めっき層PL1)に接合されて固定される。
また、ダイボンディング時に、接合材BD1は半導体チップCPの裏面によって押し拡げられるため、半導体チップCPは、平面視において、接合材BD1に内包され、従って、接合材BD1を硬化した後は、半導体チップCPは、平面視において、接合材BD(接合材領域BDR)に内包される。
次に、図16および図17に示されるように、ワイヤボンディング工程を行う(図11のステップS5)。
ステップS5のワイヤボンディング工程では、半導体チップCPの複数のパッド電極PDとリードフレームLFの複数のリードLDとの間を、複数のワイヤBWを介してそれぞれ電気的に接続する。
次に、モールド工程(樹脂成形工程)による樹脂封止を行って、図18および図19に示されるように、半導体チップCPおよびそれに接続された複数のワイヤBWを封止部MRによって封止する(図11のステップS6)。このステップS6のモールド工程によって、半導体チップCP、ダイパッドDP、複数のリードLDのインナリード部、複数のワイヤBWおよび吊りリードTLを封止する封止部MRが形成される。なお、図19の場合は、ダイパッドDPの下面DPbは、封止部MRの下面MRbから露出される。
次に、封止部MRから露出しているリードLDのアウタリード部とダイパッドDPの下面DPbとに必要に応じてめっき処理を施してめっき膜(外装めっき膜)を形成してから、封止部MRの外部において、リードLDおよび吊りリードTLを所定の位置で切断して、リードフレームLFのフレーム枠から分離する(図11のステップS7)。
次に、図20に示されるように、封止部MRから突出するリードLDのアウタリード部を折り曲げ加工(リード加工、リード成形)する(図11のステップS8)。例えば、封止部MRから露出したリードLDのアウタリード部を、封止部MRから離れる方向に延在する第1部分と、第1部分から封止部MRの下面MRb側に向かって延在する第2部分と、第2部分に接続されかつ封止部MRから離れる方向に延在する第3部分とからなるように成形する。すなわち、リードLDのアウタリード部を、ガルウィング形状に成形する。なお、第1部分と第3部分とは、封止部MRの上面MRaまたは下面MRbに略平行である。
このようにして、上記図1〜図9に示されるような半導体装置PKGが製造される。
<検討例について>
図21は、本発明者が検討した第1検討例の半導体装置(半導体パッケージ)PKG101の断面図であり、上記図7に相当する断面図が示されている。
図21は、本発明者が検討した第1検討例の半導体装置(半導体パッケージ)PKG101の断面図であり、上記図7に相当する断面図が示されている。
図21に示される第1検討例の半導体装置PKG101は、主として以下の点が、本実施の形態の半導体装置PKGと相違している。
すなわち、図21に示される第1検討例の半導体装置PKG101においては、上記ダイパッドDPに相当するダイパッドDP101上に、半導体チップCPが、上記接合材BDに相当する接合材BD101を介して搭載されているが、ダイパッドDP101の上面に、上記めっき層PL1に相当するものは形成されていない。このため、図21に示される第1検討例の半導体装置PKG101においては、めっき層が形成されていないダイパッドDP101の上面上に、半導体チップCPの裏面が、接合材BD101を介して接合されて固定されている。他の構成は、図21に示される第1検討例の半導体装置PKG101も、上記半導体装置PKGとほぼ同様であるので、ここではその繰り返しの説明は省略する。
ダイパッドDP101は、ダイパッドDPと同様の材料からなり、具体的には、銅を主成分とする金属材料(銅または銅合金)からなる。このため、ダイボンディング工程を行ってダイパッドDP101の上面上に半導体チップCPを搭載する前に、銅または銅合金からなるダイパッドDP101の表面(露出表面)が酸化される懸念がある。ダイボンディング工程を行う前にダイパッドDP101の上面が酸化されてしまうと、ダイパッドDP101の上面上に接合材BD101を介して半導体チップCPを搭載した場合に、その接合材BD101とダイパッドDP101との界面に、酸化層(以下、界面酸化層と称す)が介在することになる。この界面酸化層は、ダイボンディング工程の前に、ダイパッドDP101の露出表面が酸化されたことで形成された酸化層に対応している。界面酸化層は、接合材BD101やダイパッドDP101に比べて、熱伝導率が低い。このため、接合材BD101とダイパッドDP101との界面に界面酸化層が存在することは、半導体チップCPからダイパッドDP101への熱伝導経路の熱抵抗を増加させるように作用する。
すなわち、図21に示される第1検討例の半導体装置PKG101においては、半導体チップCPからダイパッドDP101への熱伝導経路の熱抵抗は、半導体チップCPと接合材BD101との界面の熱抵抗と、接合材BD101の熱抵抗と、接合材BD101とダイパッドDP101との界面の熱抵抗と、の合計になる。接合材BD101とダイパッドDP101との界面に界面酸化層が形成されていると、接合材BD101とダイパッドDP101との界面の熱抵抗が大きくなってしまい、それに伴い、半導体チップCPからダイパッドDP101への熱伝導経路の熱抵抗が大きくなってしまう。
このため、図21に示される第1検討例の半導体装置PKG101においては、接合材BD101とダイパッドDP101との界面に界面酸化層が存在することで、半導体チップCPからダイパッドDP101への熱伝導経路の熱抵抗が大きくなり、半導体チップCPからダイパッドDP101への放熱効率が低くなってしまう懸念がある。半導体チップCPからダイパッドDP101への熱伝導経路の熱抵抗が大きくなって、半導体チップCPからダイパッドDP101への放熱効率が低くなると、半導体チップCPの発熱に起因して半導体チップCPの温度が上昇しやすくなる。半導体チップCPの温度上昇は、半導体装置PKG101の信頼性や性能の低下につながるため、できるだけ抑制することが望ましい。
図22は、本発明者が検討した第2検討例の半導体装置(半導体パッケージ)PKG201の断面図であり、上記図7や上記図21に相当する断面図が示されている。図23〜図25は、第2検討例の半導体装置PKG201の平面透視図であり、それぞれ、上記図3〜図5に相当するものである。
図22〜図25に示される第2検討例の半導体装置PKG201は、ダイパッドDP201の上面にめっき層PL201を形成している点が、図21に示される第1検討例の半導体装置PKG101と相違している。
すなわち、図22〜図25に示される第2検討例の半導体装置PKG201においては、上記ダイパッドDPに相当するダイパッドDP201の上面にめっき層PL201が形成され、そのめっき層PL201上に、上記接合材BDに相当する接合材BD201を介して半導体チップCPが搭載されている。すなわち、半導体チップCPの裏面が、ダイパッドDP201の上面のめっき層PL201に、接合材BD201を介して接合されて固定されている。
ダイパッドDP201は、上記ダイパッドDP,DP101と同様の材料からなり、めっき層PL201は、上記めっき層PL1と同様の材料からなる。具体的には、めっき層PL201は、上記めっき層PL1と同様に、銀(Ag)、金(Au)または白金(Pt)からなる。このため、上記めっき層PL1と同様に、めっき層PL201も、酸化されにくい材料から形成されていることになる。従って、ダイボンディング工程を行う前までに、銅または銅合金からなるダイパッドDP201の露出表面は酸化される懸念があるが、めっき層PL201の露出表面は、酸化されずに済む。このため、ダイパッドDP201の上面のめっき層PL201上に接合材BD201を介して半導体チップCPを搭載した場合に、その接合材BD201とめっき層PL201との界面には、酸化層(界面酸化層)は介在せずに済み、めっき層PL201の表面が直接的に接合材BD201と接触することになる。また、めっき層PL201は、銀(Ag)、金(Au)または白金(Pt)からなるため、熱伝導率が高い。このため、図22〜図25に示される第2検討例の半導体装置PKG201においては、ダイパッドDP201の上面上にめっき層PL201を設けてそのめっき層PL201上に接合材BD201を介して半導体チップCPを搭載したことで、半導体チップCPからダイパッドDP201への熱伝導経路の熱抵抗を抑制することができる。従って、図21に示される第1検討例の半導体装置PKG101よりも、図22〜図25に示される第2検討例の半導体装置PKG201の方が、半導体チップ(CP)からダイパッド(DP101,DP201)への放熱効率を向上させることができる。
しかしながら、本発明者の検討により、図22〜図25に示される第2検討例の半導体装置PKG201において、次のような課題(第1の課題)が生じることが分かった。
めっき層PL201は、上記めっき層PL1に相当するものであるが、第2検討例の半導体装置PKG201におけるめっき層PL201の面積は、本実施の形態の上記半導体装置PKGにおける上記めっき層PL1の面積と相違しており、めっき層PL201の面積は、上記めっき層PL1の面積よりも大きい。また、めっき層PL201の平面形状は、矩形である。
このため、本実施の形態とは異なり、第2検討例の半導体装置PKG201においては、めっき層PL201の外周は接合材BD201から離間しており、接合材BD201は、めっき層PL201の外周には達してない。すなわち、平面視において、めっき層PL201の各辺は、接合材BD201の外周から離間しており、具体的には、めっき層PL201の各辺は、接合材BD201の外周から距離L201だけ離間している(図25参照)。このため、めっき層PL201のうち、接合材BD201で覆われていない領域の面積は、ある程度大きくなってしまう。すなわち、めっき層PL201は、接合材BD201で覆われた領域と、接合材BD201で覆われていない領域とを有しているが、めっき層PL201の外周が接合材BD201から離間していることで、接合材BD201で覆われていない領域の面積は、ある程度大きくなってしまう。
めっき層PL201のうち、接合材BD201で覆われていない領域は、封止部MRに接してその封止部MRで覆われる。このため、第2検討例の半導体装置PKG201においては、めっき層PL201のうち、接合材BD201で覆われずに封止部MRで覆われた領域(封止部MRに接する領域)の面積が、ある程度大きくなってしまう。しかしながら、めっき層PL201と封止部MRとの密着性は、比較的低い。具体的には、めっき層PL201が形成されていない領域のダイパッドDP201の表面と封止部MRとの密着性に比べて、めっき層PL201と封止部MRとの密着性は、低い。
このため、めっき層PL201の表面と封止部MRとが接触している箇所の密着性が低いことから、そこが、封止部MRの剥離が生じやすい箇所となる。図22〜図25に示される第2検討例の半導体装置PKG201においては、めっき層PL201のうち、接合材BD201で覆われずに封止部MRに接する領域の面積が大きいことから、封止部MRの剥離のリスクが高くなってしまう。つまり、図22〜図25に示される第2検討例の半導体装置PKG201においては、封止部MRの剥離が生じやすくなるという第1の課題が発生してしまう。封止部MRの剥離は、半導体装置が高温環境下に長時間さらされた場合、あるいは、半導体装置の温度サイクル試験を実施した場合などに、発生する虞がある。
封止部MRの剥離が生じてしまうと、そこが起点となって封止部の剥離が進行してしまい、封止部MRの剥離箇所が拡がりやすい。封止部MRの剥離が拡がることは、封止部MRの剥離箇所を通じて水分の侵入を招くなど、半導体装置の信頼性の低下につながる。このため、樹脂封止型の半導体装置の信頼性を向上させる上では、封止部MRの剥離を防ぐことが有効である。
図26は、本発明者が検討した第3検討例の半導体装置(半導体パッケージ)PKG301の断面図であり、上記図7や上記図21や上記図22に相当する断面図が示されている。図27は、第3検討例の半導体装置PKG301の平面透視図であり、上記図4に相当するものである。但し、図27においては、めっき層PL301の形成領域を理解し易くするために、めっき層PL301の外周位置を二点鎖線で示してある。
図26および図27に示される第3検討例の半導体装置PKG301においては、上記ダイパッドDP,DP201に相当するダイパッドDP301の上面にめっき層PL301が形成され、そのめっき層PL301上に、上記接合材BD,BD201に相当する接合材BD301を介して半導体チップCPが搭載されている。
めっき層PL301は、上記めっき層PL1,PL201に相当するものであるが、第3検討例におけるめっき層PL301の面積は、第2検討例におけるめっき層PL201の面積や本実施の形態における上記めっき層PL1の面積と相違しており、めっき層PL301の面積は、上記めっき層PL1,PL201のそれぞれの面積よりも小さい。このため、本実施の形態とは異なり、第3検討例の半導体装置PKG301においては、平面視において、接合材BD301はめっき層PL301からはみ出している。また、めっき層PL301の平面形状は、矩形である。
ところで、封止部MRの剥離は、半導体装置の信頼性の低下につながるため、本発明者は、封止部MRの剥離を防止することについて検討している。封止部MRの剥離を防止するには、ダイパッドDP301の表面に対して粗面化処理を施しておくことが有効である。そうすることで、ダイパッドDP301と封止部MRとの密着性が向上するため、ダイパッドDP301と封止部MRとの界面で剥離が発生するのを抑制することができる。
第3検討例の半導体装置PKG301のように、平面視において接合材BD301がめっき層PL301からはみ出している場合には、以下の第2の課題または第3の課題が生じる虞がある。
ダイボンディング工程で半導体チップCPをダイパッドDP301のめっき層PL301上に硬化前の接合材BD301を介して搭載した際に、その接合材BD301が平面視においてめっき層PL301からはみ出した場合には、そのはみ出した接合材BD301に含まれる樹脂成分や添加材成分が、粗面化されたダイパッドDP301の上面上を毛細管現象により滲み出してしまう懸念がある。すなわち、樹脂のブリードアウト現象(ブリード現象、エポキシブリードアウト現象)が生じる懸念がある。これは、ダイパッドDP301の上面が粗面化されていると、その表面の凹凸の凹部を伝って、接合材BD301に含まれる樹脂成分や添加材成分が滲み出す(流出する)ためである。この現象が生じてしまうと、接合材BD301のダイボンディング材としての機能が損なわれてしまい、半導体チップCPの接合不良を招くなどして、半導体装置の信頼性を低下させてしまう虞がある。これが第2の課題である。
この第2の課題を防ぐためには、めっき層PL301以外のダイパッドDP301の上面に、ブリードアウト防止剤(アンチエポキシブリードアウト材)を塗布しておくことが有効である。そうすることにより、ダイボンディング工程では、粗面化されたダイパッドDP301の表面上に接合材BD301がはみ出しても、接合材BD301に含まれる樹脂成分や添加材成分は滲み出しにくくなり、樹脂のブリードアウト現象は生じにくくなる。しかしながら、この場合は、接合材BD301に含まれる樹脂成分や添加材成分だけでなく、接合材BD301全体が、ダイパッドDP301の表面上を濡れ広がりにくくなるため、以下の第3の課題が発生してしまう。
すなわち、めっき層PL301上からはみ出した接合材BD301は、ダイパッドDP301の上面上を濡れ広がりにくいことで、図26のように半導体チップCPの側面を伝って半導体チップCPの表面上に這い上がりやすくなる。半導体チップCPの表面上に接合材BD301が這い上がることは、半導体チップCPのパッド電極PDへの接合材BD301の付着を招き、パッド電極PDへの導電性接続部材(ここではワイヤBW)の接続不良を招くなどして、半導体装置の信頼性を低下させてしまう虞がある。これが第3の課題である。
つまり、ダイパッドDP301の上面にブリードアウト防止剤を塗布しなかった場合には、第2の課題が懸念され、ダイパッドDP301の上面にブリードアウト防止剤を塗布した場合には、第3の課題が懸念される。このため、ダイパッドDP301の表面にブリードアウト防止剤を塗布するか否かに関わらず、第3検討例の半導体装置PKG301のように、平面視において、接合材BD301がめっき層PL301からはみ出した場合には、半導体装置の信頼性が低下する懸念がある。
従って、図21に示される第1検討例の半導体装置PKG101の場合は、上述したように、半導体チップCPからダイパッドDP101への熱伝導経路の熱抵抗が大きくなって、半導体チップCPからダイパッドDP101への放熱効率が低くなってしまう懸念がある。これは、半導体チップCPの発熱により半導体チップCPの温度が上昇しやすくなることにつながるため、半導体装置PKG101の信頼性や性能を低下させる虞がある。また、図22〜図25に示される第2検討例の半導体装置PKG201の場合は、めっき層PL201の表面と封止部MRとが接触している箇所の密着性が低く、かつ、その面積が大きいことから、封止部MRの剥離が生じる懸念がある。これは、半導体装置PKG201の信頼性が低下させる虞がある。また、図26および図27に示される第3検討例の半導体装置PKG301の場合は、接合材BD301に含まれる樹脂成分や添加剤成分のブリードアウト現象が生じるか、あるいは、接合材BD301が半導体チップCPの表面にまで這い上がる現象が生じる懸念がある。これは、半導体装置PKG301の信頼性を低下させる虞がある。
なお、ダイボンディング工程で使用する接合材(銀ペーストなど)の濡れ性が悪い場合や、あるいは、ダイボンディング工程での半導体チップの搭載位置の位置ずれが大きい場合には、ダイパッドの上面におけるブリードアウト防止剤の有無にかかわらず、接合材が半導体チップCPの側面を伝って半導体チップCPの表面上に這い上がる虞がある。使用する接合材(銀ペーストなど)の成分によっても、這い上がりのしやすさが変化する。このため、接合材BD301がめっき層PL301からはみ出した場合に、接合材BD301が半導体チップCPの側面を伝って半導体チップCPの表面上に這い上がる課題は、ダイパッドDP301の上面の粗面化の有無にかかわらず、発生する場合がある。
<主要な特徴と効果について>
本実施の形態の半導体装置PKGは、半導体チップCPと、半導体チップCPを搭載するチップ搭載部であるダイパッドDPと、複数のリードLDと、半導体チップCP、ダイパッドDPの少なくとも一部および複数のリードLDの少なくとも一部を封止する封止部MR(封止体)と、備えている。ダイパッドDPおよび複数のリードLDは、銅を主成分とする金属材料からなる。ダイパッドDPの上面DPaの一部にはめっき層PL1が形成されており、めっき層PL1は、銀めっき層、金めっき層、または白金めっき層からなる。半導体チップCPは、ダイパッドDPの上面DPaのめっき層PL1上に接合材BD(第1接合材)を介して搭載されている。
本実施の形態の半導体装置PKGは、半導体チップCPと、半導体チップCPを搭載するチップ搭載部であるダイパッドDPと、複数のリードLDと、半導体チップCP、ダイパッドDPの少なくとも一部および複数のリードLDの少なくとも一部を封止する封止部MR(封止体)と、備えている。ダイパッドDPおよび複数のリードLDは、銅を主成分とする金属材料からなる。ダイパッドDPの上面DPaの一部にはめっき層PL1が形成されており、めっき層PL1は、銀めっき層、金めっき層、または白金めっき層からなる。半導体チップCPは、ダイパッドDPの上面DPaのめっき層PL1上に接合材BD(第1接合材)を介して搭載されている。
本実施の形態の主要な特徴のうちの一つは、ダイパッドDPの上面DPaにめっき層PL1が形成され、半導体チップCPは、ダイパッドDPの上面DPaのめっき層PL1上に接合材BDを介して搭載されていることである。これにより、上記第1検討例に関連して説明したような課題を解決することができる。これについて、以下に説明する。
本実施の形態とは異なり、ダイパッドDPの上面DPaにめっき層PL1が形成されていない場合が、上記図21の第1検討例の半導体装置PKG101にほぼ相当している。本実施の形態とは異なり、ダイパッドDPの上面DPaにめっき層PL1が形成されていなければ、上記第1検討例の半導体装置PKG101に関連して説明した課題が発生する懸念がある。簡単に言えば、半導体チップCPを搭載するための接合材(BD101)とダイパッド(DP101)との界面に酸化層(界面酸化層)が介在してしまい、半導体チップCPからダイパッド(DP101)への熱伝導経路の熱抵抗が大きくなり、半導体チップCPからダイパッド(DP101)への放熱効率が低くなってしまう懸念がある。
それに対して、本実施の形態では、ダイパッドDPの上面DPaにめっき層PL1が形成されており、めっき層PL1は、銀めっき層、金めっき層、または白金めっき層からなる。めっき層PL1は、酸化されにくい材料(銀(Ag)、金(Au)または白金(Pt))からなるため、銅を主成分とする金属材料からなるダイパッドDPよりも酸化されにくい。このため、ダイボンディング工程を行う前までに、銅を主成分とする金属材料からなるダイパッドDPの露出表面は酸化される懸念があるが、めっき層PL1の露出表面は、酸化されずに済む。このため、ダイパッドDPの上面のめっき層PL1上に接合材BDを介して半導体チップCPを搭載した場合に、その接合材BDとめっき層PL1との界面には、酸化層(界面酸化層)は介在せずに済み、めっき層PL1の表面が直接的に接合材BDと接触することになる。また、めっき層PL1は、銀(Ag)めっき層、金(Au)めっき層、または白金(Pt)めっき層からなるため、熱伝導率が高い。このため、本実施の形態の半導体装置PKGにおいては、ダイパッドDPの上面DPaにめっき層PL1を設けてそのめっき層PL1上に接合材BDを介して半導体チップCPを搭載したことで、半導体チップCPからダイパッドDPへの熱伝導経路の熱抵抗を抑制することができる。従って、図21に示される第1検討例の半導体装置PKG101よりも、本実施の形態の半導体装置PKGの方が、半導体チップ(CP)からダイパッド(DP,DP101)への放熱効率を向上させることができる。これにより、半導体装置の信頼性を向上させることができる。また、半導体装置の性能を向上させることができる。
本実施の形態の主要な特徴のうちの他の一つは、めっき層PL1の面積は半導体チップCPの面積よりも大きく、平面視において半導体チップCPはめっき層PL1に内包されており、めっき層PL1の辺SD1,SD2,SD3,SD4のそれぞれの少なくとも一部に接合材BDが達しているが、平面視において接合材BDは、めっき層PL1から、はみ出していないことである。これにより、上記第2検討例に関連して説明したような課題と、上記第3検討例に関連して説明したような課題とを、解決することができる。これについて、以下に説明する。
本実施の形態とは異なり、上記図22〜図25の第2検討例のように、めっき層PL201の各辺に接合材BD201が達していない場合には、めっき層PL201の各辺は、接合材BD201の外周から距離L201だけ離間してしまい、この距離L201の分だけ、めっき層PL201と封止部MRとが接する面積が増加してしまう。つまり、めっき層PL201の各辺に接合材BD201が達していない場合には、平面視においてめっき層PL201の各辺の位置が半導体チップCPの各辺から不必要に離れすぎており、距離L201の分だけ、めっき層PL201は無駄な寸法を有していることを示唆している。これは、めっき層PL201と封止部MRとの接触面積を増大させ、封止部MRの剥離を招くリスクを増大させてしまい、半導体装置の信頼性を低下させてしまう。かといって、本実施の形態とは異なり、上記図26および図27の第3検討例のように、めっき層PL301から接合材BD301がはみ出した場合には、接合材BD301に含まれる樹脂成分や添加剤成分のブリードアウト現象が生じるか、あるいは、接合材BD301が半導体チップCPの表面にまで這い上がる現象が生じる懸念があり、半導体装置の信頼性が低下してしまう。
それに対して、本実施の形態では、めっき層PL1の面積は半導体チップCPの面積よりも大きく、平面視において半導体チップCPはめっき層PL1に内包されている。そして、めっき層PL1の辺SD1,SD2,SD3,SD4のそれぞれの少なくとも一部に接合材BDが達しているが、平面視において接合材BDは、めっき層PL1から、はみ出していない。すなわち、本実施の形態では、上記距離L201に相当するものは、実質的にゼロとなっている。めっき層PL1の各辺SD1,SD2,SD3,SD4に接合材BDが達していることで、めっき層PL1の各辺SD1,SD2,SD3,SD4の位置が、半導体チップCPの各辺CP1、CP2,CP3,CP4から不必要に離れすぎることを防止して、めっき層PL1と封止部MRとの接触面積を低減させることができるため、封止部MRの剥離を招くリスクを低減させることができる。これにより、半導体装置の信頼性を向上させることができる。そして、平面視において接合材BDがめっき層PL1から、はみ出していないことで、上記第3検討例に関連して説明したような課題の発生を防止することができるため、半導体装置の信頼性を向上することができる。
つまり、上記第3検討例に関連して説明した課題の発生を防止しながら、めっき層PL1と封止部MRとの接触面積を低減させるためには、本実施の形態のように、めっき層PL1の各辺SD1,SD2,SD3,SD4に接合材BDが達しているが、めっき層PL1から接合材BDがはみ出さないように、各辺SD1,SD2,SD3,SD4の位置を設定することが望ましい。これにより、本実施の形態では、めっき層PL1と封止部MRとの接触面積を低減させて、封止部MRの剥離を招くリスクを低減できるともに、上記第3検討例に関連して説明した課題の発生を防止することができる。従って、半導体装置の信頼性を向上させることができる。
封止部MRと各部材との密着性を比較すると、めっき層PL1が形成されていない領域のダイパッドDPの表面と封止部MRとの密着性に比べて、接合材BDと封止部MRとの密着性は低いが、接合材BDと封止部MRとの密着性に比べて、めっき層PL1と封止部MRとの密着性は、更に低い。このため、本実施の形態では、密着性が低いめっき層PL1と封止部MRとの接触領域の面積を小さくすることを意図して、めっき層PL1の平面形状を設定している。
めっき層PL1が封止部MRと接触していた場合に、めっき層PL1と封止部MRとの間の密着性が低くなるのは、めっき層PL1の表面の平坦性が高いためである。すなわち、めっき法で形成しためっき層PL1の表面(上面)の平坦性は、めっき層PL1が形成されていない領域のダイパッドDPの上面DPaの平坦性よりも高くなっている。言い換えると、めっき層PL1が形成されていない領域のダイパッドDPの上面DPaの表面粗さは、めっき層PL1の表面(上面)の表面粗さよりも粗くなっている。これは、めっき法を用いると、表面の平坦性が高い膜(めっき膜)が成膜されることを反映している。このため、めっき層PL1が形成されていない領域のダイパッドDPの上面DPaと封止部MRとの密着性に比べて、めっき層PL1と封止部MRとの密着性が低くなってしまう。また、接合材BDと封止部MRとの密着性は比較的高く、めっき層PL1と封止部MRとの密着性よりも、接合材BDと封止部MRとの密着性の方が高い。封止部MRの密着性が相対的に低い箇所があれば、その箇所が起点となって封止部MRの剥離が進行する虞がある。このため、封止部MRの剥離を抑制または防止するためには、めっき層PL1と封止部MRとが接触する面積をできるだけ減らすことが有効である。本実施の形態では、上述の工夫と後述の工夫とにより、密着性が低いめっき層PL1と封止部MRとの接触面積を効率的に減らすことができるため、封止部MRの剥離が生じるリスクを低減して、半導体装置の信頼性を向上させることができる。
また、製造された半導体装置PKGにおいて、めっき層PL1の各辺SD1,SD2,SD3,SD4に接合材BDが達しているが、めっき層PL1から接合材BDは、はみ出していない。半導体装置PKGを製造する際には、上記ステップS3でダイパッドDPの上面DPaのめっき層PL1上に接合材BD1を介して半導体チップCPを搭載した段階で、めっき層PL1の各辺SD1,SD2,SD3,SD4に接合材BD1が達しているが、めっき層PL1から接合材BD1は、はみ出していない。そして、ステップS4で接合材BD1を硬化した段階およびその後の段階でも、めっき層PL1の各辺SD1,SD2,SD3,SD4に接合材BDが達しているが、めっき層PL1から接合材BDは、はみ出していない。
図28は、本実施の形態の半導体装置PKGの一部を拡大した平面透視図(部分拡大平面透視図)であり、上記図9と同じ平面領域が示されているが、図28では、ダイパッドDPの上面DPa上に搭載されている半導体チップCPの位置(外周位置)と、ダイパッドDPの上面DPaに形成されているめっき層PL1の位置(外周位置)とを実線で示し、接合材BDの図示は省略している。
本実施の形態の主要な特徴のうちの更に他の一つは、めっき層PL1の各辺SD1,SD2,SD3,SD4の位置だけでなく、めっき層PL1の角部に相当する領域の平面形状も工夫していることである。すなわち、以下の第1、第2、第3および第4の条件のうちの1つ以上を満たすように、より好ましくは4つ全てを満たすように、めっき層PL1の平面形状が設定されている。
第1条件として、平面視において、Z1方向における半導体チップCPの角部KD1とめっき層PL1の外周との間の距離L1(第1距離)は、Y方向における半導体チップCPの辺CP1とめっき層PL1の辺SD1との間の距離L2(第2距離)以下で、かつ、X方向における半導体チップCPの辺CP2とめっき層PL1の辺SD2との間の距離L3(第3距離)以下である。すなわち、第1の条件は、L1≦L2かつL1≦L3を満たすことである。なお、距離L1は、Z1方向における、半導体チップCPの角部KD1とめっき層PL1の辺SD5との間の距離に対応している。
第2条件として、平面視において、Z1方向における半導体チップCPの角部KD3とめっき層PL1の外周との間の距離L4(第4距離)は、Y方向における半導体チップCPの辺CP3とめっき層PL1の辺SD3との間の距離L5(第5距離)以下で、かつ、X方向における半導体チップCPの辺CP4とめっき層PL1の辺SD4との間の距離L6(第6距離)以下である。すなわち、第2の条件は、L4≦L5かつL4≦L6を満たすことである。なお、距離L4は、Z1方向における、半導体チップCPの角部KD3とめっき層PL1の辺SD7との間の距離に対応している。
第3条件として、平面視において、Z2方向における半導体チップCPの角部KD2とめっき層PL1の外周との間の距離L7(第7距離)は、上記距離L3以下で、かつ上記距離L5以下である。すなわち、第3の条件は、L7≦L3かつL7≦L5を満たすことである。なお、距離L7は、Z2方向における、半導体チップCPの角部KD2とめっき層PL1の辺SD6との間の距離に対応している。
第4条件として、平面視において、Z2方向における半導体チップCPの角部KD4とめっき層PL1の外周との間の距離L8(第8距離)は、上記距離L2以下で、かつ上記距離L6以下である。すなわち、第4の条件は、L8≦L2かつL8≦L6を満たすことである。なお、距離L8は、Z2方向における、半導体チップCPの角部KD4とめっき層PL1の辺SD8との間の距離に対応している。
ここで、距離L1,L2,L3,L4,L5,L6,L7,L8は、図28に示されている。また、Z1方向(第3方向)およびZ2方向(第4方向)は、図9および図28に示されており、Z1方向は、半導体チップCPの角部KD1(第1角部)と角部KD3(第3角部)とを結ぶ対角線(仮想直線)に沿った方向であり、Z2方向は、半導体チップCPの角部KD2(第2角部)と角部KD4(第4角部)とを結ぶ対角線(仮想直線)に沿った方向である。X方向、Y方向、Z1方向およびZ2方向は、ダイパッドDPの上面DPaに略平行な方向でもある。
上記第1〜第4の条件を設定する理由について以下に説明する。
ダイボンディング工程では、硬化前の接合材(BD1)が半導体チップCPの裏面で押し拡げられる。このため、平面視において、半導体チップCPの各辺CP1、CP2,CP3,CP4から接合材(BD1)がはみ出した状態になる。しかしながら、半導体チップCPの外周からの接合材(BD1)のはみ出し距離は、半導体チップCPの外周位置に依存して異なる。なお、半導体チップCPの外周からの接合材(BD1,BD)のはみ出し距離は、平面視における、半導体チップCPの外周と接合材領域BDRの外周(図9の一点鎖線に対応)との間の距離に対応している。
すなわち、半導体チップCPの各辺CP1,CP2,CP3,CP4の中央付近では、接合材(BD1,BD)のはみ出し距離は比較的大きいが、半導体チップCPの各角部KD1,KD2,KD3,KD4では、接合材(BD1,BD)のはみ出し距離は、非常に小さくなる。これは、硬化前の接合材(BD1)の表面張力に起因して生じる現象である。つまり、平面視において、半導体チップCPの外周からの接合材(BD1,BD)のはみ出しは、半導体チップCPの各辺CP1,CP2,CP3,CP4の中央付近では、かなり生じやすいのに対して、半導体チップCPの各角部KD1,KD2,KD3,KD4では、ほとんど生じないか、生じても僅かである。
従って、平面視において、半導体チップCPの各角部KD1,KD2,KD3,KD4での接合材BDのはみ出し距離は、半導体チップCPの各辺CP1,CP2,CP3,CP4の中央付近での接合材BDのはみ出し距離よりも、大きくはならないと言える。つまり、平面視において、半導体チップCPの各角部KD1,KD3での接合材BDのはみ出しは、方向Z1に生じるはずであるが、そのはみ出し距離が小さく、また、半導体チップCPの各角部KD2,KD4での接合材BDのはみ出しは、方向Z2に生じるはずであるが、そのはみ出し距離が小さいのである。
そして、上述のように、めっき層PL1の各辺SD1,SD2,SD3,SD4に接合材BDが達しているが、平面視においてめっき層PL1から接合材BDがはみ出していないが、これは、以下のことを示唆している。すなわち、平面視において、半導体チップCPの辺CP1(の中央付近)での接合材BDのはみ出し距離は、Y方向における半導体チップCPの辺CP1とめっき層PL1の辺SD1との間の距離L2とほぼ一致している。また、平面視において、半導体チップCPの辺CP2(の中央付近)での接合材BDのはみ出し距離は、X方向における半導体チップCPの辺CP2とめっき層PL1の辺SD2との間の距離L3とほぼ一致している。また、平面視において、半導体チップCPの辺CP3(の中央付近)での接合材BDのはみ出し距離は、Y方向における半導体チップCPの辺CP3とめっき層PL1の辺SD3との間の距離L5とほぼ一致している。また、平面視において、半導体チップCPの辺CP4(の中央付近)での接合材BDのはみ出し距離は、Y方向における半導体チップCPの辺CP4とめっき層PL1の辺SD4との間の距離L6とほぼ一致している。
従って、平面視において、Z1方向における、半導体チップCPの角部KD1での接合材BDのはみ出し距離は、距離L2,L3よりも大きくはならないことになる。また、Z2方向における、半導体チップCPの角部KD2での接合材BDのはみ出し距離は、距離L3,L5よりも大きくはならないことになる。また、Z1方向における、半導体チップCPの角部KD3での接合材BDのはみ出し距離は、距離L5,L6よりも大きくはならないことになる。また、Z2方向における、半導体チップCPの角部KD4での接合材BDのはみ出し距離は、距離L2,L6よりも大きくはならないことになる。
このため、もしも、めっき層PL1において、半導体チップCPの角部KD1から距離L2,L3よりも遠い領域があれば、必然的にその領域は接合材BDでは覆われずに、封止部MRと接する領域となってしまう。また、もしも、めっき層PL1において、半導体チップCPの角部KD2から距離L3,L5よりも遠い領域があれば、必然的にその領域は接合材BDでは覆われずに、封止部MRと接する領域となってしまう。また、もしも、めっき層PL1において、半導体チップCPの角部KD3から距離L5,L6よりも遠い領域があれば、必然的にその領域は接合材BDでは覆われずに、封止部MRと接する領域となってしまう。また、もしも、めっき層PL1において、半導体チップCPの角部KD4から距離L2,L6よりも遠い領域があれば、必然的にその領域は接合材BDでは覆われずに、封止部MRと接する領域となってしまう。
つまり、Z1方向において、半導体チップCPの角部KD1から距離L2,L3よりも遠い領域がめっき層PL1に存在すれば、その領域は無駄な領域であり、封止部MRとめっき層PL1との接触面積の増大に寄与してしまう。また、Z2方向において、半導体チップCPの角部KD2から距離L3,L5よりも遠い領域がめっき層PL1に存在すれば、その領域は無駄な領域であり、封止部MRとめっき層PL1との接触面積の増大に寄与してしまう。また、Z1方向において、半導体チップCPの角部KD3から距離L5,L6よりも遠い領域がめっき層PL1に存在すれば、その領域は無駄な領域であり、封止部MRとめっき層PL1との接触面積の増大に寄与してしまう。また、Z2方向において、半導体チップCPの角部KD4から距離L2,L6よりも遠い領域がめっき層PL1に存在すれば、その領域は無駄な領域であり、封止部MRとめっき層PL1との接触面積の増大に寄与してしまう。
そこで、上記第1〜第4の条件を設定する。上記第1の条件(L1≦L2かつL1≦L3)を満たすことで、半導体チップCPの角部KD1の近傍において、めっき層PL1から接合材BDがはみ出すのを防止しながら、めっき層PL1の無駄な領域を効率的に減らすことができ、封止部MRとめっき層PL1との接触面積を減らすことができる。また、上記第2の条件(L4≦L5かつL4≦L6)を満たすことで、半導体チップCPの角部KD3の近傍において、めっき層PL1から接合材BDがはみ出すのを防止しながら、めっき層PL1の無駄な領域を効率的に減らすことができ、封止部MRとめっき層PL1との接触面積を減らすことができる。また、上記第3の条件(L7≦L3かつL7≦L5)を満たすことで、半導体チップCPの角部KD2の近傍において、めっき層PL1から接合材BDがはみ出すのを防止しながら、めっき層PL1の無駄な領域を効率的に減らすことができ、封止部MRとめっき層PL1との接触面積を減らすことができる。また、上記第4の条件(L8≦L2かつL8≦L6)を満たすことで、半導体チップCPの角部KD4の近傍において、めっき層PL1から接合材BDがはみ出すのを防止しながら、めっき層PL1の無駄な領域を効率的に減らすことができ、封止部MRとめっき層PL1との接触面積を減らすことができる。
本実施の形態では、上記第1〜第4の条件を満たすようにめっき層PL1の平面形状を設定することで、半導体チップCPの各角部KD1,KD2,KD3,KD4の近傍において、めっき層PL1の無駄な領域を効率的に減らすことができるため、封止部MRとめっき層PL1との接触面積を減らすことができる。これにより、封止部MRの剥離を招くリスクを低減させることができ、半導体装置の信頼性を向上させることができる。
上記第1〜第4の条件のうち、少なくとも1つを満たせば、半導体チップCPの4つの角部KD1,KD2,KD3,KD4の何れかの近傍において、めっき層PL1の無駄な領域を減らすことができるため、封止部MRとめっき層PL1との接触面積の低減効果を見込める。但し、上記第1〜第4の条件のうちの1つを満たす場合よりも、上記第1〜第4の条件のうちの2つを満たす場合の方が好ましく、それよりも、上記第1〜第4の条件のうちの3つを満たす場合の方がより好ましく、それよりも、上記第1〜第4の条件のうちの4つ全部を満たす場合の方が更に好ましい。なぜなら、上記第1〜第4の条件のうち、条件を満たす数が多くなるほど、めっき層PL1の無駄な領域をより効率的に減らすことができるため、封止部MRとめっき層PL1との接触面積を減らす効果が大きくなり、半導体装置の信頼性をより向上させることができるからである。このため、本実施の形態では、上記第1〜第4の条件のうちの1つ以上を満たすようにめっき層PL1の平面形状を設定しているが、上記第1〜第4の条件の全部を満たすようにめっき層PL1の平面形状を設定することが最も好適である。
また、製造された半導体装置PKGにおいて、上記第1〜第4の条件は満たされているが、半導体装置PKGを製造する際には、上記ステップS3でダイパッドDPの上面DPaのめっき層PL1上に接合材BD1を介して半導体チップCPを搭載した段階で、上記第1〜第4の条件は満たされている。そして、ステップS4で接合材BD1を硬化した段階およびその後の段階でも、上記第1〜第4の条件は満たされている。
図29は、本発明者が検討した第4検討例の半導体装置の一部を拡大した平面透視図(部分拡大平面透視図)であり、上記図28に対応するものである。上記図28と同様に、図29においても、接合材BDの図示は省略している。
図28(本実施の形態)の場合と図29(第4検討例)の場合のいずれも、めっき層PL1の平面形状は、矩形をベースとし、その矩形の角に丸みを付けた形状を有しているが、その丸みの曲率半径は、図28(本実施の形態)の場合よりも図29(第4検討例)の場合の方が小さい。すなわち、図29(第4検討例)は、図28(本実施の形態)よりも、めっき層PL1の辺SD5,SD6,SD7,SD8の曲率半径を小さくした場合に対応している。
具体的には、図28(本実施の形態)の場合は、辺SD5の曲率半径R1は、上記距離L2以上で、かつ、上記距離L3以上であり、すなわち、R1≧L2かつR1≧L3が成り立つ。このように辺SD5の曲率半径R1を設定することで、上記第1の条件(L1≦L2かつL1≦L3)を満たすことができる。辺SD6,SD7,SD8についても、辺SD5と同様である。すなわち、辺SD6の曲率半径は、上記距離L3以上で、かつ、上記距離L5以上であり、このように辺SD6の曲率半径を設定することで、上記第3の条件(L7≦L3かつL7≦L5)を満たすことができる。また、辺SD7の曲率半径は、上記距離L5以上で、かつ、上記距離L6以上であり、このように辺SD7の曲率半径を設定することで、上記第2の条件(L4≦L5かつL4≦L6)を満たすことができる。また、辺SD8の曲率半径は、上記距離L2以上で、かつ、上記距離L6以上であり、このように辺SD8の曲率半径を設定することで、上記第4の条件(L8≦L2かつL8≦L6)を満たすことができる。
一方、図29(第4検討例)の場合は、辺SD5の曲率半径R1は、上記距離L2未満で、かつ、上記距離L3未満であり、すなわち、R1<L2かつR1<L3となっている。この場合には、上記第1の条件は満たされず、Z1方向における半導体チップCPの角部KD1とめっき層PL1の外周との間の距離L1は、半導体チップCPの辺CP1とめっき層PL1の辺SD1との間の距離L2よりも大きく、かつ、半導体チップCPの辺CP2とめっき層PL1の辺SD2との間の距離L3よりも大きくなってしまう(すなわちL1>L2かつL1>L3)。この場合、めっき層PL1において、半導体チップCPの角部KD1から距離L2,L3よりも遠い領域が存在するので、必然的にその領域は接合材BDでは覆われずに、封止部MRと接する領域となってしまい、封止部MRとめっき層PL1との接触面積の増大に寄与してしまう。つまり、Z1方向において、半導体チップCPの角部KD1から距離L2,L3よりも遠い領域がめっき層PL1に存在すれば、その領域は無駄な領域であるが、図29(第4検討例)の場合は、その無駄な領域を削減できていないことになる。図29(第4検討例)の場合は、辺SD6,SD7,SD8についても、辺SD5と同様である。このため、図29(第4検討例)の場合は、半導体チップCPの角部KD1,KD2,KD3,KD4の近傍において、めっき層PL1の無駄な領域の削減が不十分となっている。
本実施の形態では、上記第3検討例に関連して説明した課題の発生を防止しながら、めっき層PL1と封止部MRとの接触面積を低減させるために、めっき層PL1の各辺SD1,SD2,SD3,SD4に接合材BDが達しているが、めっき層PL1から接合材BDがはみ出さないように、各辺SD1,SD2,SD3,SD4の位置を設定している(図9参照)。そして、平面視において、半導体チップCPの各角部KD1,KD2,KD3,KD4での接合材BDのはみ出し距離が、半導体チップCPの各辺CP1,CP2、CP3,CP4での接合材BDのはみ出し距離よりも大きくはならないという知見を考慮して、上記第1〜第4の条件を満たすように、半導体チップCPの角部の近傍でのめっき層PL1の平面形状を設定している(図28参照)。本実施の形態では、このように、めっき層PL1の外周全体の位置を、めっき層PL1の無駄な領域をできるだけ小さくすることを意図して設定することで、密着性が低いめっき層PL1と封止部MRとの接触面積を効率的に減らすことができ、封止部MRの剥離を招くリスクを低減して、半導体装置の信頼性を向上させることができる。
図30は、本実施の形態の変形例を示す平面透視図であり、上記図28に対応するものである。上記図28と同様に、図30においても、接合材BDの図示は省略している。
図9および図28の場合は、めっき層PL1の各辺SD5,SD6,SD7,SD8は、円弧状の曲線であったが、図30の場合は、めっき層PL1の各辺SD5,SD6,SD7,SD8は、直線である。すなわち、図30の場合は、平面視において、めっき層PL1の辺SD5、SD6,SD7,SD8のそれぞれは、X方向とY方向とに交差する方向に延在する直線である。辺SD5,SD7のそれぞれの延在方向は、X方向およびY方向の両方に交差する方向であるが、例えばZ2方向とすることができる。また、辺SD6,SD8のそれぞれの延在方向は、X方向およびY方向の両方に交差する方向であるが、例えばZ1方向とすることができる。それ以外は、図30の変形例も、上記図9および図28の場合と同様である。
図30の場合も、めっき層PL1の辺SD1,SD2,SD3,SD4の位置は、図9および図28の場合と同様に設定されている。そして、図30の場合も、図9および図28の場合と同様に、上記第1〜第4の条件を満たすように、めっき層PL1の辺SD5,SD6,SD7,SD8の位置が設定されている。このため、図30の場合も、めっき層PL1の外周全体の位置を、めっき層PL1の無駄な領域をできるだけ小さくすることを意図して設定することができ、密着性が低いめっき層PL1と封止部MRとの接触面積を効率的に減らすことができる。従って、封止部MRの剥離を招くリスクを低減して、半導体装置の信頼性を向上させることができる。このため、図30の変形例も、本実施の形態に含むものとする。
但し、図28の場合と図30の場合とで、距離L1が互いに同じで、かつ距離L4が互いに同じで、かつ、距離L7が互いに同じで、かつ距離L8が互いに同じであると仮定すると、めっき層PL1と封止部MRとの接触面積を減らす効果は、図28の場合が大きくなる。このため、めっき層PL1と封止部MRとの接触面積をできるだけ減らすという観点では、図30の場合よりも図28の場合の方が有利である。
また、本実施の形態では、めっき層PL1と封止部MRとの接触面積を減らす工夫をしているが、密着性が比較的高い接合材BDと封止部MRとの接触箇所は、減らさなくともよい。接合材BDと封止部MRとの密着性が高い理由の一つは、接合材BDが、導電性材料と樹脂材料とを含有する導電性接合材からなるからである。
本実施の形態とは異なり、接合材BDが半田であれば、半田と封止部MRとの密着性は比較的低いため、めっき層PL1と封止部MRとの接触面積を減らしたとしても、半田と封止部MRとの密着性が低いことで、半田と封止部MRとの接触箇所が起点となって封止部MRの剥離が進行する虞がある。
それに対して、本実施の形態では、接合材BDとしては、半田を用いずに、導電性材料と樹脂材料とを含有する導電性接合材を用いている。封止部MRは樹脂材料を含んでおり、一方、接合材BDも樹脂材料を含んでいることで、接合材BDと封止部MRとの密着性は高くなる。また、接合材BDは、導電性材料も含んでいるため、接合材BDの熱伝導性も高くなり、これも、半導体チップCPからダイパッドDPへの熱伝導経路の熱抵抗を抑制するように作用し、半導体チップCPからダイパッドDPへの放熱効率を向上させるように作用する。このため、本実施の形態は、接合材BDが、導電性材料と樹脂材料とを含有する導電性接合材からなる場合に適用すれば、その効果は極めて大きくなる。
ダイボンディング時に使用する接合材(上記接合材BD1に対応)としては、導電性ペースト型の接合材を好適に用いることができ、銀(Ag)ペーストが特に好ましい。銀(Ag)ペーストは、導電性材料としての銀(Ag)粒子と、樹脂材料とを含んでいる。ダイボンディング時は、接合材(BD1)は、まだ硬化しておらず、ペースト状であり、粘性を有しているが、ダイボンディング後の熱処理(ベーク処理)により、ペースト状の接合材(BD1)が硬化して、硬化した接合材BDとなる。接合材BD1が含有する樹脂材料として、熱硬化性の樹脂材料を用いれば、熱処理により接合材に含まれる熱硬化性樹脂材料を硬化させ、それによって接合材BD1を硬化させることができる。硬化した接合材BDが、樹脂材料を含有することで、接合材BDと封止部MRとの密着性が高くなり、封止部MRと接合材BDとの間の界面では、封止部MRの剥離は生じにくくなる。
また、ダイボンディング時に使用する接合材BD1としては、導電性材料としての金属粒子(好ましくは銀(Ag)粒子)と樹脂材料とを含有するペースト状の接合材を好適に用いることができるが、ダイボンディング後の熱処理(上記ステップS4に相当する熱処理)で接合材BD1に含まれる金属粒子を焼結させる場合もあり得る。この場合、接合材BDは、焼結金属(金属粒子の焼結体)からなり、接合材BD1に含まれていた金属粒子が銀(Ag)粒子であれば、接合材BDを構成する焼結金属は、焼結銀(焼結Ag)である。この場合、焼結金属(好ましくは焼結銀)からなる接合材BD中には、樹脂材料はほとんど残存していないが、焼結金属の内部には多数の隙間が存在しているため、モールド工程で封止部MRを形成した際に、焼結金属からなる接合材BD中の隙間に封止部MRを構成する樹脂材料が侵入することができる。このため、焼結金属(好ましくは焼結銀)からなる接合材BDと封止部MRとの密着性は、比較的高くなり、具体的には、めっき層PL1と封止部MRとの密着性よりも高くなり、また、接合材BDとして半田を用いた場合のその半田と封止部MRとの密着性よりも高くなる。このため、本実施の形態は、接合材BDが、焼結金属(好ましくは焼結銀)からなる場合に適用しても、その効果は極めて大きくなる。
このため、接合材BDが、導電性材料(好ましくは銀粒子のような金属粒子)と樹脂材料とを含有する導電性接合材からなる場合と、接合材BDが焼結金属(好ましくは焼結銀)からなる場合とが、接合材BDと封止部MRとの密着性が高くなるため、好ましい。従って、接合材BD1としては、導電性材料(好ましくは銀粒子のような金属粒子)と樹脂材料とを含有する導電性接合材を用いれば、接合材BDと封止部MRとの密着性が高くなるため、好ましいと言える。
なお、ダイボンディングで半田を用いた場合は、その半田は、一旦溶融した後に固化される。このため、半田は、焼結金属には該当しない。また、半田は、導電性材料と樹脂材料とを含有する導電性接合材にも該当しない。溶融後に固化した半田は、焼結体が有するような隙間は形成されず、また、樹脂材料も含んでいないため、半田と樹脂封止部との密着性は、焼結金属と樹脂封止部との密着性や、導電性材料および樹脂材料を含有する導電性接合材と樹脂封止部との密着性よりも、低くなる。このため、本実施の形態では、接合材BDとしては、半田ではなく、上述のように、導電性材料(好ましくは銀粒子のような金属粒子)と樹脂材料とを含有する導電性接合材か、あるいは、焼結金属(好ましくは焼結銀)を採用することが好ましい。
また、ダイパッドDPの下面DPbは、封止部MRの下面MRbから露出する場合と、露出しない場合とがあり得る。ダイパッドDPの下面DPbが封止部MRの下面MRbから露出する場合は、半導体チップCPからダイパッドDPに伝導された熱を、封止部MRの下面MRbから露出するダイパッドDPの下面DPbから、半導体装置PKGの外部に放熱することができる。このため、ダイパッドDPの下面DPbが封止部MRの下面MRbから露出させた半導体装置においては、半導体チップCPからダイパッドDPへの熱伝導経路の熱抵抗をできるだけ低くすることが重要であり、それによって、半導体チップCPで生じた熱をダイパッドDPを経由して半導体装置の外部に効率的に放熱することができるようになり、半導体装置の放熱特性を向上させることができる。このため、めっき層PL1を設けたことで半導体チップCPからダイパッドDPへの熱伝導経路の熱抵抗を抑制することができる本実施の形態は、ダイパッドDPの下面DPbが封止部MRの下面MRbから露出する場合に適用すれば、その効果は極めて大きい。
めっき層PL1と封止部MRとの界面で剥離が生じてそこを起点として剥離が進行すると、その剥離は半導体チップCPと封止部MRとの界面にまで到達し、半導体チップCPと封止部MRとの界面での剥離につながる虞がある。半導体チップCPと封止部MRとの界面で剥離が生じることは、半導体チップCPへの影響が大きいため、できるだけ防ぐことが、半導体装置(半導体パッケージ)の信頼性向上の点で、重要である。このため、半導体チップCPと封止部MRとの界面に連続的に繋がる封止部MRの界面において、封止部MRの密着性が低い箇所ができるだけ生じないようにすることが、半導体チップCPと封止部MRとの界面での剥離を的確に防止して半導体装置の信頼性向上を図る上で、極めて重要である。
そこで、本実施の形態では、半導体チップCPと封止部MRとの界面に連続的に繋がる封止部MRの界面において、封止部MRの密着性が低い箇所ができるだけ少なくなるように、めっき層PL1と封止部MRとの接触面積を低減し、また、接合材BDを工夫し、また、ダイパッドDPを粗面化している。このような工夫により、半導体チップCPと封止部MRとの界面に連続的に繋がる封止部MRの界面において、封止部MRの密着性を全体的に向上させることができるため、半導体チップCPと封止部MRとの界面での剥離につながるような封止部MRの剥離を的確に防止でき、半導体装置の信頼性を的確に向上させることができる。
また、ダイパッドDPの下面DPbが封止部MRの下面MRbから露出する場合には、ダイパッドDPと封止部MRとの界面が封止部MRの下面MRbで露出することになる。この場合、封止部MRの下面MRbで露出する、ダイパッドDPと封止部MRとの界面から、水分が侵入して半導体チップCPにまで伝達されてしまうことを防ぐために、半導体チップCPと封止部MRとの界面での剥離につながるような封止部MRの剥離を防ぐことは、極めて重要になる。この点でも、本実施の形態は、ダイパッドDPの下面DPbが封止部MRの下面MRbから露出する場合に適用すれば、その効果は極めて大きい。
また、上記第1の条件を満たす場合、上記距離L1は、上記距離L2よりも小さく、かつ、上記距離L3よりも小さいことが好ましく(すなわちL1<L2かつL1<L3)、上記距離L1が、上記距離L2の半分以下で、かつ、上記距離L3の半分以下であれば、更に好ましい(すなわちL1<L2×0.5かつL1<L3×0.5)。これは、平面視において、半導体チップCPの外周からの接合材BDのはみ出しは、半導体チップCPの各角部KD1,KD2,KD3,KD4では、ほとんど生じないか、生じても僅かだからである。上記第1の条件を満たす場合に、好ましくはL1<L2かつL1<L3が成り立つように、より好ましくはL1<L2×0.5かつL1<L3×0.5が成り立つようにすることで、めっき層PL1の無駄な領域をより効率的に減らして、封止部MRとめっき層PL1との接触面積をより効率的に減らすことができる。
同様に、上記第2の条件を満たす場合、上記距離L4は、上記距離L5よりも小さく、かつ、上記距離L6よりも小さいことが好ましく(すなわちL4<L5かつL4<L6)、上記距離L4が、上記距離L5の半分以下で、かつ、上記距離L6の半分以下であれば、更に好ましい(すなわちL4<L5×0.5かつL4<L6×0.5)。また、上記第3の条件を満たす場合、上記距離L7は、上記距離L3よりも小さく、かつ、上記距離L5よりも小さいことが好ましく(L7<L3かつL7<L5)、上記距離L7が、上記距離L3の半分以下で、かつ、上記距離L5の半分以下であれば、更に好ましい(すなわちL7<L3×0.5かつL7<L5×0.5)。また、上記第4の条件を満たす場合、上記距離L8は、上記距離L2よりも小さく、かつ、上記距離L6よりも小さいことが好ましく(L8<L2かつL8<L6)、上記距離L8が、上記距離L2の半分以下で、かつ、上記距離L6の半分以下であれば、より好ましい(すなわちL8<L2×0.5かつL8<L6×0.5)。これにより、めっき層PL1の無駄な領域をより効率的に減らして、封止部MRとめっき層PL1との接触面積をより効率的に減らすことができる。
また、上記第1の条件を満たす場合、平面視において、半導体チップCPの角部KD1はめっき層PL1の外周から離間していることが好ましく(すなわちL1>0)、上記距離L1が20μm以上であれば、更に好ましい(すなわちL1≧20μm)。なお、平面視において、半導体チップCPの角部KD1がめっき層PL1の外周から離間していることは、上記距離L1がゼロより大きい(すなわちL1>0)ことに対応している。
同様に、上記第2の条件を満たす場合、平面視において、半導体チップCPの角部KD3はめっき層PL1の外周から離間していることが好ましく(すなわちL4>0)、上記距離L4が20μm以上であれば、更に好ましい(すなわちL4≧20μm)。また、上記第3の条件を満たす場合、平面視において、半導体チップCPの角部KD2はめっき層PL1の外周から離間していることが好ましく(すなわちL7>0)、上記距離L7が20μm以上であれば、更に好ましい(すなわちL7≧20μm)。また、上記第4の条件を満たす場合、平面視において、半導体チップCPの角部KD4はめっき層PL1の外周から離間していることが好ましく(すなわちL8>0)、上記距離L8が20μm以上であれば、更に好ましい(すなわちL8≧20μm)。
平面視において、半導体チップCPの各角部KD1、KD2,KD3,KD4をめっき層PL1の外周から離間させることが好ましく、距離L1,L4,L7,L8をそれぞれ20μm以上とすることが更に好ましい理由は、以下のようなものである。
すなわち、ダイボンディング工程では、半導体チップCPの搭載位置が、設計位置よりも若干ずれてしまう場合もあり得るが、そのような場合でも、搭載された半導体チップCPがめっき層PL1に平面視において内包されるようにしておくことが好ましい。なぜなら、もしも、搭載された半導体チップCPの下にめっき層PL1が存在しない領域があると、そこに接合材BDは充填されず、封止部MRの一部が半導体チップCPの裏面とダイパッドDPの上面DPaとの間に充填される虞があるからである。封止部MRの一部が半導体チップCPの裏面とダイパッドDPの上面DPaとの間に充填されてしまうと、半導体チップCPの裏面とめっき層PL1との接合材BDを介した接合に悪影響を与えてしまい、ダイパッドDP(めっき層PL1)からの半導体チップCPの剥離を生じさせる懸念がある。
このため、本実施の形態では、平面視において半導体チップCPがめっき層PL1に内包されるようにし、半導体チップCP(の裏面)全体の下方に接合材BDが存在し、半導体チップCP(の裏面)とめっき層PL1との間には、封止部MRは介在しないようにしている。これが、ダイボンディング工程で半導体チップCPの搭載位置のずれが生じた場合でも達成できるように、平面視において、半導体チップCPの各角部KD1、KD2,KD3,KD4をめっき層PL1の外周から離間させることが好ましく、距離L1,L4,L7,L8をそれぞれ20μm以上とすることが更に好ましい。そうすることで、ダイボンディング工程で半導体チップCPの搭載位置のずれが生じたとしても、搭載された半導体チップCPの下にめっき層PL1が存在しない箇所が生じるのを防止することができるため、封止部MRの一部が半導体チップCPの裏面とダイパッドDPの上面DPaとの間に充填されるのを防止することができる。このため、半導体装置の信頼性を向上させることができる。また、ダイボンディング工程の管理が容易になり、半導体装置の製造工程を行いやすくなる。また、半導体装置の製造歩留まりを向上させることができる。
一例を挙げると、距離L1,L4,L7,L8は、好適には、それぞれ50μm程度に設定することができる。また、距離L2,L3,L5,L6は、例えば、それぞれ150μm程度に設定することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
BD,BD1,BD101,BD201,BD301 接合材
BDR 接合材領域
BW ワイヤ
CP 半導体チップ
CP1,CP2,CP3,CP4 辺
DP,DP101,DP201,DP301 ダイパッド
DP1,DP2,DP3,DP4 辺
DPa 上面
DPb 下面
KD1,KD2,KD3,KD4 角部
L1,L2,L3,L4,L5,L6,L7,L8,L201 距離
LD リード
LF リードフレーム
MR 封止部
MRa 上面
MRb 下面
MRc1,MRc2,MRc3,MRc4 側面
PD パッド電極
PKG,PKG101,PKG201,PKG301 半導体装置
PL1,PL2,PL201,PL301 めっき層
R1 曲率半径
SD1,SD2,SD3,SD4,SD5,SD6,SD7,SD8 辺
TL 吊りリード
BDR 接合材領域
BW ワイヤ
CP 半導体チップ
CP1,CP2,CP3,CP4 辺
DP,DP101,DP201,DP301 ダイパッド
DP1,DP2,DP3,DP4 辺
DPa 上面
DPb 下面
KD1,KD2,KD3,KD4 角部
L1,L2,L3,L4,L5,L6,L7,L8,L201 距離
LD リード
LF リードフレーム
MR 封止部
MRa 上面
MRb 下面
MRc1,MRc2,MRc3,MRc4 側面
PD パッド電極
PKG,PKG101,PKG201,PKG301 半導体装置
PL1,PL2,PL201,PL301 めっき層
R1 曲率半径
SD1,SD2,SD3,SD4,SD5,SD6,SD7,SD8 辺
TL 吊りリード
Claims (20)
- 半導体チップと、
前記半導体チップを搭載する主面、および前記主面と反対側の裏面を有するチップ搭載部と、
複数のリードと、
前記半導体チップ、前記チップ搭載部の少なくとも一部、および前記複数のリードの少なくとも一部、を封止する封止体と、
を備える半導体装置であって、
前記チップ搭載部および前記複数のリードは、銅を主成分とする金属材料からなり、
前記チップ搭載部の前記主面の一部には、めっき層が形成され、
前記めっき層は、銀めっき層、金めっき層、または白金めっき層からなり、
前記半導体チップは、前記チップ搭載部の前記主面の前記めっき層上に、第1接合材を介して搭載され、
前記めっき層の面積は、前記半導体チップの面積よりも大きく、平面視において、前記半導体チップは前記めっき層に内包され、
前記チップ搭載部の前記主面のうち、前記めっき層が形成されていない第1領域の表面粗さは、前記複数のリードのうち、前記封止体から露出する第2領域の表面粗さよりも粗く、
平面視において、前記半導体チップは、第1方向に延在する第1チップ辺と、前記第1方向と直交する第2方向に延在する第2チップ辺と、前記第1チップ辺の反対側に位置しかつ前記第1方向に延在する第3チップ辺と、前記第2チップ辺の反対側に位置しかつ前記第2方向に延在する第4チップ辺と、前記第1チップ辺と前記第2チップ辺とにより形成される第1角部と、前記第2チップ辺と前記第3チップ辺とにより形成される第2角部と、前記第3チップ辺と前記第4チップ辺とにより形成される第3角部と、前記第4チップ辺と前記第1チップ辺とにより形成される第4角部と、を有し、
平面視において、前記めっき層は、前記第1チップ辺に沿うように延在する第1辺と、前記第2チップ辺に沿うように延在する第2辺と、前記第3チップ辺に沿うように延在する第3辺と、前記第4チップ辺に沿うように延在する第4辺と、を有し、
前記第1辺、前記第2辺、前記第3辺および前記第4辺は、それぞれ、前記めっき層の外周の一部を構成し、
前記めっき層の前記第1辺、前記第2辺、前記第3辺および前記第4辺のそれぞれの少なくとも一部に前記第1接合材が達しているが、平面視において前記第1接合材は前記めっき層から、はみ出しておらず、
平面視において、前記第1角部と前記第3角部とを結ぶ第1対角線に沿った第3方向における、前記半導体チップの前記第1角部と前記めっき層の外周との間の第1距離は、前記第2方向における前記めっき層の前記第1辺と前記半導体チップの前記第1チップ辺との間の第2距離以下で、かつ、前記第1方向における前記めっき層の前記第2辺と前記半導体チップの前記第2チップ辺との間の第3距離以下である、半導体装置。 - 請求項1記載の半導体装置において、
前記半導体チップ全体の下方に前記第1接合材があり、前記半導体チップと前記めっき層との間には、前記封止体は介在していない、半導体装置。 - 請求項1記載の半導体装置において、
前記第1距離は、前記第2距離よりも小さく、かつ、前記第3距離よりも小さく、
平面視において、前記半導体チップの前記第1角部は前記めっき層の外周から離間している、半導体装置。 - 請求項3記載の半導体装置において、
前記第1距離は、前記第2距離の半分以下であり、かつ、前記第3距離の半分以下である、半導体装置。 - 請求項3記載の半導体装置において、
前記第1距離は、20μm以上である、半導体装置。 - 請求項1記載の半導体装置において、
平面視において、前記第3方向における前記半導体チップの前記第3角部と前記めっき層の外周との間の第4距離は、前記第2方向における前記めっき層の前記第3辺と前記半導体チップの前記第3チップ辺との間の第5距離以下で、かつ、前記第1方向における前記めっき層の前記第4辺と前記半導体チップの前記第4チップ辺との間の第6距離以下であり、
平面視において、前記第2角部と前記第4角部とを結ぶ第2対角線に沿った第4方向における、前記半導体チップの前記第2角部と前記めっき層の外周との間の第7距離は、前記第3距離以下で、かつ、前記第5距離以下であり、
平面視において、前記第4方向における前記半導体チップの前記第4角部と前記めっき層の外周との間の第8距離は、前記第2距離以下で、かつ、前記第6距離以下である、半導体装置。 - 請求項1記載の半導体装置において、
平面視において、前記めっき層は、前記第1辺と第2辺との間をつなぐ第5辺と、前記第2辺と第3辺との間をつなぐ第6辺と、前記第3辺と第4辺との間をつなぐ第7辺と、前記第4辺と第1辺との間をつなぐ第8辺と、を有する、半導体装置。 - 請求項7記載の半導体装置において、
平面視において、前記第5辺は、第1曲率半径を有する曲線であり、
前記第1曲率半径は、前記第2距離以上で、かつ、前記第3距離以上であり、
前記第1距離は、前記第3方向における、前記半導体チップの前記第1角部と前記めっき層の前記第5辺との間の距離に対応している、半導体装置。 - 請求項7記載の半導体装置において、
平面視において、前記第5辺は、前記第1および第2方向に交差する第5方向に延在する直線であり、
前記第1距離は、前記第3方向における、前記半導体チップの前記第1角部と前記めっき層の前記第5辺との間の距離に対応している、半導体装置。 - 請求項1記載の半導体装置において、
前記第1接合材は、導電性材料と樹脂材料とを含有する導電性接合材からなる、半導体装置。 - 請求項1記載の半導体装置において、
前記第1接合材は、焼結金属からなる、半導体装置。 - 請求項1記載の半導体装置において、
前記半導体チップの複数のパッド電極と前記複数のリードとを電気的に接続する複数のワイヤを更に有し、
前記封止体は、前記複数のワイヤを封止している、半導体装置。 - 請求項1記載の半導体装置において、
前記チップ搭載部の前記裏面は、前記封止体から露出されている、半導体装置。 - 請求項13記載の半導体装置において、
前記チップ搭載部の前記主面のうち、前記めっき層が形成されていない前記第1領域の表面粗さは、前記チップ搭載部の前記裏面の表面粗さよりも粗い、半導体装置。 - 請求項1記載の半導体装置において、
前記チップ搭載部の前記封止体に接する領域は、粗面化されている、半導体装置。 - 請求項1記載の半導体装置において、
前記めっき層は銀めっき層である、半導体装置。 - (a)めっき層が部分的に形成された主面を有するチップ搭載部と、複数のリードと、を有するリードフレームを準備する工程、
(b)前記リードフレームの前記チップ搭載部の前記主面の前記めっき層上に、接合材を介して半導体チップを搭載する工程、
(c)前記接合材を硬化させる工程、
(d)前記半導体チップと前記チップ搭載部の少なくとも一部と前記複数のリードの少なくとも一部とを封止する封止体を形成する工程、
を有する半導体装置の製造方法であって、
前記(a)工程で準備された前記リードフレームは、銅を主成分とする金属材料からなり、前記チップ搭載部のうち、前記封止体で覆われる予定領域の表面粗さは、前記複数のリードのうち、前記封止体から露出する予定領域の表面粗さよりも粗く、
前記めっき層は、銀めっき層、金めっき層、または白金めっき層からなり、
前記(b)工程で前記半導体チップを搭載した状態で、平面視において、前記半導体チップは、第1方向に延在する第1チップ辺と、前記第1方向と直交する第2方向に延在する第2チップ辺と、前記第1チップ辺の反対側に位置しかつ前記第1方向に延在する第3チップ辺と、前記第2チップ辺の反対側に位置しかつ前記第2方向に延在する第4チップ辺と、前記第1チップ辺と前記第2チップ辺とにより形成される第1角部と、前記第2チップ辺と前記第3チップ辺とにより形成される第2角部と、前記第3チップ辺と前記第4チップ辺とにより形成される第3角部と、前記第4チップ辺と前記第1チップ辺とにより形成される第4角部と、を有し、
前記(b)工程で前記半導体チップを搭載した状態で、平面視において、前記めっき層は、前記第1チップ辺に沿うように延在する第1辺と、前記第2チップ辺に沿うように延在する第2辺と、前記第3チップ辺に沿うように延在する第3辺と、前記第4チップ辺に沿うように延在する第4辺と、を有し、前記めっき層の面積は、前記半導体チップの面積よりも大きく、平面視において前記半導体チップは前記めっき層に内包され、
前記(b)工程で前記半導体チップを搭載した状態で、平面視において、前記第1角部と前記第3角部とを結ぶ第1対角線に沿った第3方向における、前記半導体チップの前記第1角部と前記めっき層の外周との間の第1距離は、前記第2方向における前記めっき層の前記第1辺と前記半導体チップの前記第1チップ辺との間の第2距離以下で、かつ、前記第1方向における前記めっき層の前記第2辺と前記半導体チップの前記第2チップ辺との間の第3距離以下であり、
前記(b)工程では、前記接合材は導電性材料と樹脂材料とを含有し、前記めっき層の前記第1辺、前記第2辺、前記第3辺および前記第4辺のそれぞれの少なくとも一部に前記接合材が到達するが、平面視において前記接合材は前記めっき層から、はみ出さない、半導体装置の製造方法。 - 請求項17記載の半導体装置の製造方法において、
前記(c)工程では、前記接合材は、前記導電性材料として複数の銀粒子を含有している、半導体装置の製造方法。 - 請求項17記載の半導体装置の製造方法において、
前記(b)工程後で、前記(c)工程前に、
(b1)前記半導体チップの複数のパッド電極と前記複数のリードとを複数のワイヤを介して電気的に接続する工程、
を更に有し、
前記封止体は、前記複数のワイヤも封止する、半導体装置の製造方法。 - 請求項17記載の半導体装置の製造方法において、
前記(a)工程で準備された前記リードフレームにおいて、前記チップ搭載部のうち、前記封止体で覆われる予定領域は、粗面化されている、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017161816A JP2019040994A (ja) | 2017-08-25 | 2017-08-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017161816A JP2019040994A (ja) | 2017-08-25 | 2017-08-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019040994A true JP2019040994A (ja) | 2019-03-14 |
Family
ID=65725874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017161816A Pending JP2019040994A (ja) | 2017-08-25 | 2017-08-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019040994A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020195847A1 (ja) * | 2019-03-26 | 2020-10-01 | ||
WO2020240866A1 (ja) * | 2019-05-31 | 2020-12-03 | Jx金属株式会社 | 半導体デバイス |
WO2021182047A1 (ja) * | 2020-03-11 | 2021-09-16 | ローム株式会社 | 半導体装置 |
-
2017
- 2017-08-25 JP JP2017161816A patent/JP2019040994A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020195847A1 (ja) * | 2019-03-26 | 2020-10-01 | ||
WO2020195847A1 (ja) * | 2019-03-26 | 2020-10-01 | ローム株式会社 | 電子装置および電子装置の製造方法 |
CN113632215A (zh) * | 2019-03-26 | 2021-11-09 | 罗姆股份有限公司 | 电子装置以及电子装置的制造方法 |
JP7312814B2 (ja) | 2019-03-26 | 2023-07-21 | ローム株式会社 | 電子装置および電子装置の製造方法 |
WO2020240866A1 (ja) * | 2019-05-31 | 2020-12-03 | Jx金属株式会社 | 半導体デバイス |
WO2021182047A1 (ja) * | 2020-03-11 | 2021-09-16 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108109927B (zh) | 半导体器件及其制造方法 | |
US10134659B2 (en) | Semiconductor device with overlapped lead terminals | |
KR101645771B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
TWI639214B (zh) | Semiconductor device and method of manufacturing the same | |
TW200845351A (en) | Semiconductor device, leadframe and manufacturing method of semiconductor device | |
JP2008153432A (ja) | 半導体装置およびその製造方法 | |
JP2019040994A (ja) | 半導体装置およびその製造方法 | |
JP2019186326A (ja) | 半導体装置およびその製造方法 | |
WO2023098545A1 (zh) | 大电流功率半导体器件的封装结构及其封装方法 | |
TW510158B (en) | Heat dissipation structure for semiconductor device | |
US6661081B2 (en) | Semiconductor device and its manufacturing method | |
US20220157700A1 (en) | Two sided bondable lead frame | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2019029662A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6860334B2 (ja) | 半導体装置 | |
JP7088224B2 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013239658A (ja) | 半導体デバイス | |
JP6472568B2 (ja) | 半導体装置の製造方法 | |
JP2019102568A (ja) | 半導体装置およびその製造方法 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
KR200483254Y1 (ko) | 반도체 패키지 | |
JP5385438B2 (ja) | 半導体装置 |