JP2004228166A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004228166A JP2004228166A JP2003011647A JP2003011647A JP2004228166A JP 2004228166 A JP2004228166 A JP 2004228166A JP 2003011647 A JP2003011647 A JP 2003011647A JP 2003011647 A JP2003011647 A JP 2003011647A JP 2004228166 A JP2004228166 A JP 2004228166A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- sealing body
- resin sealing
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】従来における半導体装置では、特に、ＱＦＮ型のパッケージではリードの露出面のみで実装基板の導電パターンと接続していたため、実装面積が小さく、所望の実装強度が得られ難いという問題があった。
【解決手段】本発明における半導体装置では、樹脂パッケージ２２から露出するリード２３に切断時に発生するバリ３４を樹脂パッケージ２２の実装面から突出して形成させる。そのことで、半導体装置を実装基板４１の所望の導電パターン４２と半導体装置のリード２３とを半田４３を介して実装するが、このとき、バリ３４を半田４３内に食い込ませて固着することができる。その結果、バリ３４によるアンカー効果を得ることができ、実装強度を向上させることができる。
【選択図】 図４
【解決手段】本発明における半導体装置では、樹脂パッケージ２２から露出するリード２３に切断時に発生するバリ３４を樹脂パッケージ２２の実装面から突出して形成させる。そのことで、半導体装置を実装基板４１の所望の導電パターン４２と半導体装置のリード２３とを半田４３を介して実装するが、このとき、バリ３４を半田４３内に食い込ませて固着することができる。その結果、バリ３４によるアンカー効果を得ることができ、実装強度を向上させることができる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は実装リードを樹脂封止体裏面に有する小型パッケージの半導体装置において、樹脂封止体側面から露出するリードの一部のバリを利用し、実装強度を向上させる技術に関する。
【０００２】
【従来の技術】
半導体装置は、年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が４方向より導出されるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置およびＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置が使用されるようになってきている。その一方で、半導体装置では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そのため、実装面積の低減を求められる半導体装置では、樹脂封止体裏面からリードを露出させ、その実装面積をチップサイズと同等あるいはわずかに大きくするＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型のパッケージが利用されている。
【０００３】
従来の半導体装置の製造方法では、１枚の基板上に複数の搭載部を形成し、複数の半導体素子を固着し、一括して樹脂モールドした後、個々の半導体装置に分割する製造方法が知られており、この製法では、樹脂封止体裏面に外部電極を形成し、実装面積の低減を実現している（例えば、特許文献１。）。
【０００４】
従来の半導体装置では、アイランド及びリードの形成されたリードフレームを準備し、アイランド上に半導体素子を固着し、半導体素子のパッドとリードとを金属細線で接続する。その後、樹脂モールドし樹脂封止体を形成するが、このとき、半導体装置では、アイランドをリードフレームに固定する吊りリードが樹脂封止体側面に露出する構造となる（例えば、特許文献２。）。
【０００５】
以下に、図８〜図１０を参照として、従来の半導体装置の構造に関し簡単に説明する。図８は基板上に形成された導電パターンを説明するための平面図であり、図９は半導体装置の実装面を説明するための平面図であり、図１０は半導体装置を説明するための図である。
【０００６】
図８（Ａ）に示すように、例えば、セラミックやガラスエポキシから成る基板１上には、例えば、タングステン等の金属ペーストの印刷と、金の電解メッキにより導電パターンが形成されている。基板１上には、複数の搭載部２が形成されており、個々の搭載部２には、アイランド部３とリード部４が形成されている。そして、アイランド部３は半導体チップ１２（図１０参照）が固着される箇所であり、リード部４は半導体チップ１２の電極パッド１３（図１０参照）とワイヤ接続する箇所である。また、アイランド部３からは２本の第１の連結部５が延在し、隣の搭載部２のリード部４と連結する。更に、リード部４からは各々第２の連結部６が、第１の連結部５と直行する方向に延在し、隣の搭載部２のリード部４と連結する。
【０００７】
図８（Ｂ）に示すように、基板１にはスルーホール７が設けられ、スルーホール７内にはタングステン等の導電部材が埋設されている。そして、アイランド部３及びリード部４は、スルーホール７を介して基板１裏面に設けられた外部電極８、９とそれぞれ接続する。
【０００８】
図９に示すように、基板１裏面にはアイランド部３に対応した外部電極８が２箇所、各々のリード部４に対応した外部電極９が２箇所、搭載部２毎に形成されている。この構造により、裏面実装構造を実現している。
【０００９】
【特許文献１】
特開２０００−２３２１８３号公報（第３−４頁、第２−３図）
【特許文献２】
特開平１１−１６８１６７号公報（第２−３頁、第１−５図）
【００１０】
【発明が解決しようとする課題】
上述したように、従来の半導体装置では、基板１上に複数形成された搭載部２のアイランド部５及びリード部６は、それぞれ第１の連結部５及び第２の連結部６を介して連結していた。そのため、図１０（Ａ）に示すように、ダイシング工程により、個々の半導体装置に分割されると、基板１と樹脂封止体１０との間からは、第１の連結部５及び第２の連結部６とが露出する。そして、図１０（Ｂ）に示すように、第１の連結部５及び第２の連結部６には、ダイシング工程によりその切断方向にバリ１１が発生している。その結果、従来の半導体装置では、樹脂封止体１０側面に形成されたバリ１１によりショート等が発生するという問題があった。また、発生したバリ１１はその強度が弱く、実装基板への実装時に機械的振動等により破砕し、屑となり実装不良等を引き起こすという問題があった。
【００１１】
また、従来の半導体装置では、例えば、その実装面での長辺×短辺が１．０ｍｍ×０．８ｍｍという微細な構造であり、且つ上述したように裏面実装構造であるため、従来の半導体装置を実装基板に実装後、その実装状況を確認することが困難であるという問題があった。
【００１２】
【課題を解決するための手段】
上記した各事情に鑑みて成されたものであり、本発明の半導体装置では、少なくとも導電性材料から成るアイランド及びリードと、該アイランド上に固着される半導体素子と、前記アイランド、前記リード及び前記半導体素子とを封止する樹脂封止体とを有する半導体装置において、前記リードは前記樹脂封止体の実装面及び該実装面と少なくとも１側辺を共通とする前記樹脂封止体の側面とから露出し、前記樹脂封止体から露出する前記リードは前記樹脂封止体の実装面よりも突出するバリを有し、且つ前記半導体装置は半田を介して所望の導電パターンが形成された実装基板に固着される際には、前記バリを前記半田内に食い込ませることを特徴とする。従って、本発明の半導体装置では、必然的に樹脂封止体側面にはリードの一部が露出し、そのリードの一部はダイシングされる際にバリが発生する。しかし、本発明の半導体装置では、このバリを樹脂封止体の実装面よりも突出させ、半田内に食い込ませることでアンカー効果の向上を図ることを目的とする。
【００１３】
また、本発明の半導体装置では、前記半田は前記樹脂封止体の側面に露出する前記リードの露出面まで這い上がることを特徴とする。従って、本発明の半導体装置では、樹脂封止体側面に露出したリードの一部も半田の実装領域として用いる。そのことで、微細な樹脂封止体の裏面では、その実装状況の確認が困難であるが、本発明では、樹脂封止体の側面に半田の実装構造を形成することで、その実装状況の外観検査の容易化を実現することができる。
【００１４】
更に、本発明の半導体装置の製造方法では、導電性材料から成り、少なくともアイランド及び該アイランドの周囲に形成されたリードとから成る搭載部を有するリードフレームを準備する工程と、該アイランド上に半導体素子を固着し、該半導体素子の電極パッドと前記リードとを導電部材により電気的に接続する工程と、少なくとも前記アイランド、前記リード及び前記半導体素子を封止する樹脂封止体を形成する工程とを有する半導体装置の製造方法において、前記樹脂封止体及び前記リードフレームを切断する際に、前記樹脂封止体の側面から露出する前記リードにバリを発生させ、前記バリを前記樹脂封止体の実装面よりも突出させる切断工程とを有することを特徴とする。従って、本発明の半導体装置の製造方法では、樹脂封止体の側面から露出するリードの切断時発生するバリを樹脂封止体の実装面よりも突出して形成することができる。そのことで、本発明の半導体装置を実装基板に実装すると、前記バリのアンカー効果により実装強度を向上させることができる。
【００１５】
【発明の実施の形態】
以下に、本発明における半導体装置およびその製造方法において、図１〜図７を参照として説明する。
【００１６】
先ず、図１〜図４を用いて、本発明の一実施の形態であるＱＦＮ型の半導体装置について説明する。図１（Ａ）は本発明の半導体装置の斜視図であり、図１（Ｂ）は本発明の半導体装置裏面の斜視図であり、図２は図１（Ａ）に示した本発明の半導体装置のＸ−Ｘ線方向の断面図であり、図３は本発明の半導体装置の特徴部の斜視図であり、図４は本発明の半導体装置を実装基板上に固着した状態を説明する図である。
【００１７】
図１（Ａ）及び（Ｂ）に示すように、本実施の形態における半導体装置２１では、絶縁性樹脂からなる樹脂パッケージ２２の側面２４及び裏面２６からリード２３が露出している。本実施の形態では、樹脂パッケージ２２の側面２４から露出するリード２３の露出面２３１は、その側面２４とほぼ同一面を形成している。そして、少なくともリード２３の露出面２３１の一部は、その露出する樹脂パッケージ２２の側面の１側辺２５まで露出しており、その側辺２５を介して樹脂パッケージ２２の裏面２６に露出するリード２３の露出面２３２と連続している。尚、本実施の形態では、樹脂パッケージ２２の裏面２６に露出するリード２３の露出面２３２も、その側面２４とほぼ同一面を形成している。
【００１８】
尚、樹脂パッケージ２２の側面２４に露出するリード２３の露出面２３１は本実施の形状に限定する必要は無い。例えば、ダイシングブレードの消耗を抑制するため、露出面２３１がＴ字型に露出しても良いし、後述するリード２３のバリが樹脂パッケージ２２の裏面よりも突出する位置であれば、樹脂パッケージ２２の側面２４から露出する露出面２３１が側辺２５から離間した位置でも良い。
【００１９】
図２に示すように、本実施の形態における半導体装置２１の断面構造では、アイランド３１上には、例えば、Ａｇペースト等の導電ペースト３２を介して半導体素子３３が固着されている。そして、半導体素子３３の電極パッド部（図示せず）とリード２３とは金属細線３５を介して電気的に接続している。
【００２０】
本実施の形態では、リードフレームは、例えば、厚さが約１００〜２５０μｍの銅を主材料とするフレームから成る。そのリードフレームには、アイランド３１及びその周囲に配置されるリード２３から成る搭載部が複数形成されている。そして、図示の如く、本実施の形態では、樹脂パッケージ２２の裏面２６からはリード２３及びアイランド３１が露出している。尚、リードフレームの材料としては、Ｆｅ−Ｎｉを主材料としても良いし、他の金属材料でも良い。
【００２１】
図３に示すように、上述したように、本実施の形態では、樹脂パッケージ２２から露出するリード２３の露出面２３１、２３２からはバリ３４が発生している。そして、リード２３のバリ３４は、例えば、１０〜３０μｍ程度であり、つまり、本実施の形態では、樹脂パッケージ２２の側辺２５までリード２３が露出しており、リード２３のバリ３４は樹脂パッケージ２２の裏面２６から、例えば、１０〜３０μｍ程度突出していることとなる。尚、樹脂パッケージ２２の側面２４から露出するリード２３の露出面２３１は、必ずしも樹脂パッケージ２２の裏面２６の露出面２３２と連続していなくても良い。本実施の形態では、樹脂パッケージ２２の側面２４から露出するリード２３の露出面２３１は、少なくとも、その露出面２３１から形成されるバリ３４が樹脂パッケージ２２の裏面２６よりも突出する位置に形成されていれば良い。
【００２２】
図４に示すように、本実施の形態における半導体装置は、導電パターン４２が形成された実装基板４１上に、所望の導電パターン４２とリード２３とが、例えば、半田４３を介して固着される。このとき、図３を用いて上述したように、本実施の形態では、樹脂パッケージ２２の側面２４に形成されるリード２３のバリ３４は、樹脂パッケージ２２の実装面よりも突出している。また、バリ３４は、切断工程時において、ブレード５４（図７参照）とリードフレーム５１（図５参照）との摩擦熱等によりリードフレームが伸縮し、その後、硬化することで、５〜３０μｍ程度の厚みＷを有する。そして、リード２３と導電パターン４２とは、半田４３を介してそれぞれの露出面で固着されるが、この固着構造に加えてリード２３のバリ３４が半田４３内に存在することで、アンカー効果を得ることができる。そのことで、本実施の形態の半導体装置のように、ＱＦＮ型のパッケージでは実装面積が小さく、所望の実装強度を確保することが困難であったが、本実施の形態では、リード２３のバリ３４によるアンカー効果により、実装強度を向上させることができる。
【００２３】
また、本実施の形態における半導体装置では、実装に用いられる半田４３が樹脂パッケージ２２の側面２４に露出するリードの露出面２３１まで這い上がるので、リード２３のバリ３４の大部分は、実装後は半田４３内に含まれている。そして、リード２３のバリ３４の発生方向は、主に、樹脂パッケージ２２の実装面側である。そのため、半導体装置の隣接するリード２３間でバリ３４によりショートすることも無く、また、バリ３４の強度は弱いが、厚みＷを有し、且つ、半田４３内に含まれることで、破砕し、屑となることを防ぐことができる。
【００２４】
また、本実施の形態における半導体装置では、樹脂パッケージ２２の裏面２６にリード２３が露出し、そのリード２３と実装基板４１の導電パターン４２が実装される。このとき、本実施の形態の半導体装置２１はそのパッケージサイズが微細であり、且つ裏面実装のため、その実装状況の外観検査が困難である。しかしながら、上述の如く、本実施の形態では、実装に用いられる半田４３が樹脂パッケージ２２の側面２４に露出するリードの露出面２３１まで這い上がる。また、樹脂パッケージ２２の側面２４及び裏面２６にリード２３の露出面２３１、２３２が一体となっている。そのことで、本実施の形態では、樹脂パッケージ２２の側面２４側から実装状況を目視確認することができるので、市場不良の低減、歩留まりの向上を実現することができる。
【００２５】
次に、図５〜図７を用いて、本発明の一実施の形態であるＱＦＮ型の半導体装置の製造方法について説明する。図５は本発明の半導体装置の製造方法に用いるリードフレームの平面図であり、図６（Ａ）はリードフレーム上の１つの搭載部を説明する平面図であり、図６（Ｂ）はダイボンド及びワイヤーボンディング工程を説明する図であり、図７（Ａ）は樹脂モールド工程を説明する図であり、図７（Ｂ）は個々の半導体装置へ切断する工程を説明する図であり、図７（Ｃ）は樹脂パッケージを切断時の断面図である。尚、製造方法の説明にあたり、上述した半導体装置の説明に用いた図面および符番で同一の構成要素については、同一の図面および符番を用いることとする。
【００２６】
第１の工程は、図５および図６（Ａ）に示すように、リードフレームを準備する工程である。
【００２７】
図５に示すように、本実施の形態に用いるリードフレーム５１は、例えば、厚さが約１００〜２５０μｍ程度の銅を主材料とするフレームから成る。しかし、Ｆｅ―Ｎｉを主材料としても良いし、他の金属材料でも良い。そして、リードフレーム５１上には一点鎖線で示した１個の半導体装置に対応するユニットを示す搭載部５２が複数個形成されている。図５では、４つの搭載部５２を図示しているが、例えば、この４つの搭載部５２が１つの集合ブロックを形成し、この集合ブロック毎に一体の樹脂モールドされる。そして、リードフレーム５１上には、この集合ブロックが複数形成される。
【００２８】
具体的には、図６（Ａ）に示すように、搭載部５２は、主に、アイランド３１とアイランド３１を支持する吊りリード５３と、アイランド３１の４側辺の近傍に位置し、この４側辺を囲み隣接する搭載部５２の共通のタイバー５４へと延在される複数のリード２３とから構成されている。そして、吊りリード５３はアイランド３１の４つのコーナー部から延在し、それぞれの方向のリード２３を支持するタイバー５４の交差する支持領域５５と連結する。支持領域５５はリードフレーム５１と一体となっており、この構造により、アイランド３１がリードフレーム５１に支持されている。
【００２９】
そして、本実施の形態では、リードフレーム５１の吊りリード５３でハッチング５６で示す領域は、リードフレーム５１の裏面からエッチングされ、例えば、０．０５〜０．１５μｍ程度、リードフレーム５１の裏面から窪んでいる。また、リード２３でハッチング５７で示す領域は、リードフレーム５１の表面からエッチングされ、例えば、０．０５〜０．１８μｍ程度、リードフレーム５１の表面から窪んでいる。そのため、図１（Ｂ）に示すように、吊りリード５３裏面には樹脂が充填され、樹脂パッケージ２２の裏面２６からはリード２３、アイランド３１が露出する構造となる。
【００３０】
尚、図示はしていないが、この第１の工程において、リードフレーム５１にエッチングを行い、上述した構造を形成した後、リードフレーム５１の裏面にはシート５３（図７参照）が貼り合わせられる。そのことにより、リードフレーム５１はシート５３上に一体に支持され、また、シート５３は後工程の樹脂パッケージ２２形成時に絶縁性樹脂のストッパーとして用いられる。そして、本実施の形態では、シート５３は、例えば、耐熱性に優れたポリイミドシートや耐熱ＰＥＴ等が用いられる。
【００３１】
第２の工程は、図６（Ｂ）に示す如く、リードフレーム５１のアイランド３１上に半導体素子３３をダイボンドし、その半導体素子３３の電極パッド部（図示せず）とリード２３とを金属細線３５でワイヤーボンドし、電気的に接続する工程である。
【００３２】
本工程では、リードフレーム５１の各搭載部５２毎に、アイランド３１表面にＡｇペーストなどの導電ペースト３２によって半導体素子３３をダイボンドし固定する。その後、半導体素子３３の電極パッド部とリード２３とを金属細線３５にて接続する。そして、細線としては、例えば、Ａｕ線より成る。このとき、金属細線３５はワイヤーボンディングにより、電極パッド部にはボールボンディングし、リード２３側はステッチボンディングし接続する。尚、図示はしていないが、アイランド３１上には導電ペーストとの接着性を考慮して銀メッキや金メッキを施す場合もある。また、リード２３上には金属細線３５の接着性が考慮して銀メッキやニッケルメッキが施される。その他、使用用途に応じて半導体素子３３の接着手段としては、Ａｕ−Ｓｉ箔、半田等のロウ材、絶縁材料から成る接着材またはフィルム等も用いられる。
【００３３】
第３の工程は、図７（Ａ）に示す如く、樹脂封止金型を用いてリードフレーム上の搭載部を樹脂でモールドする工程である。
【００３４】
先ず、トランスファーモールドに用いる金型を準備し、表面には複数の半導体素子３３が固着され、裏面にはシートが貼られたリードフレーム５１を金型に設置する。そして、金型内に絶縁性樹脂を充填することで、例えば、図６に示したように、４つの搭載部５２を１つの集合ブロックとした共通の樹脂パッケージ２２をリードフレーム５１上に形成する。
【００３５】
第４の工程は、樹脂パッケージ２２から露出しているリードフレーム５１にメッキを施す工程である。
【００３６】
本工程では、リード酸化防止、半田濡れ性等が考慮されリードフレーム５１にメッキを施す。このときは、複数の搭載部５２が形成されたリードフレーム５１全体にメッキを施す。例えば、リードフレーム５１またはリードフレーム５１を乗せるメッキ補助ラック側をカソード電極、メッキ浴槽側にアノード電極を準備し、一度に複数のリードフレーム５１にメッキを施す。このとき、メッキ浴槽には、Ｐｄ、Ｓｎ、Ｎｉ、Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ａｕ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ等のメッキ液を準備し、これらのメッキ液の組み合わせにより、少なくとも１層のメッキ膜がリードフレーム５１に施される。尚、リードフレーム５１にＰｄメッキを採用する場合は、樹脂モールド工程前に、予め、Ｐｄメッキが施されたリードフレーム５１が用いられる。
【００３７】
第５の工程は、図７（Ｂ）及び（Ｃ）に示す如く、リードフレーム５１上に共通モールドされた樹脂パッケージ２２を切断し、個々の半導体装置に分離する工程である。
【００３８】
本工程では、リードフレーム５１から搭載部５２毎に樹脂パッケージ２２を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード５４を用い、ダイシングライン５５に沿って樹脂パッケージ２２とリードフレーム５１の一部とを同時にダイシングすることにより、搭載部５２毎に分割した半導体装置を形成する。尚、上述の如く、樹脂パッケージ２２とリードフレーム５１とは同一の切断工程で切断されるので、樹脂パッケージ２２の側面２４とリードの露出面２３１（図１参照）とはほぼ同一の平面を形成することとなる。
【００３９】
このとき、本実施の形態では、図７（Ｃ）に示すように、樹脂パッケージ２２の表面、つまり、樹脂パッケージ２２の実装面の反対面からダイシングブレード５４により切断する。その後、個別にされた半導体装置２１は実装基板４１の導電パターン４２上に、例えば、半田４３を介して固着されるが、上述の如く、リード２３のバリ３４によりアンカー効果を得ることができる。
【００４０】
また、本実施の形態では、図６（Ａ）のハッチング５７で示したように、リードフレーム５１のリード２３表面からエッチングにより、凹部５６を設けた領域をダイシングする。そのことで、ダイシングブレード５４は、リードフレーム５１を切断する部分を低減することができ、ダイシングブレード５４はその負担を軽減でき、長期間の使用が可能となる。
【００４１】
このとき、本実施の形態では、凹部５６は、ダイシングライン５５の両端よりも内側に形成している。そのことで、樹脂パッケージ２２の側面２４から露出するリードの露出面２３１は、ほぼリードフレーム５１厚を有し、実装面積を増大させることができる。尚、本実施の形態では、リードフレーム５１の表面に２箇所の凹部５６を設けているが、この実施例に限定する必要はない。例えば、ダイシングブレード５４との当接面全体に凹部５６を設けても良いし、リードフレーム５１裏面に凹部５６を設けても良い。
【００４２】
尚、本実施の形態では、ＱＦＮ型のパッケージについて説明したが、この場合に限定するものではなく、例えば、ＱＦＰ型のパッケージの際にもリードのバリによるアンカー効果は得ることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４３】
【発明の効果】
上述したように、第１に、本発明の半導体装置では、樹脂パッケージから露出するリードに対し、パッケージを切断時に発生するバリを樹脂パッケージの実装面方向に形成し、且つそのリードのバリを樹脂パッケージの実装面よりも突出させている。そのことで、本発明の半導体装置を実装基板の所望の導電パターン上に実装する際には、リードの露出面と半田とによる実装の他に、バリが半田内に食い込むことでのアンカー効果を得ることができる。その結果、本発明では、リードの露出面と半田とによる実装及びバリによるアンカー効果とを合わせることで、実装強度の向上を実現できる。
【００４４】
第２に、本発明の半導体装置では、樹脂パッケージの側面にその側面とほぼ同一面を形成し、露出するリードの露出面を樹脂パッケージの実装面を成す側辺まで、またはその近傍領域まで配置している。そのことで、特に、ＱＦＮ型のパッケージのように、微細、且つ裏面実装型の半導体装置では、実装基板に実装後半田の実装状況を確認し難いが、本発明では、実装に用いる半田が樹脂パッケージ側面のリードまで這い上がる。その結果、本発明では、実装基板上に実装後の半導体装置の実装状況をその場で外観検査することができ、市場不良の低減、歩留まりの向上を実現することができる。
【００４５】
第３に、本発明の半導体装置の製造方法では、リードフレーム上に形成される複数の搭載部を一体に樹脂モールドし、その後、共通の樹脂パッケージを切断し、個々の半導体装置へと分割する。このとき、本発明では、樹脂パッケージから露出するリードの露出面に対し、樹脂パッケージの実装面側にバリを突出させる。そのことで、本発明では、第１の効果で上述したように、半導体装置を実装基板に実装したときの実装強度の向上を実現できる。
【００４６】
第４に、本発明の半導体装置の製造方法では、複数の搭載部が含まれる共通の樹脂パッケージを切断時に、ダイシングラインに掛かるリードフレームの少なくとも表面または裏面にエッチングにより凹部を形成する。そのことで、ダイシング時にダイシングブレードはリードフレームを切断する領域を低減でき、ブレードの摩耗を抑制することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明するための（Ａ）斜視図、（Ｂ）斜視図である。
【図２】本発明の半導体装置を説明するための断面図である。
【図３】本発明の半導体装置の特徴部を説明するための斜視図である。
【図４】本発明の半導体装置を実装基板上に固着した状態を説明するための概略図である。
【図５】本発明の半導体装置の製造方法を説明するための平面図である。
【図６】本発明の半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）平面図である。
【図７】本発明の半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【図８】従来の半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図９】従来の半導体装置を説明するための平面図である。
【図１０】従来の半導体装置を説明するための（Ａ）斜視図、（Ｂ）断面図である。
【符号の説明】
２１ 半導体装置
２２ 樹脂パッケージ
２３ リード
２４ 側面
２５ 側辺
２６ 裏面
３１ アイランド
３２ 導電ペースト
３３ 半導体素子
３４ バリ
３５ 金属細線
４１ 実装基板
４２ 導電パターン
４３ 半田
５１ リードフレーム
５２ 搭載部
５３ シート
５４ ブレード
５５ ダイシングライン
５６ 凹部
【発明の属する技術分野】
本発明は実装リードを樹脂封止体裏面に有する小型パッケージの半導体装置において、樹脂封止体側面から露出するリードの一部のバリを利用し、実装強度を向上させる技術に関する。
【０００２】
【従来の技術】
半導体装置は、年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が４方向より導出されるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置およびＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置が使用されるようになってきている。その一方で、半導体装置では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そのため、実装面積の低減を求められる半導体装置では、樹脂封止体裏面からリードを露出させ、その実装面積をチップサイズと同等あるいはわずかに大きくするＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型のパッケージが利用されている。
【０００３】
従来の半導体装置の製造方法では、１枚の基板上に複数の搭載部を形成し、複数の半導体素子を固着し、一括して樹脂モールドした後、個々の半導体装置に分割する製造方法が知られており、この製法では、樹脂封止体裏面に外部電極を形成し、実装面積の低減を実現している（例えば、特許文献１。）。
【０００４】
従来の半導体装置では、アイランド及びリードの形成されたリードフレームを準備し、アイランド上に半導体素子を固着し、半導体素子のパッドとリードとを金属細線で接続する。その後、樹脂モールドし樹脂封止体を形成するが、このとき、半導体装置では、アイランドをリードフレームに固定する吊りリードが樹脂封止体側面に露出する構造となる（例えば、特許文献２。）。
【０００５】
以下に、図８〜図１０を参照として、従来の半導体装置の構造に関し簡単に説明する。図８は基板上に形成された導電パターンを説明するための平面図であり、図９は半導体装置の実装面を説明するための平面図であり、図１０は半導体装置を説明するための図である。
【０００６】
図８（Ａ）に示すように、例えば、セラミックやガラスエポキシから成る基板１上には、例えば、タングステン等の金属ペーストの印刷と、金の電解メッキにより導電パターンが形成されている。基板１上には、複数の搭載部２が形成されており、個々の搭載部２には、アイランド部３とリード部４が形成されている。そして、アイランド部３は半導体チップ１２（図１０参照）が固着される箇所であり、リード部４は半導体チップ１２の電極パッド１３（図１０参照）とワイヤ接続する箇所である。また、アイランド部３からは２本の第１の連結部５が延在し、隣の搭載部２のリード部４と連結する。更に、リード部４からは各々第２の連結部６が、第１の連結部５と直行する方向に延在し、隣の搭載部２のリード部４と連結する。
【０００７】
図８（Ｂ）に示すように、基板１にはスルーホール７が設けられ、スルーホール７内にはタングステン等の導電部材が埋設されている。そして、アイランド部３及びリード部４は、スルーホール７を介して基板１裏面に設けられた外部電極８、９とそれぞれ接続する。
【０００８】
図９に示すように、基板１裏面にはアイランド部３に対応した外部電極８が２箇所、各々のリード部４に対応した外部電極９が２箇所、搭載部２毎に形成されている。この構造により、裏面実装構造を実現している。
【０００９】
【特許文献１】
特開２０００−２３２１８３号公報（第３−４頁、第２−３図）
【特許文献２】
特開平１１−１６８１６７号公報（第２−３頁、第１−５図）
【００１０】
【発明が解決しようとする課題】
上述したように、従来の半導体装置では、基板１上に複数形成された搭載部２のアイランド部５及びリード部６は、それぞれ第１の連結部５及び第２の連結部６を介して連結していた。そのため、図１０（Ａ）に示すように、ダイシング工程により、個々の半導体装置に分割されると、基板１と樹脂封止体１０との間からは、第１の連結部５及び第２の連結部６とが露出する。そして、図１０（Ｂ）に示すように、第１の連結部５及び第２の連結部６には、ダイシング工程によりその切断方向にバリ１１が発生している。その結果、従来の半導体装置では、樹脂封止体１０側面に形成されたバリ１１によりショート等が発生するという問題があった。また、発生したバリ１１はその強度が弱く、実装基板への実装時に機械的振動等により破砕し、屑となり実装不良等を引き起こすという問題があった。
【００１１】
また、従来の半導体装置では、例えば、その実装面での長辺×短辺が１．０ｍｍ×０．８ｍｍという微細な構造であり、且つ上述したように裏面実装構造であるため、従来の半導体装置を実装基板に実装後、その実装状況を確認することが困難であるという問題があった。
【００１２】
【課題を解決するための手段】
上記した各事情に鑑みて成されたものであり、本発明の半導体装置では、少なくとも導電性材料から成るアイランド及びリードと、該アイランド上に固着される半導体素子と、前記アイランド、前記リード及び前記半導体素子とを封止する樹脂封止体とを有する半導体装置において、前記リードは前記樹脂封止体の実装面及び該実装面と少なくとも１側辺を共通とする前記樹脂封止体の側面とから露出し、前記樹脂封止体から露出する前記リードは前記樹脂封止体の実装面よりも突出するバリを有し、且つ前記半導体装置は半田を介して所望の導電パターンが形成された実装基板に固着される際には、前記バリを前記半田内に食い込ませることを特徴とする。従って、本発明の半導体装置では、必然的に樹脂封止体側面にはリードの一部が露出し、そのリードの一部はダイシングされる際にバリが発生する。しかし、本発明の半導体装置では、このバリを樹脂封止体の実装面よりも突出させ、半田内に食い込ませることでアンカー効果の向上を図ることを目的とする。
【００１３】
また、本発明の半導体装置では、前記半田は前記樹脂封止体の側面に露出する前記リードの露出面まで這い上がることを特徴とする。従って、本発明の半導体装置では、樹脂封止体側面に露出したリードの一部も半田の実装領域として用いる。そのことで、微細な樹脂封止体の裏面では、その実装状況の確認が困難であるが、本発明では、樹脂封止体の側面に半田の実装構造を形成することで、その実装状況の外観検査の容易化を実現することができる。
【００１４】
更に、本発明の半導体装置の製造方法では、導電性材料から成り、少なくともアイランド及び該アイランドの周囲に形成されたリードとから成る搭載部を有するリードフレームを準備する工程と、該アイランド上に半導体素子を固着し、該半導体素子の電極パッドと前記リードとを導電部材により電気的に接続する工程と、少なくとも前記アイランド、前記リード及び前記半導体素子を封止する樹脂封止体を形成する工程とを有する半導体装置の製造方法において、前記樹脂封止体及び前記リードフレームを切断する際に、前記樹脂封止体の側面から露出する前記リードにバリを発生させ、前記バリを前記樹脂封止体の実装面よりも突出させる切断工程とを有することを特徴とする。従って、本発明の半導体装置の製造方法では、樹脂封止体の側面から露出するリードの切断時発生するバリを樹脂封止体の実装面よりも突出して形成することができる。そのことで、本発明の半導体装置を実装基板に実装すると、前記バリのアンカー効果により実装強度を向上させることができる。
【００１５】
【発明の実施の形態】
以下に、本発明における半導体装置およびその製造方法において、図１〜図７を参照として説明する。
【００１６】
先ず、図１〜図４を用いて、本発明の一実施の形態であるＱＦＮ型の半導体装置について説明する。図１（Ａ）は本発明の半導体装置の斜視図であり、図１（Ｂ）は本発明の半導体装置裏面の斜視図であり、図２は図１（Ａ）に示した本発明の半導体装置のＸ−Ｘ線方向の断面図であり、図３は本発明の半導体装置の特徴部の斜視図であり、図４は本発明の半導体装置を実装基板上に固着した状態を説明する図である。
【００１７】
図１（Ａ）及び（Ｂ）に示すように、本実施の形態における半導体装置２１では、絶縁性樹脂からなる樹脂パッケージ２２の側面２４及び裏面２６からリード２３が露出している。本実施の形態では、樹脂パッケージ２２の側面２４から露出するリード２３の露出面２３１は、その側面２４とほぼ同一面を形成している。そして、少なくともリード２３の露出面２３１の一部は、その露出する樹脂パッケージ２２の側面の１側辺２５まで露出しており、その側辺２５を介して樹脂パッケージ２２の裏面２６に露出するリード２３の露出面２３２と連続している。尚、本実施の形態では、樹脂パッケージ２２の裏面２６に露出するリード２３の露出面２３２も、その側面２４とほぼ同一面を形成している。
【００１８】
尚、樹脂パッケージ２２の側面２４に露出するリード２３の露出面２３１は本実施の形状に限定する必要は無い。例えば、ダイシングブレードの消耗を抑制するため、露出面２３１がＴ字型に露出しても良いし、後述するリード２３のバリが樹脂パッケージ２２の裏面よりも突出する位置であれば、樹脂パッケージ２２の側面２４から露出する露出面２３１が側辺２５から離間した位置でも良い。
【００１９】
図２に示すように、本実施の形態における半導体装置２１の断面構造では、アイランド３１上には、例えば、Ａｇペースト等の導電ペースト３２を介して半導体素子３３が固着されている。そして、半導体素子３３の電極パッド部（図示せず）とリード２３とは金属細線３５を介して電気的に接続している。
【００２０】
本実施の形態では、リードフレームは、例えば、厚さが約１００〜２５０μｍの銅を主材料とするフレームから成る。そのリードフレームには、アイランド３１及びその周囲に配置されるリード２３から成る搭載部が複数形成されている。そして、図示の如く、本実施の形態では、樹脂パッケージ２２の裏面２６からはリード２３及びアイランド３１が露出している。尚、リードフレームの材料としては、Ｆｅ−Ｎｉを主材料としても良いし、他の金属材料でも良い。
【００２１】
図３に示すように、上述したように、本実施の形態では、樹脂パッケージ２２から露出するリード２３の露出面２３１、２３２からはバリ３４が発生している。そして、リード２３のバリ３４は、例えば、１０〜３０μｍ程度であり、つまり、本実施の形態では、樹脂パッケージ２２の側辺２５までリード２３が露出しており、リード２３のバリ３４は樹脂パッケージ２２の裏面２６から、例えば、１０〜３０μｍ程度突出していることとなる。尚、樹脂パッケージ２２の側面２４から露出するリード２３の露出面２３１は、必ずしも樹脂パッケージ２２の裏面２６の露出面２３２と連続していなくても良い。本実施の形態では、樹脂パッケージ２２の側面２４から露出するリード２３の露出面２３１は、少なくとも、その露出面２３１から形成されるバリ３４が樹脂パッケージ２２の裏面２６よりも突出する位置に形成されていれば良い。
【００２２】
図４に示すように、本実施の形態における半導体装置は、導電パターン４２が形成された実装基板４１上に、所望の導電パターン４２とリード２３とが、例えば、半田４３を介して固着される。このとき、図３を用いて上述したように、本実施の形態では、樹脂パッケージ２２の側面２４に形成されるリード２３のバリ３４は、樹脂パッケージ２２の実装面よりも突出している。また、バリ３４は、切断工程時において、ブレード５４（図７参照）とリードフレーム５１（図５参照）との摩擦熱等によりリードフレームが伸縮し、その後、硬化することで、５〜３０μｍ程度の厚みＷを有する。そして、リード２３と導電パターン４２とは、半田４３を介してそれぞれの露出面で固着されるが、この固着構造に加えてリード２３のバリ３４が半田４３内に存在することで、アンカー効果を得ることができる。そのことで、本実施の形態の半導体装置のように、ＱＦＮ型のパッケージでは実装面積が小さく、所望の実装強度を確保することが困難であったが、本実施の形態では、リード２３のバリ３４によるアンカー効果により、実装強度を向上させることができる。
【００２３】
また、本実施の形態における半導体装置では、実装に用いられる半田４３が樹脂パッケージ２２の側面２４に露出するリードの露出面２３１まで這い上がるので、リード２３のバリ３４の大部分は、実装後は半田４３内に含まれている。そして、リード２３のバリ３４の発生方向は、主に、樹脂パッケージ２２の実装面側である。そのため、半導体装置の隣接するリード２３間でバリ３４によりショートすることも無く、また、バリ３４の強度は弱いが、厚みＷを有し、且つ、半田４３内に含まれることで、破砕し、屑となることを防ぐことができる。
【００２４】
また、本実施の形態における半導体装置では、樹脂パッケージ２２の裏面２６にリード２３が露出し、そのリード２３と実装基板４１の導電パターン４２が実装される。このとき、本実施の形態の半導体装置２１はそのパッケージサイズが微細であり、且つ裏面実装のため、その実装状況の外観検査が困難である。しかしながら、上述の如く、本実施の形態では、実装に用いられる半田４３が樹脂パッケージ２２の側面２４に露出するリードの露出面２３１まで這い上がる。また、樹脂パッケージ２２の側面２４及び裏面２６にリード２３の露出面２３１、２３２が一体となっている。そのことで、本実施の形態では、樹脂パッケージ２２の側面２４側から実装状況を目視確認することができるので、市場不良の低減、歩留まりの向上を実現することができる。
【００２５】
次に、図５〜図７を用いて、本発明の一実施の形態であるＱＦＮ型の半導体装置の製造方法について説明する。図５は本発明の半導体装置の製造方法に用いるリードフレームの平面図であり、図６（Ａ）はリードフレーム上の１つの搭載部を説明する平面図であり、図６（Ｂ）はダイボンド及びワイヤーボンディング工程を説明する図であり、図７（Ａ）は樹脂モールド工程を説明する図であり、図７（Ｂ）は個々の半導体装置へ切断する工程を説明する図であり、図７（Ｃ）は樹脂パッケージを切断時の断面図である。尚、製造方法の説明にあたり、上述した半導体装置の説明に用いた図面および符番で同一の構成要素については、同一の図面および符番を用いることとする。
【００２６】
第１の工程は、図５および図６（Ａ）に示すように、リードフレームを準備する工程である。
【００２７】
図５に示すように、本実施の形態に用いるリードフレーム５１は、例えば、厚さが約１００〜２５０μｍ程度の銅を主材料とするフレームから成る。しかし、Ｆｅ―Ｎｉを主材料としても良いし、他の金属材料でも良い。そして、リードフレーム５１上には一点鎖線で示した１個の半導体装置に対応するユニットを示す搭載部５２が複数個形成されている。図５では、４つの搭載部５２を図示しているが、例えば、この４つの搭載部５２が１つの集合ブロックを形成し、この集合ブロック毎に一体の樹脂モールドされる。そして、リードフレーム５１上には、この集合ブロックが複数形成される。
【００２８】
具体的には、図６（Ａ）に示すように、搭載部５２は、主に、アイランド３１とアイランド３１を支持する吊りリード５３と、アイランド３１の４側辺の近傍に位置し、この４側辺を囲み隣接する搭載部５２の共通のタイバー５４へと延在される複数のリード２３とから構成されている。そして、吊りリード５３はアイランド３１の４つのコーナー部から延在し、それぞれの方向のリード２３を支持するタイバー５４の交差する支持領域５５と連結する。支持領域５５はリードフレーム５１と一体となっており、この構造により、アイランド３１がリードフレーム５１に支持されている。
【００２９】
そして、本実施の形態では、リードフレーム５１の吊りリード５３でハッチング５６で示す領域は、リードフレーム５１の裏面からエッチングされ、例えば、０．０５〜０．１５μｍ程度、リードフレーム５１の裏面から窪んでいる。また、リード２３でハッチング５７で示す領域は、リードフレーム５１の表面からエッチングされ、例えば、０．０５〜０．１８μｍ程度、リードフレーム５１の表面から窪んでいる。そのため、図１（Ｂ）に示すように、吊りリード５３裏面には樹脂が充填され、樹脂パッケージ２２の裏面２６からはリード２３、アイランド３１が露出する構造となる。
【００３０】
尚、図示はしていないが、この第１の工程において、リードフレーム５１にエッチングを行い、上述した構造を形成した後、リードフレーム５１の裏面にはシート５３（図７参照）が貼り合わせられる。そのことにより、リードフレーム５１はシート５３上に一体に支持され、また、シート５３は後工程の樹脂パッケージ２２形成時に絶縁性樹脂のストッパーとして用いられる。そして、本実施の形態では、シート５３は、例えば、耐熱性に優れたポリイミドシートや耐熱ＰＥＴ等が用いられる。
【００３１】
第２の工程は、図６（Ｂ）に示す如く、リードフレーム５１のアイランド３１上に半導体素子３３をダイボンドし、その半導体素子３３の電極パッド部（図示せず）とリード２３とを金属細線３５でワイヤーボンドし、電気的に接続する工程である。
【００３２】
本工程では、リードフレーム５１の各搭載部５２毎に、アイランド３１表面にＡｇペーストなどの導電ペースト３２によって半導体素子３３をダイボンドし固定する。その後、半導体素子３３の電極パッド部とリード２３とを金属細線３５にて接続する。そして、細線としては、例えば、Ａｕ線より成る。このとき、金属細線３５はワイヤーボンディングにより、電極パッド部にはボールボンディングし、リード２３側はステッチボンディングし接続する。尚、図示はしていないが、アイランド３１上には導電ペーストとの接着性を考慮して銀メッキや金メッキを施す場合もある。また、リード２３上には金属細線３５の接着性が考慮して銀メッキやニッケルメッキが施される。その他、使用用途に応じて半導体素子３３の接着手段としては、Ａｕ−Ｓｉ箔、半田等のロウ材、絶縁材料から成る接着材またはフィルム等も用いられる。
【００３３】
第３の工程は、図７（Ａ）に示す如く、樹脂封止金型を用いてリードフレーム上の搭載部を樹脂でモールドする工程である。
【００３４】
先ず、トランスファーモールドに用いる金型を準備し、表面には複数の半導体素子３３が固着され、裏面にはシートが貼られたリードフレーム５１を金型に設置する。そして、金型内に絶縁性樹脂を充填することで、例えば、図６に示したように、４つの搭載部５２を１つの集合ブロックとした共通の樹脂パッケージ２２をリードフレーム５１上に形成する。
【００３５】
第４の工程は、樹脂パッケージ２２から露出しているリードフレーム５１にメッキを施す工程である。
【００３６】
本工程では、リード酸化防止、半田濡れ性等が考慮されリードフレーム５１にメッキを施す。このときは、複数の搭載部５２が形成されたリードフレーム５１全体にメッキを施す。例えば、リードフレーム５１またはリードフレーム５１を乗せるメッキ補助ラック側をカソード電極、メッキ浴槽側にアノード電極を準備し、一度に複数のリードフレーム５１にメッキを施す。このとき、メッキ浴槽には、Ｐｄ、Ｓｎ、Ｎｉ、Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ａｕ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ等のメッキ液を準備し、これらのメッキ液の組み合わせにより、少なくとも１層のメッキ膜がリードフレーム５１に施される。尚、リードフレーム５１にＰｄメッキを採用する場合は、樹脂モールド工程前に、予め、Ｐｄメッキが施されたリードフレーム５１が用いられる。
【００３７】
第５の工程は、図７（Ｂ）及び（Ｃ）に示す如く、リードフレーム５１上に共通モールドされた樹脂パッケージ２２を切断し、個々の半導体装置に分離する工程である。
【００３８】
本工程では、リードフレーム５１から搭載部５２毎に樹脂パッケージ２２を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード５４を用い、ダイシングライン５５に沿って樹脂パッケージ２２とリードフレーム５１の一部とを同時にダイシングすることにより、搭載部５２毎に分割した半導体装置を形成する。尚、上述の如く、樹脂パッケージ２２とリードフレーム５１とは同一の切断工程で切断されるので、樹脂パッケージ２２の側面２４とリードの露出面２３１（図１参照）とはほぼ同一の平面を形成することとなる。
【００３９】
このとき、本実施の形態では、図７（Ｃ）に示すように、樹脂パッケージ２２の表面、つまり、樹脂パッケージ２２の実装面の反対面からダイシングブレード５４により切断する。その後、個別にされた半導体装置２１は実装基板４１の導電パターン４２上に、例えば、半田４３を介して固着されるが、上述の如く、リード２３のバリ３４によりアンカー効果を得ることができる。
【００４０】
また、本実施の形態では、図６（Ａ）のハッチング５７で示したように、リードフレーム５１のリード２３表面からエッチングにより、凹部５６を設けた領域をダイシングする。そのことで、ダイシングブレード５４は、リードフレーム５１を切断する部分を低減することができ、ダイシングブレード５４はその負担を軽減でき、長期間の使用が可能となる。
【００４１】
このとき、本実施の形態では、凹部５６は、ダイシングライン５５の両端よりも内側に形成している。そのことで、樹脂パッケージ２２の側面２４から露出するリードの露出面２３１は、ほぼリードフレーム５１厚を有し、実装面積を増大させることができる。尚、本実施の形態では、リードフレーム５１の表面に２箇所の凹部５６を設けているが、この実施例に限定する必要はない。例えば、ダイシングブレード５４との当接面全体に凹部５６を設けても良いし、リードフレーム５１裏面に凹部５６を設けても良い。
【００４２】
尚、本実施の形態では、ＱＦＮ型のパッケージについて説明したが、この場合に限定するものではなく、例えば、ＱＦＰ型のパッケージの際にもリードのバリによるアンカー効果は得ることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４３】
【発明の効果】
上述したように、第１に、本発明の半導体装置では、樹脂パッケージから露出するリードに対し、パッケージを切断時に発生するバリを樹脂パッケージの実装面方向に形成し、且つそのリードのバリを樹脂パッケージの実装面よりも突出させている。そのことで、本発明の半導体装置を実装基板の所望の導電パターン上に実装する際には、リードの露出面と半田とによる実装の他に、バリが半田内に食い込むことでのアンカー効果を得ることができる。その結果、本発明では、リードの露出面と半田とによる実装及びバリによるアンカー効果とを合わせることで、実装強度の向上を実現できる。
【００４４】
第２に、本発明の半導体装置では、樹脂パッケージの側面にその側面とほぼ同一面を形成し、露出するリードの露出面を樹脂パッケージの実装面を成す側辺まで、またはその近傍領域まで配置している。そのことで、特に、ＱＦＮ型のパッケージのように、微細、且つ裏面実装型の半導体装置では、実装基板に実装後半田の実装状況を確認し難いが、本発明では、実装に用いる半田が樹脂パッケージ側面のリードまで這い上がる。その結果、本発明では、実装基板上に実装後の半導体装置の実装状況をその場で外観検査することができ、市場不良の低減、歩留まりの向上を実現することができる。
【００４５】
第３に、本発明の半導体装置の製造方法では、リードフレーム上に形成される複数の搭載部を一体に樹脂モールドし、その後、共通の樹脂パッケージを切断し、個々の半導体装置へと分割する。このとき、本発明では、樹脂パッケージから露出するリードの露出面に対し、樹脂パッケージの実装面側にバリを突出させる。そのことで、本発明では、第１の効果で上述したように、半導体装置を実装基板に実装したときの実装強度の向上を実現できる。
【００４６】
第４に、本発明の半導体装置の製造方法では、複数の搭載部が含まれる共通の樹脂パッケージを切断時に、ダイシングラインに掛かるリードフレームの少なくとも表面または裏面にエッチングにより凹部を形成する。そのことで、ダイシング時にダイシングブレードはリードフレームを切断する領域を低減でき、ブレードの摩耗を抑制することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明するための（Ａ）斜視図、（Ｂ）斜視図である。
【図２】本発明の半導体装置を説明するための断面図である。
【図３】本発明の半導体装置の特徴部を説明するための斜視図である。
【図４】本発明の半導体装置を実装基板上に固着した状態を説明するための概略図である。
【図５】本発明の半導体装置の製造方法を説明するための平面図である。
【図６】本発明の半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）平面図である。
【図７】本発明の半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【図８】従来の半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図９】従来の半導体装置を説明するための平面図である。
【図１０】従来の半導体装置を説明するための（Ａ）斜視図、（Ｂ）断面図である。
【符号の説明】
２１ 半導体装置
２２ 樹脂パッケージ
２３ リード
２４ 側面
２５ 側辺
２６ 裏面
３１ アイランド
３２ 導電ペースト
３３ 半導体素子
３４ バリ
３５ 金属細線
４１ 実装基板
４２ 導電パターン
４３ 半田
５１ リードフレーム
５２ 搭載部
５３ シート
５４ ブレード
５５ ダイシングライン
５６ 凹部
Claims (7)
- 少なくとも導電性材料から成るアイランド及びリードと、該アイランド上に固着される半導体素子と、前記アイランド、前記リード及び前記半導体素子とを封止する樹脂封止体とを有する半導体装置において、
前記リードは前記樹脂封止体の実装面及び該実装面と少なくとも１側辺を共通とする前記樹脂封止体の側面とから露出し、前記樹脂封止体から露出する前記リードは前記樹脂封止体の実装面よりも突出するバリを有し、且つ前記半導体装置は半田を介して所望の導電パターンが形成された実装基板に固着される際に、前記バリを前記半田内に食い込ませることを特徴とする半導体装置。 - 前記樹脂封止体の側面から露出するリードの露出面は前記樹脂封止体の側面とほぼ同一面を形成し、且つ前記リードは前記側辺を介して前記樹脂封止体の実装面及び側面に連続して露出されていることを特徴とする請求項１に記載の半導体装置。
- 前記半田は前記樹脂封止体の側面に露出する前記リードの露出面まで這い上がることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記バリは前記樹脂封止体の実装面と水平方向に５〜３０μｍの厚みを有することを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
- 導電性材料から成り、少なくともアイランド及び該アイランドの周囲に形成されたリードとから成る搭載部を有するリードフレームを準備する工程と、
該アイランド上に半導体素子を固着し、該半導体素子の電極パッドと前記リードとを導電部材により電気的に接続する工程と、
少なくとも前記アイランド、前記リード及び前記半導体素子を封止する樹脂封止体を形成する工程とを有する半導体装置の製造方法において、
前記樹脂封止体及び前記リードフレームを切断する際に、前記樹脂封止体の側面から露出する前記リードにバリを発生させ、前記バリを前記樹脂封止体の実装面よりも突出させる切断工程とを有することを特徴とする半導体装置の製造方法。 - 前記切断工程では、ダイシングラインに位置する前記リードフレームの少なくとも一主面または他の主面に凹部を形成し、前記凹部を含むように前記リードフレームを切断することを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記リードフレーム上には複数の搭載部が形成され、前記樹脂封止体は前記複数の搭載部を一体に被覆し、前記切断工程では、前記樹脂封止体及び隣接する前記搭載部間の前記リードフレームを切断し、切断時に発生する熱により前記リードに５〜３０μｍの厚みを有する前記バリを形成することを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011647A JP2004228166A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011647A JP2004228166A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228166A true JP2004228166A (ja) | 2004-08-12 |
Family
ID=32900487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003011647A Pending JP2004228166A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228166A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201324A (ja) * | 2006-01-30 | 2007-08-09 | Denso Corp | 電子装置の実装構造および電子部品の実装方法 |
| JP2007258590A (ja) * | 2006-03-24 | 2007-10-04 | Disco Abrasive Syst Ltd | パッケージ基板の分割方法 |
| JP2008182175A (ja) * | 2006-12-27 | 2008-08-07 | Denso Corp | モールドパッケージの製造方法 |
| JP2008300717A (ja) * | 2007-06-01 | 2008-12-11 | Denso Corp | モールドパッケージ |
| JP2009088412A (ja) * | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2012089669A (ja) * | 2010-10-19 | 2012-05-10 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法 |
| JP2017117825A (ja) * | 2015-12-21 | 2017-06-29 | 日立オートモティブシステムズ株式会社 | 半導体パッケージ及び半導体アセンブリ |
| CN110246826A (zh) * | 2018-03-08 | 2019-09-17 | 艾普凌科有限公司 | 半导体装置以及其制造方法 |
| CN112189253A (zh) * | 2018-06-12 | 2021-01-05 | 德州仪器公司 | 具有当附着到pwb时能够检查焊点的机构的qfn器件及其制造方法 |
-
2003
- 2003-01-20 JP JP2003011647A patent/JP2004228166A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201324A (ja) * | 2006-01-30 | 2007-08-09 | Denso Corp | 電子装置の実装構造および電子部品の実装方法 |
| JP2007258590A (ja) * | 2006-03-24 | 2007-10-04 | Disco Abrasive Syst Ltd | パッケージ基板の分割方法 |
| JP2008182175A (ja) * | 2006-12-27 | 2008-08-07 | Denso Corp | モールドパッケージの製造方法 |
| JP2008300717A (ja) * | 2007-06-01 | 2008-12-11 | Denso Corp | モールドパッケージ |
| JP2009088412A (ja) * | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2012089669A (ja) * | 2010-10-19 | 2012-05-10 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法 |
| JP2017117825A (ja) * | 2015-12-21 | 2017-06-29 | 日立オートモティブシステムズ株式会社 | 半導体パッケージ及び半導体アセンブリ |
| CN110246826A (zh) * | 2018-03-08 | 2019-09-17 | 艾普凌科有限公司 | 半导体装置以及其制造方法 |
| CN112189253A (zh) * | 2018-06-12 | 2021-01-05 | 德州仪器公司 | 具有当附着到pwb时能够检查焊点的机构的qfn器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312171B2 (en) | Semiconductor device | |
| JP5959386B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP5634033B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003243600A (ja) | 半導体装置およびその製造方法 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| JPWO2017002268A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000188366A (ja) | 半導体装置 | |
| JP2009054690A (ja) | リードフレーム構造体 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP2019186321A (ja) | 半導体装置 | |
| JP2000012758A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2004228166A (ja) | 半導体装置及びその製造方法 | |
| JP2007150045A (ja) | 半導体装置 | |
| JP2661442B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000049382A (ja) | 半導体発光装置及びその製造方法 | |
| JP2006147918A (ja) | 半導体装置 | |
| JP5499437B2 (ja) | モールドパッケージ | |
| JP2021027211A (ja) | 電子装置 | |
| JP2019145625A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A977 | Report on retrieval |
Effective date: 20070627 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Effective date: 20070925 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Effective date: 20081106 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |